CN102891678A - 反相器电路和芯片 - Google Patents
反相器电路和芯片 Download PDFInfo
- Publication number
- CN102891678A CN102891678A CN201210361604XA CN201210361604A CN102891678A CN 102891678 A CN102891678 A CN 102891678A CN 201210361604X A CN201210361604X A CN 201210361604XA CN 201210361604 A CN201210361604 A CN 201210361604A CN 102891678 A CN102891678 A CN 102891678A
- Authority
- CN
- China
- Prior art keywords
- resistive memristor
- electric current
- resistive
- memristor
- resistance state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明实施例公开了反相器电路和芯片，该电路包括：阻变忆阻器方阵和电流敏感模块；阻变忆阻器方阵中同一列阻变忆阻器的正相输入端相连接，以使同一列阻变忆阻器的正相输入端作为信号输入端口；阻变忆阻器方阵中同一行阻变忆阻器的反相输入端与一个电流敏感模块的输入端相连接，以使电流敏感模块的输出端作为信号输出端口；电流敏感模块的输入端工作时连接到低电平，电流敏感模块的输入端接收到的电流大于阈值电流时，电流敏感模块的输出端输出低电平，电流敏感模块的输入端接收到的电流小于阈值电流时，电流敏感模块的输出端输出高电平。本发明实施例中，在节省反相器电路所占面积的同时，实现了反相器电路可编程的性能。
Description
技术领域
本发明涉及电子技术领域，尤其涉及反相器电路和芯片。
背景技术
反相器电路通常基于金属-氧化物-半导体（MOS，Metal-Oxide-Semiconductor）管存储器件，随着芯片集成度的要求越来越高，反相器电路的尺寸也在不断减小，但是由于MOS管存储器件本身大小的限制，因此现有技术中的反相器电路存在着最小尺寸的技术节点。
发明内容
本发明实施例中提供了反相器电路和芯片，用以解决现有技术中存在的反相器电路存在最小尺寸的技术节点的问题。
为解决上述问题，本发明实施例公开了如下技术方案：
一方面，提供了一种反相器电路，包括：阻变忆阻器方阵和电流敏感模块；所述阻变忆阻器方阵中同一列阻变忆阻器的正相输入端相连接，以使所述同一列阻变忆阻器的正相输入端作为信号输入端口；所述阻变忆阻器方阵中同一行阻变忆阻器的反相输入端与一个所述电流敏感模块的输入端相连接，以使所述电流敏感模块的输出端作为信号输出端口；所述电流敏感模块的输入端工作时连接到低电平，所述电流敏感模块的输入端接收到的电流大于阈值电流时，所述电流敏感模块的输出端输出低电平，所述电流敏感模块的输入端接收到的电流小于阈值电流时，所述电流敏感模块的输出端输出高电平。
优选地，所述阻变忆阻器的阻态包括：高阻值阻态和低阻值阻态。
优选地，所述阻变忆阻器方阵中同一行的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器；以及，所述阻变忆阻器方阵中同一列的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器。
优选地，所述阻变忆阻器方阵中左上角到右下角的对角线上的阻变忆阻器的阻态为低阻值阻态。
优选地，所述阻变忆阻器包括：单极型阻变忆阻器或双极型阻变忆阻器；以及，所述阻变忆阻器包括：阻变存储器（RRAM，Resistive Random Access Memory）或相变存储器（PRAM，Phase-Change Random Access Memory）或铁电存储器（FRAM，ferroelectric Random Access Memory）或磁存储器（MRAM，Magnetic Random AccessMemory）。
一方面，提供了一种芯片，包括：顶电极金属条、底电极金属条和反相器电路；所述反相器电路包括：阻变忆阻器方阵和电流敏感模块；所述阻变忆阻器方阵中同一列阻变忆阻器的正相输入端通过所述顶电极金属条相连接，以使所述同一列阻变忆阻器的正相输入端作为信号输入端口；所述阻变忆阻器方阵中同一行阻变忆阻器的反相输入端通过所述底电极金属条与一个所述电流敏感模块的输入端相连接，以使所述电流敏感模块的输出端作为信号输出端口；所述电流敏感模块的输入端工作时连接到低电平，所述电流敏感模块的输入端接收到的电流大于阈值电流时，所述电流敏感模块的输出端输出低电平，所述电流敏感模块的输入端接收到的电流小于阈值电流时，所述电流敏感模块的输出端输出高电平。
优选地，所述阻变忆阻器的阻态包括：高阻值阻态和低阻值阻态。
优选地，所述阻变忆阻器方阵中同一行的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器；以及，所述阻变忆阻器方阵中同一列的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器。
优选地，所述阻变忆阻器方阵中左上角到右下角的对角线上的阻变忆阻器的阻态为低阻值阻态。
优选地，所述阻变忆阻器包括：单极型阻变忆阻器或双极型阻变忆阻器；以及，所述阻变忆阻器包括：阻变存储器RRAM或相变存储器PRAM或铁电存储器FRAM或磁存储器MRAM。
本发明实施例所提供的反相器电路，在其电路构成中未完全采用传统的MOS管存储器件，而是部分采用了阻变忆阻器这种具有两端结构的新型存储器件，由于阻变忆阻器具有可缩小性好、存储密度高、功耗低、读写速度快、反复操作耐受力强、数据保持时间长等特点，因此在有效节省反相器电路所占面积的同时，实现了反相器电路可编程的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例中的反相器电路的原理图；
图2是本发明一个实施例中的电流敏感模块的电路原理图；
图3a是单极型阻变忆阻器的电导率随电压增大的曲线图；
图3b是单极型阻变忆阻器的电导率随电压减小的曲线图；
图4是双极型阻变忆阻器的电导率随电压变化的曲线图；
图5是本发明另一个实施例中反相器电路的阻态设置示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，为本发明一个实施例中的反相器电路的原理图。
该反相器电路可以包括，阻变忆阻器方阵10和电流敏感模块11。阻变忆阻器方阵10中同一列阻变忆阻器101的正相输入端相连接，以使同一列阻变忆阻器101的正相输入端作为信号输入端口，该信号输入端口用于接收低电平或高电平信号，具体可以用于接收N位数字输入信号（Din）中的一位，N为正整数，阻变忆阻器方阵10中同一行阻变忆阻器101的反相输入端与一个电流敏感模块11的输入端相连接，以使电流敏感模块11的输出端作为信号输出端口，该信号输出端口用于输出低电平或高电平信号，具体可以用于输出N位数字输出信号（Dout）中的一位。
其中，阻变忆阻器101为两端器件，参照图1，阻变忆阻器101的上端为正相输入端，阻变忆阻器101的下端为反相输入端。
本发明实施例中，电流敏感模块11的输入端工作时连接到低电平，电流敏感模块11的输入端接收到的电流大于阈值电流时，电流敏感模块11的输出端输出低电平，相应地，信号输出端口输出低电平，即数字信号“0”；电流敏感模块11的输入端接收到的电流小于阈值电流时，电流敏感模块11的输出端输出高电平，相应地，信号输出端口输出高电平，即数字信号“1”。
其中，电流敏感模块11可由多种方式实现，本发明不做具体限定，例如，可以通过放大器将电流信号放大并转换为电压信号输出，也可以使用镜像电流源电路将电流镜像后外接负载电阻，再对负载电阻上的电压信号进行处理输出，下面针对通过镜像电流源电路来实现电流敏感模块11的方式进行具体说明。
参照图2，为本发明一个实施例中电流敏感模块11的电路原理图，该电流敏感模块11由镜像电流源电路111、负载电阻112和比较器113组成，其中，镜像电流源电路111的输入端Iin作为电流敏感模块11的输入端，镜像电流源电路111的输出端通过负载电阻112连接到比较器113的反相输入端，比较器113的正相输入端接参考电平Vref，比较器113的输出端Vout作为电流敏感模块11的输出端。镜像电流源电路111接地，使得镜像电流源电路111的输入端在工作时连接到低电平，即电流敏感模块11的输入端工作时连接到低电平，所以与电流敏感模块11的输入端相连接的各阻变忆阻器101的反相输入端为低电平。当反相器电路工作时，若电流敏感模块11的输入端接收到的电流大于阈值电流时，该电流通过镜像电流源电路111，镜像到输出支路，该输出支路上连接负载电阻112，由于电阻112的阻值与阻变忆阻器101处于低阻值阻态时的阻值相当，所以在负载电阻112上产生的电压相当于反相器电路的信号输入端口接收到的高电平，为描述方便，可将反相器电路工作时其信号输入端口接收到的高电平称为工作电压，参考电平Vref可以设置为工作电压的一半，具体可以通过电阻分压实现，这样由于负载电阻112上的电压高于参考电平Vref，比较器113输出低电平，从而实现了电流敏感模块11的功能。
本发明实施例所采用的阻变忆阻器101可以具有两种阻态：高阻值阻态和低阻值阻态。阻变忆阻器方阵10中同一行的阻变忆阻器101中有一个处于低阻值阻态的阻变忆阻器，以及，阻变忆阻器方阵10中同一列的阻变忆阻器101中有一个处于低阻值阻态的阻变忆阻器。具体地，阻变忆阻器方阵10中左上角到右下角的对角线上的阻变忆阻器的阻态为低阻值阻态。在反相器电路工作前，可以根据反相器电路要实现的功能，对阻变忆阻器方阵10中的各阻变忆阻器101进行编程，上述编程即将各阻变忆阻器101设置为低阻值阻态或高阻值阻态，由于本发明的反相器电路可以通过编程来实现其相应的功能，因此本发明的反相器电路可以称为可编程反相器电路。
阻变忆阻器101具有阻态记忆功能，当阻变忆阻器101两端施加的电压低于阈值电压时，阻变忆阻器101的阻态保持不变，当阻变忆阻器101两端施加的电压高于阈值电压时，阻变忆阻器101的阻态就可能发生变化。由上可见，阻变忆阻器101的工作电压应小于阈值电压；相应地，阻变忆阻器101的编程电压应大于阈值电压，上述编程电压指的是，对阻变忆阻器101进行编程时在阻变忆阻器101两端施加的电压。
本发明的反相器电路的使用模式可以包括：编程模式和工作模式。当反相器电路处于编程模式时，在阻变忆阻器101的两端施加的编程电压的大小应超过阻变忆阻器101的阈值电压，由于阻变忆阻器方阵10中包含的阻变忆阻器101的个数可能很多，例如，当反相器电路具有8个信号输入端和8个信号输出端时，阻变忆阻器方阵10中可以包含有64个阻变忆阻器101，对阻变忆阻器方阵10中的每个阻变忆阻器101分别编程时效率较低，并且，阻变忆阻器方阵10中大多数阻变忆阻器101都应设置成高阻值阻态，因此可以先对阻变忆阻器方阵10中的所有阻变忆阻器101进行统一编程，即通过统一编程使所有阻变忆阻器101都处于高阻值阻态，然后再对少数的应设置成低阻值阻态的阻变忆阻器101分别单独编程，即通过单独编程使经过统一编程后的部分阻变忆阻器101处于低阻值阻态。
上述对阻变忆阻器101进行统一编程时，可以将反相器电路的信号输入端口作为编程电压的正相输入端，将各阻变忆阻器101的反相输入端作为编程电压的反相输入端。
上述对阻变忆阻器101进行单独编程时，可以将该阻变忆阻器101所在列的信号输入端作为编程电压的正相输入端，将该阻变忆阻器101的反相输入端作为编程电压的反相输入端，也可以将阻变忆阻器方阵10中与该阻变忆阻器101处于同一行的各阻变忆阻器101的反相输入端作为编程电压的反相输入端。
本发明实施例中，阻变忆阻器101可以为单极型阻变忆阻器，也可以为双极型阻变忆阻器，在对阻变忆阻器101进行编程时，编程电压的大小可以根据阻变忆阻器101的单、双极特性来选取。
参照图3a和图3b中单极型阻变忆阻器电导率随电压变化的曲线图，当阻变忆阻器101为单极型阻变忆阻器时，低阻值阻态阈值电压Vset和高阻值阻态阈值电压Vreset均为正电压，在对阻变忆阻器101进行统一编程时，由于要将所有的阻变忆阻器101设置为高阻值阻态，因此第一编程电压V1应满足：Vset>V1>Vreset，这样阻变忆阻器方阵10中所有的阻变忆阻器101均被设置为高阻值阻态；然后针对阻变忆阻器方阵10中应设置为低阻值阻态的各阻变忆阻器101分别进行单独编程时，第二编程电压V2应满足：V2>Vset。
参照图4中双极型阻变忆阻器电导率随电压变化的曲线图，当阻变忆阻器101为双极型阻变忆阻器时，低阻值阻态阈值电压Vset为正电压，高阻值阻态阈值电压Vreset为负电压，在对阻变忆阻器101进行统一编程时，由于要将所有的阻变忆阻器101设置为高阻值阻态，因此可将编程电压的正相输入端接地，而编程电压的反相输入端接第三编程电压V3，V3应满足：V3>|Vreset|，这样阻变忆阻器方阵10中所有的阻变忆阻器101均被设置为高阻值阻态；然后针对阻变忆阻器方阵10中应设置为低阻值阻态的各阻变忆阻器101分别进行单独编程时，可将编程电压的反相输入端接地，而编程电压的正相输入端接第四编程电压V4，且V4>Vset。
反相器电路可以实现按位取反的功能，例如，数字输入信号为010，则数字输出信号为101，数字输入信号与数字输出信号的对应关系可以如表一所示，表一中，数字输入信号用Din表示，数字输出信号用Dout表示。
表一：
| Din | 0 | 1 | 0 |
| Dout | 1 | 0 | 1 |
本发明实施例中，阻变忆阻器101存在高阻值和低阻值两种阻态，当两种阻态下的阻值相差较大时，可以看做阻变忆阻器101具有开、关两种状态，当两个处于不同阻态的阻变忆阻器101两端施加相同大小的电压时，处于低阻值阻态的阻变忆阻器中有很大的电流，处于高阻值阻态的阻变忆阻器中几乎没有电流，因此阻变忆阻器101具有选择导通的特性。
为了实现反相器电路的功能，可以设置阻变忆阻器方阵10中左上角到右下角的对角线上的阻变忆阻器101的阻态为低阻值阻态，其他阻变忆阻器101均处于高阻值阻态。因为阻变忆阻器101的选择导通性，这种阻态的设置，确定了数字输入信号的每一位在通过该反相器电路后反相输出，产生相对于数字输入信号反相的数字输出信号。
如图5所示，为本发明一个具体的实施例中，反相器电路的阻态设置示意图，其中，阻态处于低阻值阻态的阻变忆阻器用连接线表示，以区分于阻态处于高阻值阻态的阻变忆阻器，该反相器电路可以实现对3位数字输入信号按位取反的功能。
反相器电路工作时，处于低阻值阻态的阻变忆阻器为导通状态，其反相输入端与电流敏感模块的输入端相连接，使得阻变忆阻器的反相输入端在反相器电路工作时接低电平；其正相输入端作为信号输入端口，用于接收数字输入信号的其中一个数据位。当该数据位为数字信号“1”，即高电平时，该阻变忆阻器的两端存在压差，从而该阻变忆阻器中有电流流过。由于电流敏感模块的输入端接收到电流时，电流敏感模块的输出端输出低电平，因此与该阻变忆阻器相连接的电流敏感模块输出低电平，即数字信号“0”，与原数据位相反；当该数据位为数字信号“0”，即低电平时，该阻变忆阻器的两端电平相同，因而没有电流产生。由于电流敏感模块的输入端未接收到电流时，电流敏感模块的输出端输出高电平，因此与该阻变忆阻器相连接的电流敏感模块输出高电平，即数字信号“1”，与原数据位相反。
此外，上述阻变忆阻器可以为RRAM、PRAM、FRAM和MRAM中的任意一种。
本发明实施例所提供的反相器电路，在其电路构成中未全部采用传统的MOS管存储器件，而是部分采用了阻变忆阻器这种具有两端结构的新型存储器件，由于阻变忆阻器具有可缩小性好、存储密度高、功耗低、读写速度快、反复操作耐受力强、数据保持时间长等特点，因此在有效节省反相器电路所占面积的同时，实现了反相器电路可编程的性能。
本发明实施例还提供了一种芯片，包括：顶电极金属条、底电极金属条和反相器电路。所述反相器电路包括：阻变忆阻器方阵和电流敏感模块；所述阻变忆阻器方阵中同一列阻变忆阻器的正相输入端通过所述顶电极金属条相连接，以使所述同一列阻变忆阻器的正相输入端作为信号输入端口；所述阻变忆阻器方阵中同一行阻变忆阻器的反相输入端通过所述底电极金属条与一个所述电流敏感模块的输入端相连接，以使所述电流敏感模块的输出端作为信号输出端口；所述电流敏感模块的输入端工作时连接到低电平，所述电流敏感模块的输入端接收到的电流大于阈值电流时，所述电流敏感模块的输出端输出低电平，所述电流敏感模块的输入端接收到的电流小于阈值电流时，所述电流敏感模块的输出端输出高电平。
优选地，所述阻变忆阻器的阻态包括：高阻值阻态和低阻值阻态。
优选地，所述阻变忆阻器方阵中同一行的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器；以及，所述阻变忆阻器方阵中同一列的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器。
优选地，所述阻变忆阻器方阵中左上角到右下角的对角线上的阻变忆阻器的阻态为低阻值阻态。
优选地，所述阻变忆阻器包括：单极型阻变忆阻器或双极型阻变忆阻器；以及，所述阻变忆阻器包括：RRAM或PRAM或FRAM或MRAM。
本发明实施例中，为了尽量减小芯片的尺寸，顶电极金属条和底电极金属条可以垂直交叉排列，在每一个交叉点处形成一个阻变忆阻器，例如，阻变忆阻器为采用在顶电极金属条和底电极金属条交叉点处填充阻变介质的方式形成。
此外，顶电极金属条与底电极金属条可以分别设置于芯片中不同的金属层，例如，相邻的两层金属层。
本发明实施例中，由于阻变忆阻器与互补金属氧化物半导体（CMOS，Complementary Metal Oxide Semiconductor）工艺兼容，因此芯片的制作工艺简单。
本发明实施例所提供的芯片，包括了顶电极金属条、底电极金属条和反相器器电路，在其电路构成中未全部采用传统的MOS管存储器件，而是部分采用了阻变忆阻器这种具有两端结构的新型存储器件，由于阻变忆阻器具有可缩小性好、存储密度高、功耗低、读写速度快、反复操作耐受力强、数据保持时间长等特点，因此在有效节省反相器电路所占面积的同时，实现了反相器电路可编程的性能，相应的缩小了芯片的尺寸，以及提高了芯片的性能。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明实施例。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其他实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
以上所述仅为本发明实施例的较佳实施例而已，并不用以限制本发明实施例，凡在本发明实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种反相器电路，其特征在于，包括：阻变忆阻器方阵和电流敏感模块；
所述阻变忆阻器方阵中同一列阻变忆阻器的正相输入端相连接，以使所述同一列阻变忆阻器的正相输入端作为信号输入端口；
所述阻变忆阻器方阵中同一行阻变忆阻器的反相输入端与一个所述电流敏感模块的输入端相连接，以使所述电流敏感模块的输出端作为信号输出端口；
所述电流敏感模块的输入端工作时连接到低电平，所述电流敏感模块的输入端接收到的电流大于阈值电流时，所述电流敏感模块的输出端输出低电平，所述电流敏感模块的输入端接收到的电流小于阈值电流时，所述电流敏感模块的输出端输出高电平。
2.如权利要求1所述的反相器电路，其特征在于，所述阻变忆阻器的阻态包括：高阻值阻态和低阻值阻态。
3.如权利要求2所述的反相器电路，其特征在于，所述阻变忆阻器方阵中同一行的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器；以及，所述阻变忆阻器方阵中同一列的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器。
4.如权利要求3所述的反相器电路，其特征在于，所述阻变忆阻器方阵中左上角到右下角的对角线上的阻变忆阻器的阻态为低阻值阻态。
5.如权利要求1至4中任一权利要求所述的反相器电路，其特征在于，所述阻变忆阻器包括：单极型阻变忆阻器或双极型阻变忆阻器；以及，所述阻变忆阻器包括：阻变存储器RRAM或相变存储器PRAM或铁电存储器FRAM或磁存储器MRAM。
6.一种芯片，其特征在于，包括：顶电极金属条、底电极金属条和反相器电路；
所述反相器电路包括：阻变忆阻器方阵和电流敏感模块；
所述阻变忆阻器方阵中同一列阻变忆阻器的正相输入端通过所述顶电极金属条相连接，以使所述同一列阻变忆阻器的正相输入端作为信号输入端口；
所述阻变忆阻器方阵中同一行阻变忆阻器的反相输入端通过所述底电极金属条与一个所述电流敏感模块的输入端相连接，以使所述电流敏感模块的输出端作为信号输出端口；
所述电流敏感模块的输入端工作时连接到低电平，所述电流敏感模块的输入端接收到的电流大于阈值电流时，所述电流敏感模块的输出端输出低电平，所述电流敏感模块的输入端接收到的电流小于阈值电流时，所述电流敏感模块的输出端输出高电平。
7.如权利要求6所述的芯片，其特征在于，所述阻变忆阻器的阻态包括：高阻值阻态和低阻值阻态。
8.如权利要求7所述的芯片，其特征在于，所述阻变忆阻器方阵中同一行的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器；以及，所述阻变忆阻器方阵中同一列的阻变忆阻器中有一个处于低阻值阻态的阻变忆阻器。
9.如权利要求8所述的芯片，其特征在于，所述阻变忆阻器方阵中左上角到右下角的对角线上的阻变忆阻器的阻态为低阻值阻态。
10.如权利要求6至9中任一权利要求所述的芯片，其特征在于，所述阻变忆阻器包括：单极型阻变忆阻器或双极型阻变忆阻器；以及，所述阻变忆阻器包括：阻变存储器RRAM或相变存储器PRAM或铁电存储器FRAM或磁存储器MRAM。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210361604XA CN102891678A (zh) | 2012-09-25 | 2012-09-25 | 反相器电路和芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210361604XA CN102891678A (zh) | 2012-09-25 | 2012-09-25 | 反相器电路和芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102891678A true CN102891678A (zh) | 2013-01-23 |
Family
ID=47535067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210361604XA Pending CN102891678A (zh) | 2012-09-25 | 2012-09-25 | 反相器电路和芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102891678A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104702264A (zh) * | 2015-03-23 | 2015-06-10 | 华中科技大学 | 一种基于忆阻器的可编程模拟电路及其操作方法 |
| CN104851456A (zh) * | 2015-04-24 | 2015-08-19 | 华中科技大学 | 一种基于忆阻器的通用编程模块及其操作方法 |
| CN105825885A (zh) * | 2016-03-21 | 2016-08-03 | 华中科技大学 | 基于忆阻器的多值存储单元、读写电路及其操作方法 |
| US10224935B2 (en) | 2014-10-30 | 2019-03-05 | Hewlett-Packard Development Company, L.P. | Ratioed logic with a high impedance load |
| CN113131939A (zh) * | 2021-04-22 | 2021-07-16 | 中国人民解放军国防科技大学 | 电流读出电路及忆阻器阵列列电流读出电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122525A (zh) * | 2011-04-14 | 2011-07-13 | 中国人民解放军国防科学技术大学 | 一种阻变存储单元读出放大电路 |
| CN102412827A (zh) * | 2011-11-02 | 2012-04-11 | 北京大学 | 利用rram器件实现逻辑运算的方法 |
-
2012
- 2012-09-25 CN CN201210361604XA patent/CN102891678A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122525A (zh) * | 2011-04-14 | 2011-07-13 | 中国人民解放军国防科学技术大学 | 一种阻变存储单元读出放大电路 |
| CN102412827A (zh) * | 2011-11-02 | 2012-04-11 | 北京大学 | 利用rram器件实现逻辑运算的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张娜: "基于忆阻器的加法器和乘法器高效设计与模拟", 《万方数据知识服务平台》, 4 June 2012 (2012-06-04) * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10224935B2 (en) | 2014-10-30 | 2019-03-05 | Hewlett-Packard Development Company, L.P. | Ratioed logic with a high impedance load |
| CN104702264A (zh) * | 2015-03-23 | 2015-06-10 | 华中科技大学 | 一种基于忆阻器的可编程模拟电路及其操作方法 |
| CN104702264B (zh) * | 2015-03-23 | 2018-01-09 | 华中科技大学 | 一种基于忆阻器的可编程模拟电路及其操作方法 |
| CN104851456A (zh) * | 2015-04-24 | 2015-08-19 | 华中科技大学 | 一种基于忆阻器的通用编程模块及其操作方法 |
| CN104851456B (zh) * | 2015-04-24 | 2017-09-29 | 华中科技大学 | 一种基于忆阻器的通用编程模块及其操作方法 |
| CN105825885A (zh) * | 2016-03-21 | 2016-08-03 | 华中科技大学 | 基于忆阻器的多值存储单元、读写电路及其操作方法 |
| CN105825885B (zh) * | 2016-03-21 | 2018-04-10 | 华中科技大学 | 基于忆阻器的多值存储单元、读写电路及其操作方法 |
| CN113131939A (zh) * | 2021-04-22 | 2021-07-16 | 中国人民解放军国防科技大学 | 电流读出电路及忆阻器阵列列电流读出电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102882513B (zh) | 全加器电路和芯片 | |
| CN102891678A (zh) | 反相器电路和芯片 | |
| CN102412827B (zh) | 利用rram器件实现逻辑运算的方法 | |
| CN110739012B (zh) | 存储阵列块及半导体存储器 | |
| CN103839585A (zh) | 一种具有读取自参考功能的 2-1t1r rram 存储单元 | |
| CN110111827B (zh) | 一种基于多个单值阻变存储器的多值阻变结构 | |
| CN102891679B (zh) | 或逻辑电路和芯片 | |
| JP6489216B2 (ja) | 再構成可能回路およびその利用方法 | |
| CN105356876B (zh) | 基于忆阻器的逻辑门电路 | |
| KR102043723B1 (ko) | 반도체 장치 및 이를 포함하는 프로세서와 시스템 | |
| CN105825885A (zh) | 基于忆阻器的多值存储单元、读写电路及其操作方法 | |
| CN103051307B (zh) | 一种基于忆阻器的非挥发d触发器 | |
| CN109905115A (zh) | 一种可逆逻辑电路及其操作方法 | |
| CN104134460A (zh) | 一种基于动态参考的非挥发存储器读取电路 | |
| CN102882514B (zh) | 与逻辑电路和芯片 | |
| CN106710626A (zh) | 电子设备 | |
| CN102594315A (zh) | 一种模拟开关及采用模拟开关的冗余存储系统 | |
| CN203733475U (zh) | 一种具有读取自参考功能的 2-1t1r rram 存储单元 | |
| CN102881333B (zh) | 移位寄存器电路和芯片 | |
| CN102034535B (zh) | 带有操控电路的三值型阻变存储单元及其读写实现方法 | |
| CN104134461A (zh) | 一种混合存储单元的读取电路结构 | |
| CN106057235A (zh) | 电子设备 | |
| CN105869672B (zh) | 一种基于rram的非易失fpga编程点电路及其操作方法 | |
| CN102882509B (zh) | 进位电路和芯片 | |
| CN114254743B (zh) | 一种基于rram阵列构成的二进制神经网络中并行乘累加运算的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130123 |