CN104851456B - 一种基于忆阻器的通用编程模块及其操作方法 - Google Patents
一种基于忆阻器的通用编程模块及其操作方法 Download PDFInfo
- Publication number
- CN104851456B CN104851456B CN201510197740.3A CN201510197740A CN104851456B CN 104851456 B CN104851456 B CN 104851456B CN 201510197740 A CN201510197740 A CN 201510197740A CN 104851456 B CN104851456 B CN 104851456B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- oxide
- type metal
- resistive element
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种基于忆阻器的通用编程模块及其操作方法,可编程模块包括阻变元件、电阻R1、第一N型MOS管、第一P型MOS管、第二N型MOS管和第二P型MOS管;第一N型MOS管的漏极和第一P型MOS管的漏极均连接至阻变元件的一端,第一N型MOS管的源极和第一P型MOS管的源极连接后与电阻R1的一端连接,第一N型MOS管的栅极与第一P型MOS管的栅极连接后与电阻R1的另一端连接;第二N型MOS管的漏极与第二P型MOS管的漏极均连接至阻变元件的另一端,第二N型MOS管的源极与第二P型MOS管的源极均接地,第二N型MOS管的栅极与第二P型MOS管的栅极与电阻R1的一端连接。本发明通过改变阻变元件的阻值来改变电路的性能,并且操作简单,响应速度快,节省时间,提高电路工作效率。
Description
技术领域
本发明属于模拟电路领域,更具体的,涉及一种基于忆阻器的通用编程模块及其操作方法。
背景技术
忆阻器(Memristor)被认为是电阻、电容、电感外的第四种基本电路元件,能够记忆流经的电荷量,其电阻值能够通过控制电流变化而随之改变。忆阻器的高阻态和低阻态可以用来存储“0”和“1”,用于信息存储,具有非易失性、低功耗、高速、高集成度等优点。此外,忆阻器的阻值可以随外加电流与电压的积累而连续变化,因此,可以对忆阻器的阻值进行可编程操作。这样一种具有新颖可编程特性的电路基本元件,将对传统模拟电路带来革新。
具有阈值电压是忆阻器的一个重要的性质,只有加在忆阻器两端的电压大于其阈值电压时,忆阻器的阻值才会改变。因此,若电路运行时电路中某电阻两端的电压低于忆阻器的阈值电压,就可以使用忆阻器代替该电阻,于是这个电阻所提供的电路参数便具有了可编程性。通过忆阻器编程电路为忆阻器两端提供高于其阈值电压的电压脉冲,就可以对忆阻器的阻值进行可编程操作,从而对电路的性能参数实行可编程控制。这样,引入具有阻值可编程特性及非易失性的忆阻器,能够有效的丰富和扩展传统可编程电路的功能和性能参数可调性。
现阶段亟需开发一种基于忆阻器的可编程电路模块,以嵌入于放大电路、桥式电路、施密特触发器、求差电路、求和电路、积分电路、微分电路、稳压电路、振荡电路和滤波电路等各类型模拟电路中,充分利用忆阻器电阻的可编程特性,来实现电路功能的扩展、性能的提升以及电路参数的可调节性。此外,这一忆阻器可编程模块应具有结构简单,器件数目较少,操作速度快,功耗低等优点。
发明内容
针对现有技术的缺陷,本发明的目的在于提供一种基于忆阻器来实现可编程操作的电路模块。
本发明提供了一种可编程模块,其特征在于,包括阻变元件M、电阻R1、第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3和第二P型MOS管Q4;所述阻变元件M的一端作为与外部电路连接的第一端口V1,阻变元件M的另一端作为与外部电路连接的第二端口V2;所述第一N型MOS管Q1的漏极和所述第一P型MOS管Q2的漏极均连接至所述阻变元件M的一端,所述第一N型MOS管Q1的源极和所述第一P型MOS管Q2的源极连接后与所述电阻R1的一端连接,所述第一N型MOS管Q1的栅极与所述第一P型MOS管Q2的栅极连接后与所述电阻R1的另一端连接;所述电阻R1的一端作为脉冲输入端pulse,所述电阻R1另一端接地;所述第二N型MOS管Q3的漏极与所述第二P型MOS管Q4的漏极均连接至所述阻变元件M的另一端,所述第二N型MOS管Q3的源极与所述第二P型MOS管Q4的源极均接地,所述第二N型MOS管Q3的栅极与所述第二P型MOS管Q4的栅极与所述电阻R1的一端连接。
更进一步地,还包括:第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4;所述第一二极管D1的正极和所述第二二极管D2的负极均连接至所述阻变元件M的一端,所述第一二极管D1的负极连接至所述第一N型MOS管Q1的漏极,所述第二二极管D2的正极连接至第一P型MOS管Q2的漏极;所述第三二极管D3的正极和所述第四二极管D4的负极均连接至所述阻变元件M的另一端,所述第三二极管D3的负极连接至所述第二N型MOS管Q3的漏极,所述第四二极管D4的正极连接至第二P型MOS管Q4的漏极。
更进一步地,所述阻变元件M为磁随机存储器、阻变存储器或相变存储器。
更进一步地,所述阻变元件M为忆阻器。
更进一步地,正常工作时,脉冲输入端接零电压,阻变元件M两端的电压偏置在第二阈值电压Vt2与第一阈值电压Vt1之间。
更进一步地,在所述脉冲输入端pulse施加正向脉冲时,所述阻变元件M的阻值增大/减小;在所述脉冲输入端pulse施加负向脉冲时,所述阻变元件M的阻值减小/增大。
更进一步地,通过在第一端口V1和第二端口V2之间施加外部激励,使得所述阻变元件M两端的电压偏置在第二阈值电压Vt2与第一阈值电压Vt1之间。
本发明还提供了一种如上所述的可编程模块,将所述阻变元件M替换为由多个阻变元件串联而成的阻变元件串联组。
更进一步地,所述阻变元件串联组中各个阻变元件串联时极性方向相同,所述阻变元件串联组的极性与其中每一个阻变元件的极性相同,通过多个阻变元件的分压使在电路正常运行过程中每个阻变元件两端的电压降都保持在第二阈值电压Vt2与第一阈值电压Vt1之间,阻变元件的阻值在这个过程中保持不变。
本发明还提供了一种可编程模块的操作方法,其特征在于,包括下述步骤:
S1:通过在第一端口V1和第二端口V2同时施加工作电压,且脉冲输入端pulse接零电压,使得电路正常工作;
其中,分别与所述第一端口V1与所述第二端口V2连接的外部电路正常工作时,所述阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1之间,且所述阻变元件M的阻值在这一过程中不发生改变;
当脉冲输入端pulse接零电压时,所述可编程模块中的第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3和第二P型MOS管Q4均断开;
S2:通过给脉冲输入端pulse施加正向脉冲使得第一P型MOS管Q2、和第二N型MOS管Q3导通,阻变元件M的阻值增大/减小:
当脉冲输入端pulse被施加正向脉冲时,第一P型MOS管Q2和第二N型MOS管Q3均导通,第一N型MOS管Q1和第二P型MOS管Q4均断开,阻变元件M中的电流方向是由脉冲输入端pulse经第一P型MOS管Q2和第二N型MOS管Q3后到地;
在此过程中,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1范围之外,阻变元件M的阻值发生改变,若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高;
S3:通过给脉冲输入端pulse施加负向脉冲来使第二P型MOS管Q4和第一N型MOS管Q1导通,阻变元件M的阻值减小/增大:
当脉冲输入端pulse被施加正向脉冲时,第一P型MOS管Q2和第二N型MOS管Q3和第三二极管D3均断开,第一N型MOS管Q1和第二P型MOS管Q4均导通,阻变元件M中的电流方向是由地经第二P型MOS管Q4和第一N型MOS管Q1后到脉冲输入端pulse;
在此过程中,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1范围之外,阻变元件M的阻值发生改变,若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高。
本发明提出的一种基于忆阻器的通用编程模块可以用来代替现有模拟电路中的电阻,既不改变已有电路的功能,又应用了忆阻器的阻值可编程性,通过简单的正负脉冲对忆阻器的阻值进行可编程控制,从而使电路参数具有了可编程性。此外,应用MOS管与二极管搭建的脉冲输入电路与忆阻器一端接地的电路使编程模块在正常工作时可以等效为一个阻值固定的电阻,并可以应用多个忆阻器同极性串联来解决电路运行电压较高时可能出现错误的情况。因此,本发明提出的一种基于忆阻器的通用编程模块可以用来代替几乎所有已有模拟电路中的电阻,使已有电路具有可编程性,并且使用操作步骤简单,响应速度快,节省时间,提高电路工作效率。
附图说明
图1为忆阻器的伏安特性曲线示意图;
图2为本发明可编程模块原始技术方案的电路结构示意图;
图3为本发明可编程模块的操作流程示意图;
图4为本发明可编程模块技术方案二的电路结构示意图;
图5为本发明可编程模块的功能验证电路的结构示意图;
图6为本发明可编程模块的功能验证电路中阻变元件M的阻值变化示意图;
图7为本发明可编程模块的功能验证电路中阻变元件M两端电压降的变化示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明提供了一种对忆阻器阻值进行可编程操作的模块,并发展其在传统模拟电路中的应用。本发明提供的一种可编程模块具有两个外部电路相连端口V1和V2,一个脉冲输入端口pulse和两个接地端。其中包括阻变元件M、电阻R1、第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3、第二P型MOS管Q4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4。其连接关系为:阻变元件M的一端201作为与外部电路连接的第一端口V1,同时连接第一二极管D1的正极和第二二极管D2的负极;第一二极管D1的负极连接第一N型MOS管Q1的漏极;第二二极管D2的正极连接第一P型MOS管Q2的漏极;第一N型MOS管Q1的栅极连接第一P型MOS管Q2的栅极并接地,同时连接电阻R1的一端203;电阻R1的另一端204作为脉冲输入端pulse,同时连接第一N型MOS管Q1的源极、第一P型MOS管Q2的源极、第二N型MOS管Q3的栅极、第二P型MOS管Q4的栅极;第二N型MOS管Q3的源极与第二P型MOS管Q4的源极相连并接地;第二N型MOS管Q3的漏极连接第三二极管D3的负极;第二P型MOS管Q4的漏极连接第四二极管D4的正极;阻变元件M的另一端202作为与外部电路连接的第二端口V2,同时连接第三二极管D3的正极和第四二极管D4的负极。下面简称该方案为本发明的原始技术方案。
其中,电路中二极管D1、D2、D3和D4的作用是解决MOS管Q1、Q2、Q3和Q4在电路正常运行电压较高时可能出现的关断不彻底的情况。
此外,本发明中的第一P型MOS管Q2与第二P型MOS管Q4的基底均接高电平。
阻变元件M的一种固有性质是具有第一阈值电压Vt1与第二阈值电压Vt2,当阻变元件M两端的电压降处于第二阈值电压Vt2与第一阈值电压Vt1之间时,阻变元件M的阻值不发生改变;当阻变元件M两端的电压降大于第一阈值电压Vt1时,阻变元件M的阻值减小;当阻变元件M两端的电压降小于第二阈值电压Vt2时,阻变元件M的阻值增大。不同的阻变元件会对应不同的第一阈值电压Vt1或第二阈值电压Vt2,当阻变元件确定后,第一阈值电压Vt1和第二阈值电压Vt2也确定了。
本发明实施例还提供了一种可编程模块的操作方法,包括下述步骤:
S11:将可编程模块与外部电路通过两个外部电路连接端口相连,给第一端口V1和第二端口V2施加工作电压,脉冲输入端pulse接零来使电路正常工作。
S12:通过给脉冲输入端pulse施加正向脉冲来使Q2、D2、Q3和D3导通,阻变元件M的阻值增大/减小。
S13:通过给脉冲输入端pulse施加负向脉冲来使Q4、D4、D1和Q1导通,阻变元件M的阻值减小/增大。
在所述技术方案的电路连接中,阻变元件M的正极与负极均可作为阻变元件M的一端201与另一端202,不过施加同向脉冲后,阻变元件M阻值的变化方向相反。
在本发明实施例中,作为上述原始技术方案应用于较高电压电路的一种特殊情况,将原始技术方案中的阻变元件M替换为若干阻变元件串联起来的阻变元件串联组401,阻变元件串联组401的一端402作为电路的第一外部连接端口V1,阻变元件串联组401的另一端403作为电路的第二外部连接端口V2,其余连接关系不变。
其中,阻变元件串联组401中各阻变元件串联时极性的方向相同,因此阻变元件串联组401的极性与其中每个单个阻变元件的极性都相同。
其中,技术方案二的操作步骤与原始技术方案的操作步骤相同。
在所述技术方案的电路连接中,阻变元件串联组401的正极与负极均可作为阻变元件串联组401的一端402与另一端403,不过施加同向脉冲后,阻变元件串联组阻值的变化方向相反。
在本发明的两种技术方案中,所述阻变元件为忆阻器,所述忆阻器的两端分别为正极与负极。所述的正极是指从正极施加大于阈值电压的偏置,会使阻变元件从高阻状态转变为低阻状态;所述的负极是指从负极极施加小于阈值电压的偏置,会使阻变元件从低阻状态转变为高阻状态。脉冲输入端输入的正向脉冲电压与负向脉冲电压使忆阻器两端的电压超过其阈值电压的偏置,从而改变忆阻器的阻值。
本发明提出的一种基于忆阻器的通用编程模块可以用来代替现有模拟电路中的电阻,既不改变已有电路的功能,又应用了忆阻器的阻值可编程性,通过简单的正负脉冲对忆阻器的阻值进行可编程控制,从而使电路参数具有了可编程性。此外,应用MOS管与二极管搭建的脉冲输入电路与忆阻器一端接地的电路使编程模块在正常工作时可以等效为一个阻值固定的电阻,并可以应用多个忆阻器同极性串联来解决电路运行电压较高时可能出现错误的情况。因此,本发明提出的一种基于忆阻器的通用编程模块可以用来代替几乎所有已有模拟电路中的电阻,使已有电路具有可编程性,并且使用操作步骤简单,响应速度快,节省时间,提高电路工作效率。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明及上述附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在介绍本发明的技术方案之前,首先介绍以忆阻器为代表的阻变器件的一些特性,图1为双极性忆阻器的伏安特性曲线示意图,从图1可以看出,当加在忆阻器两端的正向电压大于等于第一阈值电压Vt1时,忆阻器的阻值逐渐降低,当加在忆阻器的负向电压小于等于第二阈值电压Vt2时,忆阻器阻值逐渐升高。
其中,第一阈值电压Vt1与第二阈值电压Vt2是忆阻器的固有属性,当阻变元件M两端的电压降处于第二阈值电压Vt2与第一阈值电压Vt1之间时,阻变元件M的阻值不发生改变;当阻变元件M两端的电压降大于第一阈值电压Vt1时,阻变元件M的阻值减小;当阻变元件M两端的电压降小于第二阈值电压Vt2时,阻变元件M的阻值增大。不同的阻变元件会对应不同的第一阈值电压Vt1或第二阈值电压Vt2,当阻变元件确定后,第一阈值电压Vt1和第二阈值电压Vt2也确定了。
基于上述忆阻器的特性,本发明中通过控制忆阻器两端的电压,达到控制忆阻器阻值的目的,通过忆阻器的阻值变化来改变模拟电路的参数,从而改变模拟电路的性能。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
图2为本发明原始技术方案提出的可编程模块的结构,为了便于图示,图2中的阻变器件以忆阻器为例标出,本领域技术人员可以理解,阻变器件还可以是磁随机存储器(包括自旋转移力矩磁阻存储器STT-MRAM、磁隧道结单元MTJ以及自旋阀等)、阻变存储器、相变存储器或者其他类型的可在高阻态和低阻态之中阻值连续可变的阻变器件,如图2所示,本发明实施例提供的可编程模块包括:阻变元件M、电阻R1、第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3、第二P型MOS管Q4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4。
其中,阻变元件M的一端201作为与外部电路连接的第一端口V1,同时连接第一二极管D1的正极和第二二极管D2的负极;第一二极管D1的负极连接第一N型MOS管Q1的漏极;第二二极管D2的正极连接第一P型MOS管Q2的漏极;第一N型MOS管Q1的栅极连接第一P型MOS管Q2的栅极并接地,同时连接电阻R1的一端203;电阻R1的另一端204作为脉冲输入端pulse,同时连接第一N型MOS管Q1的源极、第一P型MOS管Q2的源极、第二N型MOS管Q3的栅极、第二P型MOS管Q4的栅极;第二N型MOS管Q3的源极与第二P型MOS管Q4的源极相连并接地;第二N型MOS管Q3的漏极连接第三二极管D3的负极;第二P型MOS管Q4的漏极连接第四二极管D4的正极;阻变元件M的另一端202作为与外部电路连接的第二端口V2,同时连接第三二极管D3的正极和第四二极管D4的负极。
其中,阻变元件M的正极与负极均可作为阻变元件M的一端201与另一端202,不过施加同向脉冲后,阻变元件M阻值的变化方向相反。为了便于图示和说明,图2中的忆阻器负极作为与外部电路连接的第一端口V1。忆阻器正极作为与外部电路连接的第一端口V1的结构同样在本申请的保护范围之内。
阻变元件的正极和负极是指当从正极施加足够大的正向偏置时,能使阻变元件阻值逐渐降低;当从负极施加足够大的正向偏置时,能使阻变元件阻值逐渐升高。
在这里需指出本实施例中,外部电路连接端所接受的外部激励必须使阻变元件两端的电压偏置在第二阈值电压Vt2与第一阈值电压Vt1之间,这样,在电路工作在正常状态下,阻变元件的阻值不会发生改变。
图3所示为本发明可编程模块原始技术方案的操作流程,图3中所示的方法可应用于使用图2和图4编程模块的任意一种模拟电路,对于可编程模块的描述,请参考图2及相应的实施例的描述,在此不再赘述,本实施例的流程如下:
S301:将可编程模块与外部电路通过两个外部电路连接端口相连,给第一端口V1和第二端口V2施加工作电压,脉冲输入端pulse接零来使电路正常工作。
其中,与外部电路连接的第一端口V1与与外部电路连接的第二端口V2所接外部电路正常工作时,必须使阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1之间,从而阻变元件的阻值在这一过程中不发生改变。脉冲输入端pulse接零电压时,第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3、第二P型MOS管Q4均断开。
S302:通过给脉冲输入端pulse施加正向脉冲来使Q2、D2、Q3和D3导通,阻变元件M的阻值增大/减小。
当脉冲输入端pulse被施加正向脉冲时,第一P型MOS管Q2、第二二极管D2、第二N型MOS管Q3和第三二极管D3导通,第一N型MOS管Q1、第一二极管D1、第二P型MOS管Q4和第四二极管D4断开,可编程电路中阻变元件M中的电流方向是由脉冲输入端pulse经第一P型MOS管Q2、第二二极管D2、第三二极管D3、第二N型MOS管Q3最后到地。在此过程中,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1范围之外,因此在这个过程中,阻变元件M的阻值发生改变。若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高。
S303:通过给脉冲输入端pulse施加负向脉冲来使Q4、D4、D1和Q1导通,阻变元件M的阻值减小/增大。
当脉冲输入端pulse被施加负向脉冲时,第一P型MOS管Q2、第二二极管D2、第二N型MOS管Q3和第三二极管D3断开,第一N型MOS管Q1、第一二极管D1、第二P型MOS管Q4和第四二极管D4导通,可编程电路中阻变元件M中的电流方向是由地经第二P型MOS管Q4、第四二极管D4、第一二极管D1、第一N型MOS管Q1最后到脉冲输入端pulse。在此过程中,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1范围之外,因此在这个过程中,阻变元件M的阻值发生改变。若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高。
基于本发明中的电路结构与操作方法,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
图4为本发明可编程模块技术方案二的电路结构示意图,为了便于图示,图4最终的阻变器件以忆阻器为例标出,本领域技术人员可以理解,阻变器件还可以是磁随机存储器(包括自旋转移力矩磁阻存储器STT-MRAM、磁隧道结单元MTJ以及自旋阀等)、阻变存储器、相变存储器或者其他类型的可在高阻态和低阻态之中阻值连续可变的阻变器件,如图4所示,本发明实施例提供的可编程模拟电路包括:阻变元件串联组401、电阻R1、第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3、第二P型MOS管Q4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4。
其中,阻变元件串联组401的一端402作为与外部电路连接的第一端口V1,同时连接第一二极管D1的正极和第二二极管D2的负极;第一二极管D1的负极连接第一N型MOS管Q1的漏极;第二二极管D2的正极连接第一P型MOS管Q2的漏极;第一N型MOS管Q1的栅极连接第一P型MOS管Q2的栅极并接地,同时连接电阻R1的一端404;电阻R1的另一端405作为脉冲输入端pulse,同时连接第一N型MOS管Q1的源极、第一P型MOS管Q2的源极、第二N型MOS管Q3的栅极、第二P型MOS管Q4的栅极;第二N型MOS管Q3的源极与第二P型MOS管Q4的源极相连并接地;第二N型MOS管Q3的漏极连接第三二极管D3的负极;第二P型MOS管Q4的漏极连接第四二极管D4的正极;阻变元件串联组401的另一端403作为与外部电路连接的第二端口V2,同时连接第三二极管D3的正极和第四二极管D4的负极。
技术方案二实际上是原始技术方案在可编程模块应用于较高运行电压电路的特殊情况。阻变元件串联组401中各阻变元件串联时极性的方向相同,因此阻变元件串联组401的极性与其中每一个阻变元件的极性相同,通过多个阻变元件的分压使在电路正常运行过程中每个阻变元件两端的电压降都保持在第二阈值电压Vt2与第一阈值电压Vt1之间,阻变元件的阻值在这个过程中保持不变。
其中,阻变元件串联组的等效阈值电压的计算式如下:
其中,Mn为第n个阻变元件的阻值,VTn为第n个阻变元件的阈值电压。阻变元件串联组401的第一等效阈值电压与第二等效阈值电压均可用式(1)确定。
其中,阻变元件串联组401的正极与负极均可作为阻变元件串联组的一端402与另一端403,不过施加同向脉冲后,阻变元件M阻值的变化方向相反。为了便于图示和说明,图4中阻变元件串联组401的负极作为阻变元件串联组的一端402。
阻变元件的正极和负极是指当从正极施加足够大的正向偏置时,能使阻变元件阻值逐渐降低;当从负极施加足够大的正向偏置时,能使阻变元件阻值逐渐升高。
在这里需指出本实施例中,外部电路连接端所接受的外部激励必须使阻变元件两端的电压偏置在第二阈值电压Vt2与第一阈值电压Vt1之间,这样,在电路工作在正常状态下,阻变元件的阻值不会发生改变。
图5给出了本发明可编程模块的功能验证电路的结构,包括:阻变元件M、第一电阻R1、第二电阻R2、第三电阻R3、第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3、第二P型MOS管Q4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4。
其中,第二电阻R2的一端501作为外部电路输入端口Vi;第二电阻R2的另一端502连接阻变元件M的一端503,同时连接第一二极管D1的正极和第二二极管D2的负极;第一二极管D1的负极连接第一N型MOS管Q1的漏极;第二二极管D2的正极连接第一P型MOS管Q2的漏极;第一N型MOS管Q1的栅极连接第一P型MOS管Q2的栅极并接地,同时连接第一电阻R1的一端507;第一电阻R1的另一端508作为脉冲输入端pulse,同时连接第一N型MOS管Q1的源极、第一P型MOS管Q2的源极、第二N型MOS管Q3的栅极、第二P型MOS管Q4的栅极;第二N型MOS管Q3的源极与第二P型MOS管Q4的源极相连并接地;第二N型MOS管Q3的漏极连接第三二极管D3的负极;第二P型MOS管Q4的漏极连接第四二极管D4的正极;第三电阻R3的一端506接地;第三电阻R3的另一端505连接阻变元件M的另一端504,同时连接第三二极管D3的正极和第四二极管D4的负极。
功能验证电路的作用是验证可编程模块的功能,在第二电阻R2与第三电阻R3的阻值已知的情况下,阻变元件M两端的电压VM与阻变元件M阻值的关系如下:其中,可编程模块功能验证电路的输入电压Vi取2v为例,可以知道其他各输入电压均在本申请的保护范围之内。取R2=R3=50kΩ为例,可以知道R2与R3的其他取值也在本申请的保护范围之内。
图6为本发明可编程模块的功能验证电路中阻变元件M的阻值变化示意图。可以看到,在电路正常工作时,阻变元件M的阻值不变,当向脉冲输入端pulse施加正向脉冲时,阻变元件M的阻值由50kΩ增大到100kΩ;当向脉冲输入端pulse施加负向脉冲时,阻变元件M的阻值由100kΩ减小到1kΩ。其中,set操作是使阻变元件M阻值降低的操作,reset操作是使阻变元件M阻值升高的操作,下文中不再赘述。
图7为本发明可编程模块的功能验证电路中阻变元件M两端电压降的变化示意图。从图7可以看到,随着阻变元件M阻值的增大,阻变元件M两端的电压降随之增大;当阻变元件M的阻值减小时,阻变元件M两端的电压降随之减小。其中,阻变元件M两端的电压降VM与阻变元件的阻值M的关系满足式(2)。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种可编程模块,其特征在于,包括阻变元件M、电阻R1、第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3和第二P型MOS管Q4;
所述阻变元件M的一端(201)作为与外部电路连接的第一端口V1,阻变元件M的另一端(202)作为与外部电路连接的第二端口V2;
所述第一N型MOS管Q1的漏极和所述第一P型MOS管Q2的漏极均连接至所述阻变元件M的一端(201),所述第一N型MOS管Q1的源极和所述第一P型MOS管Q2的源极连接后与所述电阻R1的一端连接,所述第一N型MOS管Q1的栅极与所述第一P型MOS管Q2的栅极连接后与所述电阻R1的另一端连接;
所述电阻R1的一端作为脉冲输入端pulse,所述电阻R1另一端接地;
所述第二N型MOS管Q3的漏极与所述第二P型MOS管Q4的漏极均连接至所述阻变元件M的另一端(202),所述第二N型MOS管Q3的源极与所述第二P型MOS管Q4的源极均接地,所述第二N型MOS管Q3的栅极与所述第二P型MOS管Q4的栅极与所述电阻R1的一端连接。
2.如权利要求1所述的可编程模块,其特征在于,还包括:第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4;
所述第一二极管D1的正极和所述第二二极管D2的负极均连接至所述阻变元件M的一端(201),所述第一二极管D1的负极连接至所述第一N型MOS管Q1的漏极,所述第二二极管D2的正极连接至第一P型MOS管Q2的漏极;
所述第三二极管D3的正极和所述第四二极管D4的负极均连接至所述阻变元件M的另一端(202),所述第三二极管D3的负极连接至所述第二N型MOS管Q3的漏极,所述第四二极管D4的正极连接至第二P型MOS管Q4的漏极。
3.如权利要求1所述的可编程模块,其特征在于,所述阻变元件M为磁随机存储器、阻变存储器或相变存储器。
4.如权利要求1-3任一项所述的可编程模块,其特征在于,所述阻变元件M为忆阻器。
5.如权利要求1所述的可编程模块,其特征在于,正常工作时,脉冲输入端接零电压,阻变元件M两端的电压偏置在其第二阈值电压Vt2与第一阈值电压Vt1之间。
6.如权利要求1所述的可编程模块,其特征在于,在所述脉冲输入端pulse施加正向脉冲时,所述阻变元件M的阻值增大/减小;在所述脉冲输入端pulse施加负向脉冲时,所述阻变元件M的阻值减小/增大;其中,若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高。
7.如权利要求1所述的可编程模块,其特征在于,通过在第一端口V1和第二端口V2之间施加外部激励,使得所述阻变元件M两端的电压偏置在其第二阈值电压Vt2与第一阈值电压Vt1之间。
8.一种如权利要求1-3、5-7任一项所述的可编程模块,其特征在于,将所述阻变元件M替换为由多个阻变元件串联而成的阻变元件串联组(401)。
9.如权利要求8所述的可编程模块,其特征在于,所述阻变元件串联组(401)中各个阻变元件串联时极性方向相同,所述阻变元件串联组(401)的极性与其中每一个阻变元件的极性相同,通过多个阻变元件的分压使在电路正常运行过程中每个阻变元件两端的电压降都保持在第二阈值电压Vt2与第一阈值电压Vt1之间,阻变元件的阻值在这个过程中保持不变。
10.一种可编程模块的操作方法,其特征在于,包括下述步骤:
S1:通过在第一端口V1和第二端口V2同时施加工作电压,且脉冲输入端pulse接零电压,使得电路正常工作;
其中,分别与所述第一端口V1与所述第二端口V2连接的外部电路正常工作时,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1之间,且所述阻变元件M的阻值在这一过程中不发生改变;
当脉冲输入端pulse接零电压时,所述可编程模块中的第一N型MOS管Q1、第一P型MOS管Q2、第二N型MOS管Q3和第二P型MOS管Q4均断开;
S2:通过给脉冲输入端pulse施加正向脉冲使得第一P型MOS管Q2、和第二N型MOS管Q3导通,阻变元件M的阻值增大/减小:
当脉冲输入端pulse被施加正向脉冲时,第一P型MOS管Q2和第二N型MOS管Q3均导通,第一N型MOS管Q1和第二P型MOS管Q4均断开,阻变元件M中的电流方向是由脉冲输入端pulse经第一P型MOS管Q2和第二N型MOS管Q3后到地;
在此过程中,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1范围之外,阻变元件M的阻值发生改变,若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高;
S3:通过给脉冲输入端pulse施加负向脉冲来使第二P型MOS管Q4和第一N型MOS管Q1导通,阻变元件M的阻值减小/增大:
当脉冲输入端pulse被施加正向脉冲时,第一P型MOS管Q2和第二N型MOS管Q3和第三二极管D3均断开,第一N型MOS管Q1和第二P型MOS管Q4均导通,阻变元件M中的电流方向是由地经第二P型MOS管Q4和第一N型MOS管Q1后到脉冲输入端pulse;
在此过程中,阻变元件M两端的电压在第二阈值电压Vt2与第一阈值电压Vt1范围之外,阻变元件M的阻值发生改变,若电流由阻变元件M的正极流向负极,则阻变元件M的阻值逐渐降低;若电流由阻变元件M的负极流向正极,则阻变元件M的阻值逐渐升高。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510197740.3A CN104851456B (zh) | 2015-04-24 | 2015-04-24 | 一种基于忆阻器的通用编程模块及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510197740.3A CN104851456B (zh) | 2015-04-24 | 2015-04-24 | 一种基于忆阻器的通用编程模块及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104851456A CN104851456A (zh) | 2015-08-19 |
CN104851456B true CN104851456B (zh) | 2017-09-29 |
Family
ID=53851051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510197740.3A Active CN104851456B (zh) | 2015-04-24 | 2015-04-24 | 一种基于忆阻器的通用编程模块及其操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104851456B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105551520B (zh) * | 2016-02-01 | 2017-12-08 | 福州大学 | 一种基于Memristor/MOSFET的可编程电路及其实现方法 |
CN105976023B (zh) * | 2016-04-29 | 2018-03-20 | 华中科技大学 | 一种基于忆阻器的情景记忆电路及其操作方法 |
CN106301284B (zh) * | 2016-07-21 | 2018-07-13 | 华中科技大学 | 一种基于忆阻器的带宽可调的滤波电路及其操作方法 |
CN107101718B (zh) * | 2017-05-19 | 2018-08-28 | 长安大学 | 一种基于反向串联忆阻器的曝光量传感器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101952893A (zh) * | 2008-02-25 | 2011-01-19 | 松下电器产业株式会社 | 电阻变化元件的驱动方法及使用它的电阻变化型存储装置 |
US7902857B1 (en) * | 2010-04-08 | 2011-03-08 | The United States Of America As Represented By The Secretary Of The Air Force | Reconfigurable electronic circuit |
US8081129B1 (en) * | 2009-03-31 | 2011-12-20 | Hewlett-Packard Development Company, L.P. | Memristive antenna |
CN102891678A (zh) * | 2012-09-25 | 2013-01-23 | 北京大学 | 反相器电路和芯片 |
CN103811058A (zh) * | 2014-01-28 | 2014-05-21 | 华中科技大学 | 基于忆阻的非易失性存储器、读写擦除操作方法及测试电路 |
CN203661035U (zh) * | 2013-12-25 | 2014-06-18 | 华中科技大学 | 一种基于相变存储器的非易失性逻辑门电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8953362B2 (en) * | 2012-05-11 | 2015-02-10 | Adesto Technologies Corporation | Resistive devices and methods of operation thereof |
US8832009B2 (en) * | 2012-05-15 | 2014-09-09 | The United States Of America As Represented By The Secretary Of The Air Force | Electronic charge sharing CMOS-memristor neural circuit |
-
2015
- 2015-04-24 CN CN201510197740.3A patent/CN104851456B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101952893A (zh) * | 2008-02-25 | 2011-01-19 | 松下电器产业株式会社 | 电阻变化元件的驱动方法及使用它的电阻变化型存储装置 |
US8081129B1 (en) * | 2009-03-31 | 2011-12-20 | Hewlett-Packard Development Company, L.P. | Memristive antenna |
US7902857B1 (en) * | 2010-04-08 | 2011-03-08 | The United States Of America As Represented By The Secretary Of The Air Force | Reconfigurable electronic circuit |
CN102891678A (zh) * | 2012-09-25 | 2013-01-23 | 北京大学 | 反相器电路和芯片 |
CN203661035U (zh) * | 2013-12-25 | 2014-06-18 | 华中科技大学 | 一种基于相变存储器的非易失性逻辑门电路 |
CN103811058A (zh) * | 2014-01-28 | 2014-05-21 | 华中科技大学 | 基于忆阻的非易失性存储器、读写擦除操作方法及测试电路 |
Non-Patent Citations (1)
Title |
---|
基于忆阻器的可编程模拟电路设计;俞周芳;《信息科技辑》;20140430;I135-164 * |
Also Published As
Publication number | Publication date |
---|---|
CN104851456A (zh) | 2015-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104702264B (zh) | 一种基于忆阻器的可编程模拟电路及其操作方法 | |
CN104851456B (zh) | 一种基于忆阻器的通用编程模块及其操作方法 | |
CN104124960B (zh) | 一种非易失性布尔逻辑运算电路及其操作方法 | |
CN108092658B (zh) | 一种逻辑电路操作方法 | |
CN105845069B (zh) | 一种关机残影消除电路及其驱动方法、显示装置 | |
CN104916312B (zh) | 一种基于运算放大器的忆阻器编程电路及其操作方法 | |
CN105427793B (zh) | 电压控制电路、方法、栅极驱动电路和显示装置 | |
CN105356876A (zh) | 基于忆阻器的逻辑门电路 | |
CN105761750A (zh) | 一种基于忆阻器的多值逻辑器件及操作方法 | |
CN105825885B (zh) | 基于忆阻器的多值存储单元、读写电路及其操作方法 | |
CN203942512U (zh) | 一种非易失性布尔逻辑运算电路 | |
CN106558333B (zh) | 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器 | |
CN109905115A (zh) | 一种可逆逻辑电路及其操作方法 | |
CN106910525A (zh) | 电可编程熔丝单元阵列及其操作方法 | |
CN107425598A (zh) | 用于适配器和poe供电的电源选择电路 | |
CN102638030B (zh) | 一种基于阻变忆阻器的电压保护电路及其应用 | |
US20140266003A1 (en) | Cell balancing through a switched capacitor level shifter | |
CN104038207B (zh) | 一种切换电路及电子设备 | |
CN103337255B (zh) | 一种针对rram的快速写验证方法和系统 | |
Galajda et al. | The control of a memory cell with the multiple stable states | |
CN105096857B (zh) | 一种栅极驱动电路及液晶显示器 | |
CN105869672A (zh) | 一种基于rram的非易失fpga编程点电路及其操作方法 | |
CN107545922A (zh) | 内容地址存储单元电路及其写操作方法、存储器 | |
CN105659330B (zh) | 实现移位运算的电路以及阵列电路 | |
CN206340954U (zh) | 一种led驱动电源及其输出端短路保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |