CN215771012U - 一种利用74hc595芯片级联继电器的电路 - Google Patents
一种利用74hc595芯片级联继电器的电路 Download PDFInfo
- Publication number
- CN215771012U CN215771012U CN202122139831.5U CN202122139831U CN215771012U CN 215771012 U CN215771012 U CN 215771012U CN 202122139831 U CN202122139831 U CN 202122139831U CN 215771012 U CN215771012 U CN 215771012U
- Authority
- CN
- China
- Prior art keywords
- relay
- pin
- grounded
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
一种利用74HC595芯片级联继电器的电路，位移缓存器带有一个串行输入端和一个串行标准输出端，用于级联，数据输出方式为低电平及高阻态，光耦可以起到隔离作用，保护数据的稳定性，位移缓存器输出的信号使三极管导通后对继电器的线圈进行通电，实现继电器的工作。实现了多个继电器的级联控制。
Description
技术领域
本实用新型涉及继电器电路技术领域，具体涉及一种利用74HC595芯片级联继电器的电路。
背景技术
目前，随着智能物联行业的发展，电子技术也迎来了利好。继电器作为物联网中重要的开关器件应用越来越广泛，但在应用过程中的问题也随之出现：每个继电器都需要连接在控制芯片单独的IO口上，而往往控制芯片的IO口数量非常有限，所以需要依靠一种能扩展IO口，并能实现级联的电路来实现。
发明内容
本实用新型为了克服以上技术的不足，提供了一种实现多路继电器开关级联的电路。
本实用新型克服其技术问题所采用的技术方案是：
一种利用74HC595芯片级联继电器的电路，包括：
位移缓存器，其OE/管脚接地，其SRCLR管脚与VCC管脚连接于电源VCC，其GND管脚接地；其各个数据输出管脚分别连接于继电器控制电路；
继电器控制电路包括：
光耦，其输入端分别经电阻Ⅰ连接于电源和位移缓存器的对应的数据输出管脚；
三极管，其基极分别连接于电阻Ⅱ及电阻Ⅲ，电阻Ⅱ的另一端连接于光耦的一输出端，电阻Ⅲ的另一端接地，三极管的集电极分别连接于二极管的正极及继电器的线圈的一端，三极管的发射极接地，二极管的负极分别连接于继电器的线圈的另一端、电源VCC以及光耦的另一输出端；以及
电容，其一端连接于二极管的负极，其另一端接地。
进一步的，上述位移缓存器为74HC595型8位串行输入、并行输出的位移缓存器。
进一步的，上述光耦为EL357N型光耦。
本实用新型的有益效果是：位移缓存器带有一个串行输入端和一个串行标准输出端，用于级联，数据输出方式为低电平及高阻态，光耦可以起到隔离作用，保护数据的稳定性，位移缓存器输出的信号使三极管导通后对继电器的线圈进行通电，实现继电器的工作。实现了多个继电器的级联控制。
附图说明
图1为本实用新型的位移缓存器的电路结构图；
图2为本实用新型的继电器部位的电路结构图；
图中，1.位移缓存器 2.电阻Ⅰ 3.光耦 4.电阻Ⅱ 5.电容 6.电阻Ⅲ 7.三极管 8.二极管 9.继电器。
具体实施方式
下面结合附图1、附图2对本实用新型做进一步说明。
一种利用74HC595芯片级联继电器的电路，包括：
位移缓存器1，其OE/管脚接地，其SRCLR管脚与VCC管脚连接于电源VCC，其GND管脚接地；其各个数据输出管脚分别连接于继电器控制电路；继电器控制电路包括：光耦3，其输入端分别经电阻Ⅰ 2连接于电源和位移缓存器1的对应的数据输出管脚；三极管7，其基极分别连接于电阻Ⅱ 4及电阻Ⅲ 6，电阻Ⅱ 4的另一端连接于光耦的一输出端，电阻Ⅲ 6的另一端接地，三极管7的集电极分别连接于二极管8的正极及继电器9的线圈的一端，三极管7的发射极接地，二极管8的负极分别连接于继电器9的线圈的另一端、电源VCC以及光耦3的另一输出端；以及电容5，其一端连接于二极管8的负极，其另一端接地。位移缓存器1带有存储寄存器和低电平及高阻输出。位移缓存器1的存储寄存器分别采用单独的时钟，在 SCK的上升沿，数据发生移位，而在 RCK 的高电平时间内，数据从每个寄存器中传送到存储寄存器。位移缓存器1带有一个串行输入端和一个串行标准输出端，用于级联，数据输出方式为低电平及高阻态，光耦3可以起到隔离作用，保护数据的稳定性，位移缓存器1输出的信号使三极管7导通后对继电器9的线圈进行通电，实现继电器9的工作。实现了多个继电器的级联控制。二极管8作为继电器9在关断期间的续流回路，保护三极管7，防止其过流损坏。电容5作为继电器9开通瞬间的储能器件，由于由于继电器9开通瞬间会将电源下拉，为了不影响其他设备的供电，用此电容5作为储能，电阻Ⅲ 6为下拉电阻，电阻Ⅰ 2和电阻Ⅱ 4均起到限流作用。
优选的，上述位移缓存器1为74HC595型8位串行输入、并行输出的位移缓存器。74HC595型位移缓存器的QA管脚、QB管脚、QC管脚、QD管脚、QE管脚、QF管脚、QG管脚、QH管脚分别为数据输出管脚。
优选的，上述光耦3为EL357N型光耦。
最后应说明的是：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (3)
1.一种利用74HC595芯片级联继电器的电路，其特征在于，包括：
位移缓存器（1），其OE/管脚接地，其SRCLR管脚与VCC管脚连接于电源VCC，其GND管脚接地；其各个数据输出管脚分别连接于继电器控制电路；
继电器控制电路包括：
光耦（3），其输入端分别经电阻Ⅰ（2）连接于电源和位移缓存器（1）的对应的数据输出管脚；
三极管（7），其基极分别连接于电阻Ⅱ（4）及电阻Ⅲ（6），电阻Ⅱ（4）的另一端连接于光耦的一输出端，电阻Ⅲ（6）的另一端接地，三极管（7）的集电极分别连接于二极管（8）的正极及继电器（9）的线圈的一端，三极管（7）的发射极接地，二极管（8）的负极分别连接于继电器（9）的线圈的另一端、电源VCC以及光耦（3）的另一输出端；以及
电容（5），其一端连接于二极管（8）的负极，其另一端接地。
2.根据权利要求1所述的利用74HC595芯片级联继电器的电路，其特征在于：所述位移缓存器（1）为74HC595型8位串行输入、并行输出的位移缓存器。
3.根据权利要求1所述的利用74HC595芯片级联继电器的电路，其特征在于：所述光耦（3）为EL357N型光耦。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122139831.5U CN215771012U (zh) | 2021-09-07 | 2021-09-07 | 一种利用74hc595芯片级联继电器的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122139831.5U CN215771012U (zh) | 2021-09-07 | 2021-09-07 | 一种利用74hc595芯片级联继电器的电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN215771012U true CN215771012U (zh) | 2022-02-08 |
Family
ID=80084335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122139831.5U Active CN215771012U (zh) | 2021-09-07 | 2021-09-07 | 一种利用74hc595芯片级联继电器的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN215771012U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024040634A1 (zh) * | 2022-08-26 | 2024-02-29 | 清华大学 | 模拟缓存器及其操作方法、信号处理装置 |
-
2021
- 2021-09-07 CN CN202122139831.5U patent/CN215771012U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024040634A1 (zh) * | 2022-08-26 | 2024-02-29 | 清华大学 | 模拟缓存器及其操作方法、信号处理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000106B1 (ko) | 에미터 결합논리(ecl)회로 | |
| CN215771012U (zh) | 一种利用74hc595芯片级联继电器的电路 | |
| CN203242571U (zh) | 继电器控制电路及装置 | |
| CN102594300A (zh) | 光控信号发生电路 | |
| CN104993574A (zh) | 一种适用于otp存储器的电源切换电路 | |
| CN103117051B (zh) | 一种用于智能电网的液晶驱动电路 | |
| CN210517788U (zh) | 一种过压保护电路 | |
| CN102955554A (zh) | 硬盘电压调节电路 | |
| CN218772054U (zh) | 数字逻辑电路、触发器及移位寄存器 | |
| CN100550638C (zh) | 消除nmos单管传输形成静态短路电流的电路 | |
| CN103326323A (zh) | 一种开关电源的保护电路及方法 | |
| CN203150079U (zh) | 一种用于液晶驱动电路的防倒灌电路 | |
| CN105720948A (zh) | 一种基于FinFET器件的时钟控制触发器 | |
| CN106664090B (zh) | 一种缓冲器电路和采用该电路的电子设备 | |
| WO2022156195A1 (zh) | 测试板 | |
| CN116346117A (zh) | Iic口扩展电路、传输方法、系统、计算机设备及介质 | |
| WO2022160166A1 (zh) | 移位寄存器单元、驱动方法、驱动电路和显示装置 | |
| CN104935324A (zh) | 一种双硅通孔在线自容错结构 | |
| CN113539185B (zh) | 显示装置、栅极驱动电路、移位寄存单元及其驱动方法 | |
| CN112713760B (zh) | 一种并联冗余的铁氧体开关驱动器 | |
| CN107888181A (zh) | 可编程电压偏置发生器及包含其的集成电路芯片 | |
| CN109684762B (zh) | 芯片及其引脚的设置电路 | |
| CN113364448A (zh) | 一种栅电压及衬底电压跟随cmos三态门电路 | |
| CN111244890A (zh) | 一种芯片之间通信的防漏电电路 | |
| CN105047664A (zh) | 静电保护电路及3d芯片用静电保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |