CN201479114U - 一种电阻性超导异步双线逻辑与门电路 - Google Patents
一种电阻性超导异步双线逻辑与门电路 Download PDFInfo
- Publication number
- CN201479114U CN201479114U CN2009201902252U CN200920190225U CN201479114U CN 201479114 U CN201479114 U CN 201479114U CN 2009201902252 U CN2009201902252 U CN 2009201902252U CN 200920190225 U CN200920190225 U CN 200920190225U CN 201479114 U CN201479114 U CN 201479114U
- Authority
- CN
- China
- Prior art keywords
- inductance
- josephson junction
- connects
- josephson
- ground connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本实用新型涉及一种电阻性超导异步双线逻辑与门电路。目前已有的超导异步双线电路的逻辑门结构具有使用约瑟夫森结的数量过多和布线困难的缺陷。本实用新型包括四个约瑟夫森量子干涉器和一个扼流电阻,第一约瑟夫森量子干涉器和第二约瑟夫森量子干涉器均由四个约瑟夫森结和二个连接电感组成,第三约瑟夫森量子干涉器和第四约瑟夫森量子干涉器均由三个约瑟夫森结和一个连接电感组成。本实用新型提出的逻辑与门结构,利用电阻消耗掉逻辑门触发后残留在门电路中的环路电流,而使得所需的约瑟夫森结的数量大大减小。本实用新型很好的兼顾了布线的方便性,顺序结构的电路布局比已有技术更容易应用在大规模超导集成电路中。
Description
技术领域
本实用新型属于超导数字电路技术领域,涉及一种用于超导RSFQ(快速单磁通量子)数字集成电路中的电阻性异步双线(Dual-Rail)逻辑与门电路结构。
背景技术
里哈耶夫(K.K.Likharev)、马哈诺夫(O.A.Mukhanov)和赛门诺夫(V.K.Semenov)在1985年提出了基于约瑟夫森结的逻辑电路技术,即超导快速单磁通量子(Rapid Single Flux Quantum)技术。
约瑟夫森结是由两个超导体间的弱连接(通常为隧道结)组成的。这种结可以在皮秒量级的时间间隔上在超导态和一般态之间转换。在转换过程中会在结间产生伴随单磁通量子的电压脉冲。快速单磁通量子数字电路技术就是用单磁通量子电压脉冲来表示数字信息。
传统的方式如图1(a)所示,在电路中时钟线的两个电压脉冲间隙之间,信号线上如果有电压脉冲输入,则表示信号“1”,如果没有,则表示信号“0”。这种同步方式的电路对于输入延迟特别敏感,对于时钟频率上百GHz的超导集成电路尤其如此。昌平前泽(M.Maezawa)等人在1996年提出了双线结构的快速单磁通量子数字电路技术,如图1(b)所示,双线结构由两个信号线(分别表示信号“1”和信号“0”)组成,不需要单独的时钟信号。双线结构解决了传统快速单磁通量子数字电路的时钟同步困难、对时钟抖动和偏移等敏感问题。但其对于现有的约瑟夫森结超导电路制作工艺来说,又有着结数过多和布线困难的问题。因此需要一种对于延迟不敏感,而又具有较少结数和布线容易的电路。
发明内容
本实用新型的主要目的是在于提供一种可用于超导快速单磁通量子双线结构的与门电路,减少其使用的约瑟夫森结的数量并且使布线更加简单方便。
本实用新型的解决技术问题的具体方案是:
第一连接电感L1的一端为第一输入端,第一连接电感L1的另一端、第二连接电感L2的一端与第一约瑟夫森结J1的一端连接,第一约瑟夫森结J1的另一端接地;第二连接电感L2的另一端、第三连接电感L3的一端与第一电流源I1的输出端连接,第一电流源I1的接地端接地;第三连接电感L3的另一端、第一磁通保存电感L18的一端与第二约瑟夫森结J2的一端连接,第二约瑟夫森结J2的另一端接地;第一磁通保存电感L18的另一端与第三约瑟夫森结J3的一端连接;
第四连接电感L4的一端为第二输入端,第四连接电感L4的另一端、第五连接电感L5的一端与第四约瑟夫森结J4的一端连接,第四约瑟夫森结J4的另一端接地;第五连接电感L5的另一端、第六连接电感L6的一端与第二电流源I2的输出端连接,第二电流源I2的接地端接地;第六连接电感L6的另一端、第二磁通保存电感L19的一端与第五约瑟夫森结J5的一端连接,第五约瑟夫森结J5的另一端接地;第二磁通保存电感L19的另一端与第六约瑟夫森结J6的一端连接;
第三约瑟夫森结J3的另一端、第六约瑟夫森结J6的另一端、第三电流源I3的输出端、第七约瑟夫森结J7的一端与第七连接电感L7的一端连接;第七约瑟夫森结J7的另一端与第十五连接电感L15的一端连接,第三电流源I3的接地端接地,第七连接电感L7的另一端与扼流电阻R的一端连接,扼流电阻R的另一端、第四电流源I4的输出端、第八连接电感L8的一端与第八约瑟夫森结J8的一端连接,第四电流源I4的接地端接地,第八约瑟夫森结J8的另一端接地,第八连接电感L8的另一端为第一输出端;
第九连接电感L9的一端为第三输入端,第九连接电感L9的另一端、第十连接电感L10的一端与第九约瑟夫森结J9的一端连接,第九约瑟夫森结J9的另一端接地;第十连接电感L10的另一端、第五电流源I5的输出端与第十一连接电感L11的一端连接,第五电流源I5的接地端接地,第十一连接电感L11的另一端、第三磁通保存电感L20的一端与第十约瑟夫森结J10的一端连接,第十约瑟夫森结J10的另一端接地;第三磁通保存电感L20的另一端与第十一约瑟夫森结J11的一端连接;
第十二连接电感L12的一端为第四输入端,第十二连接电感L12的另一端、第十三连接电感L13的一端与第十二约瑟夫森结J12的一端连接,第十二约瑟夫森结J12的另一端接地;第十三连接电感L13的另一端、第十四连接电感L14的一端与第六电流源I6的输出端连接,第六电流源I6的接地端接地;第十四连接电感L14的另一端、第四磁通保存电感L21的一端与第十三约瑟夫森结J13的一端连接,第十三约瑟夫森结J13的另一端接地,第四磁通保存电感L21的另一端与第十四约瑟夫森结J14的一端连接;
第十一约瑟夫森结J11的另一端、第十四约瑟夫森结J14的另一端、第十五约瑟夫森结J15的一端、第七电流源I7的输出端、第十五连接电感L15的另一端与第十六连接电感L16的一端连接;第七电流源I7的接地端接地,第十五约瑟夫森结的另一端接地;第十六连接电感L16的另一端、第八电流源I8的输出端、第十七连接电感L17的一端与第十六约瑟夫森结J16的一端连接,第八电流源I8的接地端接地,第十六约瑟夫森结的另一端接地,第十七连接电感L17的另一端为第二输出端。
本实用新型相比已有技术的与门电路所需约瑟夫森结的数量更少,信号传输的时间延迟更小。本实用新型电路采取的顺序结构使得布线更加简单方便。
附图说明
图1(a)、图1(b)为约瑟夫森逻辑电路同步和双线定时方式图;
图2为本实用新型电路图;
具体实施方式
下面结合附图对本实用新型作进一步的说明。
如图2所示,第一连接电感L1的一端为第一输入端A1,第一连接电感L1的另一端、第二连接电感L2的一端与第一约瑟夫森结J1的一端连接,第一约瑟夫森结J1的另一端接地;第二连接电感L2的另一端、第三连接电感L3的一端与第一电流源I1的输出端连接,第一电流源I1的接地端接地;第三连接电感L3的另一端、第一磁通保存电感L18的一端与第二约瑟夫森结J2的一端连接,第二约瑟夫森结J2的另一端接地;第一磁通保存电感L18的另一端与第三约瑟夫森结J3的一端连接;
第四连接电感L4的一端为第二输入端B1,第四连接电感L4的另一端、第五连接电感L5的一端与第四约瑟夫森结J4的一端连接,第四约瑟夫森结J4的另一端接地;第五连接电感L5的另一端、第六连接电感L6的一端与第二电流源I2的输出端连接,第二电流源I2的接地端接地;第六连接电感L6的另一端、第二磁通保存电感L19的一端与第五约瑟夫森结J5的一端连接,第五约瑟夫森结J5的另一端接地;第二磁通保存电感L19的另一端与第六约瑟夫森结J6的一端连接;
第三约瑟夫森结J3的另一端、第六约瑟夫森结J6的另一端、第三电流源I3的输出端、第七约瑟夫森结J7的一端与第七连接电感L7的一端连接,第七约瑟夫森结J7的另一端与第十五连接电感L15的一端连接,第三电流源I3的接地端接地,第七连接电感L7的另一端与扼流电阻R的一端连接,扼流电阻R的另一端、第四电流源I4的输出端、第八连接电感L8的一端与第八约瑟夫森结J8的一端连接,第四电流源I4的接地端接地,第八约瑟夫森结J8的另一端接地,第八连接电感L8的另一端为第一输出端AB。
第九连接电感L9的一端为第三输入端A0,第九连接电感L9的另一端、第十连接电感L10的一端与第九约瑟夫森结J9的一端连接,第九约瑟夫森结J9的另一端接地;第十连接电感L10的另一端、第五电流源I5的输出端与第十一连接电感L11的一端连接,第五电流源I5的接地端接地,第十一连接电感L11的另一端、第三磁通保存电感L20的一端与第十约瑟夫森结J10的一端连接,第十约瑟夫森结J10的另一端接地;第三磁通保存电感L20的另一端与第十一约瑟夫森结J11的一端连接;
第十二连接电感L12的一端为第四输入端B0,第十二连接电感L12的另一端、第十三连接电感L13的一端与第十二约瑟夫森结J12的一端连接,第十二约瑟夫森结J12的另一端接地;第十三连接电感L13的另一端、第十四连接电感L14的一端与第六电流源I6的输出端连接,第六电流源I6的接地端接地;第十四连接电感L14的另一端、第四磁通保存电感L21的一端与第十三约瑟夫森结J13的一端连接,第十三约瑟夫森结J13的另一端接地,第四磁通保存电感L21的另一端与第十四约瑟夫森结J14的一端连接;
第十一约瑟夫森结J11的另一端、第十四约瑟夫森结J14的另一端、第十五约瑟夫森结J15的一端、第七电流源I7的输出端、第十五连接电感L15的另一端与第十六连接电感L16的一端连接,第七电流源I7的接地端接地,第十五约瑟夫森结的另一端接地;第十六连接电感L16的另一端、第八电流源I8的输出端、第十七连接电感L17的一端与第十六约瑟夫森结J16的一端连接,第八电流源I8的接地端接地,第十六约瑟夫森结的另一端接地,第十七连接电感L17的另一端为第二输出端AB。
该电路包含四个约瑟夫森量子干涉器,分别为第一约瑟夫森量子干涉器(由J2、L18、J3、J7、L15、J15组成)、第二约瑟夫森量子干涉器(由J5、L19、J6、J7、L15、J15组成)、第三约瑟夫森量子干涉器(由J10、L20、J11、J15组成)、第四约瑟夫森量子干涉器(由J13、L21、J14、J15组成)。第七约瑟夫森结J7和第十五约瑟夫森结J15为第一输入端A1和第二输入端B1连接的第一约瑟夫森量子干涉器和第二约瑟夫森量子干涉器共用的两个串联的约瑟夫森结,第十五约瑟夫森结J15是第一、第二、第三、第四约瑟夫森量子干涉器共用的约瑟夫森结。当第一输入端A1和第二输入端B1分别有一个电压脉冲输入,分别造成第一约瑟夫森结J1和第四约瑟夫森结J4翻转时,第二约瑟夫森结J2和第五约瑟夫森结J5分别翻转,此时第一约瑟夫森量子干涉器和第二约瑟夫森量子干涉器的电流之和大于其共用的第七约瑟夫森结J7的临界电流,第七约瑟夫森结J7翻转,从而第八约瑟夫森结J8翻转,第一输出端AB输出一个电压脉冲信号。当第三输入端A0和第四输入端B0分别由一个电压脉冲输入,分别造成第九约瑟夫森结J9和第十二约瑟夫森结J12翻转时,第十约瑟夫森结J10和第十三约瑟夫森结J13分别翻转,此时第三约瑟夫森量子干涉器和第四约瑟夫森量子干涉器的电流之和大于其共用的第十五约瑟夫森结的临界电流,第十五约瑟夫森结J15翻转,从而第十六约瑟夫森结J16翻转第二输出端AB输出一个电压脉冲。第一输入端A1和第四输入端B0分别有电压脉冲输入或者第二输入端B1和第三输入端A0分别有电压脉冲输入,分别造成第一约瑟夫森结J1和第十二约瑟夫森结J12翻转,或者分别造成第四约瑟夫森结J4和第九约瑟夫森结J9翻转时,第二约瑟夫森结J2和第十三约瑟夫森结J13分别翻转,或者第五约瑟夫森结J5和第十约瑟夫森结J10分别翻转,此时第一约瑟夫森量子干涉器和第四约瑟夫森量子干涉器的电流之和或者第二约瑟夫森量子干涉器和第三约瑟夫森量子干涉器的电流之和大于第十五约瑟夫森结J15的临界电流,第十五约瑟夫森结J15翻转,从而第十六约瑟夫森结J16翻转,第二输出端AB输出一个电压脉冲,从而实现与门的功能。
扼流电阻R是用来在第一输入端A1、第四输入端B0分别有电压脉冲信号输入或者第二输入端B1、第三输入端A0分别有电压脉冲输入,第十五约瑟夫森结J15翻转后在电路中残留的环路电流。
由于约瑟夫森量子干涉器可以在一端约瑟夫森结翻转后在其中保持一个持续的电流,因此任意两个电压脉冲输入可以不用同时到达,而且不分先后,这样就保证了该电路工作在异步状态。
该电路各器件参数的一组典型值为:第一连接电感L1值为2皮亨,第二连接电感L2值为1皮亨,第三连接电感L3值为1皮亨,第四连接电感L4值为2皮亨,第五连接电感L5值为1皮亨,第六连接电感L6值为1皮亨,第七连接电感L7值为2皮亨,第八连接电感L8值为2皮亨,第九连接电感L9值为2皮亨,第十连接电感L10值为1皮亨,第十一连接电感L11值为1皮亨,第十二连接电感L12值为2皮亨,第十三连接电感L13值为1皮亨,第十四连接电感L14值为1皮亨,第十五连接电感L15值为1皮亨,第十六连接电感L16值为6皮亨,第十七连接电感L17值为2皮亨;第一磁通保存电感L18值为9.4皮亨,第二磁通保存电感L19值为9.4皮亨,第三磁通保存电感L20值为9.4皮亨,第四磁通保存电感L21值为9.4皮亨;扼流电阻R值为1.8欧姆;第一约瑟夫森结J1的临界电流值为250微安,第二约瑟夫森结J2的临界电流值为250微安,第三约瑟夫森结J3的临界电流值为125微安,第四约瑟夫森结J4的临界电流值为250微安,第五约瑟夫森结J5的临界电流值为250微安,第六约瑟夫森结J6的临界电流值为125微安,第七约瑟夫森结J7的临界电流值为132微安,第八约瑟夫森结J8的临界电流值为213微安,第九约瑟夫森结J9的临界电流值为250微安,第十约瑟夫森结J10的临界电流值为250微安,第十一约瑟夫森结J11的临界电流值为125微安,第十二约瑟夫森结J12的临界电流值为250微安,第十三约瑟夫森结J13的临界电流值为250微安,第十四约瑟夫森结J14的临界电流值为125微安,第十五约瑟夫森结J15的临界电流值为200微安,第十六约瑟夫森结J16的临界电流值为275微安;第一电流源I1的值为230微安,第二电流源I2的值为230微安,第三电流源I3的值为55微安,第四电流源I4的值为270微安,第五电流源I5的值为230微安,第六电流源I6的值为230微安,第七电流源I7的值为145微安,第八电流源I8的值为168微安。
Claims (1)
1.一种电阻性超导异步双线逻辑与门电路,其特征在于:第一连接电感L1的一端为第一输入端,第一连接电感L1的另一端、第二连接电感L2的一端与第一约瑟夫森结J1的一端连接,第一约瑟夫森结J1的另一端接地;第二连接电感L2的另一端、第三连接电感L3的一端与第一电流源I1的输出端连接,第一电流源I1的接地端接地;第三连接电感L3的另一端、第一磁通保存电感L18的一端与第二约瑟夫森结J2的一端连接,第二约瑟夫森结J2的另一端接地;第一磁通保存电感L18的另一端与第三约瑟夫森结J3的一端连接;
第四连接电感L4的一端为第二输入端,第四连接电感L4的另一端、第五连接电感L5的一端与第四约瑟夫森结J4的一端连接,第四约瑟夫森结J4的另一端接地;第五连接电感L5的另一端、第六连接电感L6的一端与第二电流源I2的输出端连接,第二电流源I2的接地端接地;第六连接电感L6的另一端、第二磁通保存电感L19的一端与第五约瑟夫森结J5的一端连接,第五约瑟夫森结J5的另一端接地;第二磁通保存电感L19的另一端与第六约瑟夫森结J6的一端连接;
第三约瑟夫森结J3的另一端、第六约瑟夫森结J6的另一端、第三电流源I3的输出端、第七约瑟夫森结J7的一端与第七连接电感L7的一端连接;第七约瑟夫森结J7的另一端与第十五连接电感L15的一端连接,第三电流源I3的接地端接地,第七连接电感L7的另一端与扼流电阻R的一端连接,扼流电阻R的另一端、第四电流源I4的输出端、第八连接电感L8的一端与第八约瑟夫森结J8的一端连接,第四电流源I4的接地端接地,第八约瑟夫森结J8的另一端接地,第八连接电感L8的另一端为第一输出端;
第九连接电感L9的一端为第三输入端,第九连接电感L9的另一端、第十连接电感L10的一端与第九约瑟夫森结J9的一端连接,第九约瑟夫森结J9的另一端接地;第十连接电感L10的另一端、第五电流源I5的输出端与第十一连接电感L11的一端连接,第五电流源I5的接地端接地,第十一连接电感L11的另一端、第三磁通保存电感L20的一端与第十约瑟夫森结J10的一端连接,第十约瑟夫森结J10的另一端接地;第三磁通保存电感L20的另一端与第十一约瑟夫森结J11的一端连接;
第十二连接电感L12的一端为第四输入端,第十二连接电感L12的另一端、第十三连接电感L13的一端与第十二约瑟夫森结J12的一端连接,第十二约瑟夫森结J12的另一端接地;第十三连接电感L13的另一端、第十四连接电感L14的一端与第六电流源I6的输出端连接,第六电流源I6的接地端接地;第十四连接电感L14的另一端、第四磁通保存电感L21的一端与第十三约瑟夫森结J13的一端连接,第十三约瑟夫森结J13的另一端接地,第四磁通保存电感L21的另一端与第十四约瑟夫森结J14的一端连接;
第十一约瑟夫森结J11的另一端、第十四约瑟夫森结J14的另一端、第十五约瑟夫森结J15的一端、第七电流源I7的输出端、第十五连接电感L15的另一端与第十六连接电感L16的一端连接;第七电流源I7的接地端接地,第十五约瑟夫森结的另一端接地;第十六连接电感L16的另一端、第八电流源I8的输出端、第十七连接电感L17的一端与第十六约瑟夫森结J16的一端连接,第八电流源I8的接地端接地,第十六约瑟夫森结的另一端接地,第十七连接电感L17的另一端为第二输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009201902252U CN201479114U (zh) | 2009-08-03 | 2009-08-03 | 一种电阻性超导异步双线逻辑与门电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009201902252U CN201479114U (zh) | 2009-08-03 | 2009-08-03 | 一种电阻性超导异步双线逻辑与门电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201479114U true CN201479114U (zh) | 2010-05-19 |
Family
ID=42415368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009201902252U Expired - Lifetime CN201479114U (zh) | 2009-08-03 | 2009-08-03 | 一种电阻性超导异步双线逻辑与门电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201479114U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412827A (zh) * | 2011-11-02 | 2012-04-11 | 北京大学 | 利用rram器件实现逻辑运算的方法 |
CN109784492A (zh) * | 2018-11-19 | 2019-05-21 | 中国科学技术大学 | 可扩展的超导量子比特结构 |
-
2009
- 2009-08-03 CN CN2009201902252U patent/CN201479114U/zh not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412827A (zh) * | 2011-11-02 | 2012-04-11 | 北京大学 | 利用rram器件实现逻辑运算的方法 |
CN102412827B (zh) * | 2011-11-02 | 2014-06-11 | 北京大学 | 利用rram器件实现逻辑运算的方法 |
CN109784492A (zh) * | 2018-11-19 | 2019-05-21 | 中国科学技术大学 | 可扩展的超导量子比特结构 |
CN109784492B (zh) * | 2018-11-19 | 2022-10-28 | 中国科学技术大学 | 可扩展的超导量子比特结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101626234B (zh) | 电阻性超导异步双线逻辑与门电路 | |
CN101626233B (zh) | 电阻性超导异步双线逻辑通用型门电路 | |
US7554369B2 (en) | Digital programmable frequency divider | |
WO2020163121A1 (en) | Superconducting circuit for processing input signals | |
US10651808B2 (en) | Compound superconducting quantum interference device output amplifier and methods | |
JP2002374152A (ja) | 超電導単一磁束量子回路 | |
CN104009736B (zh) | 低功耗主从触发器 | |
JP2020010337A (ja) | ジョセフソン伝送路(jtl)システム | |
WO2013025617A1 (en) | Superconducting latch system | |
CN106940987A (zh) | 驱动器及其驱动方法 | |
CN201479114U (zh) | 一种电阻性超导异步双线逻辑与门电路 | |
US7750664B2 (en) | Digital programmable phase generator | |
CN201667647U (zh) | 一种电阻性超导异步双线逻辑通用型门电路 | |
CN207301714U (zh) | 用于工业机器人控制器中的多路数据传输扩展系统 | |
EP3850754A1 (en) | Reciprocal quantum logic based circuits for an a-and-not-b gate | |
Kirichenko et al. | 4-bit rapid single-flux-quantum decoder | |
CN106374898B (zh) | 多通道输出选通开关时序产生结构 | |
CN110247664A (zh) | 一种高速数字逻辑电路模块及模拟数字转换器和电子设备 | |
CN218213807U (zh) | 一种多路时钟驯服校准设备 | |
US20070075752A1 (en) | Digital programmable frequency divider | |
CN105678072B (zh) | 一种减小报文抖动影响下电子式互感器误差的方法 | |
CN207529165U (zh) | 一种电网数据处理采集系统 | |
CN206790349U (zh) | 一种反压型有源阻抗网络升压系统 | |
CN103560988B (zh) | 一种数据链路实现电路 | |
CN203376463U (zh) | 复位系统及所适用的超导量子干涉传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20100519 Effective date of abandoning: 20090803 |