CN108475522B - 内存设备及基于多层rram交叉阵列的数据处理方法 - Google Patents

内存设备及基于多层rram交叉阵列的数据处理方法 Download PDF

Info

Publication number
CN108475522B
CN108475522B CN201680058624.6A CN201680058624A CN108475522B CN 108475522 B CN108475522 B CN 108475522B CN 201680058624 A CN201680058624 A CN 201680058624A CN 108475522 B CN108475522 B CN 108475522B
Authority
CN
China
Prior art keywords
rram
layer
cross array
array
boolean
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680058624.6A
Other languages
English (en)
Other versions
CN108475522A (zh
Inventor
余浩
王雨豪
赵俊峰
杨伟
肖世海
倪磊滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Nanyang Technological University
Original Assignee
Huawei Technologies Co Ltd
Nanyang Technological University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd, Nanyang Technological University filed Critical Huawei Technologies Co Ltd
Publication of CN108475522A publication Critical patent/CN108475522A/zh
Application granted granted Critical
Publication of CN108475522B publication Critical patent/CN108475522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Fuzzy Systems (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例提供一种内存设备，该内存设备包括用于进行逻辑运算的RRAM交叉阵列，且该RRAM交叉阵列中的电阻的阻值均设置为Ron或Roff，以表示布尔值1或0。在以上设置的基础上，通过RRAM交叉阵列实现布尔运算，能够提高RRAM交叉阵列逻辑运算的可靠性。

Description

内存设备及基于多层RRAM交叉阵列的数据处理方法
技术领域
本发明实施例涉及存储领域，并且更具体地，涉及一种内存设备及基于多层RRAM交叉阵列的数据处理方法。
背景技术
目前许多应用都会涉及复杂的大数据计算，例如指纹识别、机器学习等。对于现在的大数据计算来说，计算系统的性能的瓶颈主要体现在以下两个方面：
内存墙(memory wall)：随着技术的发展，处理器的性能在不断提升，但内存性能却增长很慢。因此，内存的性能成为系统整体性能提升的“短板”，即所谓的内存墙。具体而言，处理器与内存之间通过输入输出(Input/Output，I/O)总线连接与通信。由于硬件的限制，该IO总线的带宽有限，导致处理器大部分时间处于等待内存的空闲状态。
能耗墙(power wall)：目前的内存大部分采用的是易失性存储器。因此，为了保证数据不丢失，需要一直为易失性内存供电，导致内存的动态功耗与静态功耗都很大。
针对以上两个问题，通常有以下解决方案：
内存墙的解决方案：可以在内存中增加逻辑单元(或逻辑电路)，使得数据直接在内存中计算，即in-memory computing。以求10个数字之和为例，如果内存仅具有存储数据的功能，处理器需要通过IO总线从该内存中读取10个数字，并将这10个数字求和；如果内存具有逻辑运算功能，内存能够直接计算出10个数字之和，然后通过IO总线，将计算结果发送至处理器。比较以上两种实现方式可以发现，具有逻辑运算功能的内存将IO总线的传输压力降低了90％，从而能够有效降低内存墙的限制。
能耗墙的解决方案：可以使用非易失性(Non-volatile)存储器替代易失性存储器。由于存储器是非易失性的，位于其中的数据不会因为断电而丢失。因此，在数据处理过程中，无需时刻保持整个存储器的供电，这样可以有效降低功耗。
电阻式随机存取存储器(Resistive Random Access Memory，RRAM)技术的发展使得以上两个问题的同时解决成为可能。首先，RRAM的核心器件是忆阻器(或者说RRAM中的电阻为忆阻器)，具有非易失性，能降低功耗。进一步地，如图1所示，RRAM具有交叉阵列结构(因此，通常将RRAM称为RRAM交叉阵列，或RRAM交叉，或RRAM crossbar)。RRAM crossbar可以具有一层，也可以具有多层。在多层RRAM crossbar中，上一层的输出可以作为下一层的输入，RRAM crossbar的每一层设置有电阻阵列。如果将RRAM中的电阻看成神经网络中的神经元，可以发现RRAM crossbar与神经网络的结构十分类似，这样的结构非常适于逻辑运算。具体地，可以通过配置RRAM crossbar的层数、每层RRAM crossbar中的电阻阵列的规模以及每个电阻的阻值来实现各种各样的逻辑运算。
在现有技术中，RRAM crossbar的逻辑运算能力已经得到了一定的开发和运用。图2示出了传统的能够进行逻辑运算的RRAM crossbar的电路结构。首先，需要根据期望实现的逻辑运算功能(如求和、异或、矩阵乘法等)对RRAM crossbar中的电阻的阻值进行配置。以矩阵乘法Y＝ΦX为例，首先可以将矩阵Φ的各元素存储于RRAM crossbar中，例如，图2中的电阻Gij对应为Φ的第i行第j列元素，Gij的阻值表示对应元素的数值。接着，实际进行矩阵乘法时，先将矩阵X的元素从数字量x1...xn转换成模拟量(模拟的电压信号)，并输入到RRAM的行中。然后，利用RRAM crossbar中的行列之间的电压、电流、电阻的关系进行矩阵中各元素的点乘运算，得到计算结果V1至Vm。最后，再将计算结果(模拟电压量)转换成数字量(例如y1、y2等)后进行输出。
从上文的描述可以看出，传统的RRAM crossbar利用模拟量进行逻辑运算，采用这样的运算方式主要有以下两个缺点：
第一、需要大量的数字模拟转换器(Digital to Analog Converter，DAC)和模拟数字转换器(Analog to Digital Converter，ADC)对信号进行DA和AD转换操作，这些转换器件和转换操作不但耗时，而且消耗功率。
第二、为了实现某种运算逻辑，需要预先对RRAM中的电阻进行配置或编程。实际中，RRAM中的电阻的阻值由流过该电阻的电流的积分来确定。但RRAM中的电阻元件的特性并非一尘不变的，会产生一定的波动，导致相同的电流积分操作得到的阻值可能不同。具体地，图3的(a)中示出了受到元件特性的波动的影响，电阻会呈现出不同的状态转换曲线(从Ron状态(也可称为低阻态，或on-state)-中间态(intermediate state)-Roff(也可称为高阻态，或off-state)，导致电阻编程的不准确。而且，从图3的(b)可以看出，这种不准确性在电阻的中间态表现的尤为突出。
发明内容
本申请提供一种内存设备，以提高传统的RRAM crossbar的逻辑运算的准确性。
第一方面，提供一种内存设备，所述内存设备包括控制总线和多个内存单元，所述多个内存单元之间通过所述控制总线相连，所述多个内存单元中的每个内存单元包括：控制模块，所述控制模块通过所述控制总线与处理器相连，并通过所述控制总线接收和解析所述处理器的指令，其中，所述处理器的指令包括逻辑运算指令；逻辑模块，所述逻辑模块与所述控制模块相连，所述逻辑模块包括至少一层RRAM交叉阵列(即RRAM crossbar)，所述至少一层RRAM交叉阵列中的电阻的阻值为Ron或Roff，Ron表示布尔值1，Roff表示布尔值0，所述控制模块根据所述逻辑运算指令，通过所述至少一层RRAM交叉阵列进行布尔运算。
通过将RRAM交叉阵列中的电阻的配置为Ron或Roff，并利用Ron和Roff，分别布尔值1和0，实现了RRAM交叉阵列的布尔运算，提高了RRAM交叉阵列逻辑运算的准确性。
结合第一方面，在第一方面的第一种实现方式中，所述逻辑运算指令用于指示所述逻辑模块进行布尔向量A和布尔向量B的点乘运算，A、B均表示N维布尔向量，N为不小于2的正整数，所述逻辑模块包括多层RRAM交叉阵列，所述多层RRAM交叉阵列中的第一层RRAM交叉阵列包括N行×N列的电阻阵列，所述第一层RRAM交叉阵列的每一行中的电阻的输入端连接一条字线，所述第一层RRAM交叉阵列的每一列中的电阻的输出端连接一条位线，所述第一层RRAM交叉阵列的N条字线与所述控制模块相连，所述第一层RRAM交叉阵列的N条位线分别通过N个比较电路与所述多层RRAM交叉阵列中的其他RRAM交叉阵列相连；所述第一层RRAM交叉阵列根据所述N条字线输入的电压信号以及所述第一层RRAM交叉阵列中的电阻的阻值，在所述N条位线上生成N个电流信号，其中，所述N条字线中的第j条字线输入的电压信号的电压值为Bj对应的电压值，所述第一层RRAM交叉阵列中的第j行电阻的阻值为Aj对应的阻值，Bj为布尔向量B的第j个元素，Aj为布尔向量A的第j个元素，j的取值分别从0到N-1；所述N个比较电路分别将所述N个电流信号转换成N个电压信号，并将所述N个电压信号与所述N个比较电路各自对应的电压阈值进行比较，使得所述N条位线的输出端输出第一计算结果对应的电压信号，其中，所述第一计算结果为N维布尔向量，且所述第一计算结果的前K个元素为1，其余元素为0，K为A与B点乘的运算结果；所述其他RRAM交叉阵列从所述N条位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号以及所述其他RRAM交叉阵列中的电阻的阻值，获得第二计算结果对应的电压信号，其中，所述第二计算结果为K的二进制表示。
通过多层RRAM交叉阵列实现布尔向量的点乘运算。
结合第一方面的第一种实现方式，在第一方面的第二种实现方式中，所述N个比较电路中的第j个比较电路包括固定阻值的电阻Rs和比较器，所述电阻Rs的一端与所述N条位线中的第j条位线以及所述比较器相连，所述电阻Rs的另一端与地相连，所述第j个比较电路的电压阈值为Vr*gon*Rs*(2j+1)/2，其中，Vr表示布尔值1对应的电压值，gon表示Ron的倒数。
结合第一方面的第二种实现方式，在第一方面的第三种实现方式中，所述逻辑模块包括至少三层RRAM交叉阵列，所述其他层RRAM交叉阵列包括第二层RRAM交叉阵列和第三层RRAM交叉阵列；所述第二层RRAM交叉阵列包括(2N-1)行×N列的电阻阵列，所述第二层RRAM交叉阵列中的每一行的电阻的输入端连接一条字线，所述第二层RRAM交叉阵列中的每一列的电阻的输出端连接一条位线，所述第二层RRAM交叉阵列的字线与所述第一层RRAM交叉阵列的位线的输出端相连；所述第二层RRAM交叉阵列通过所述2N-1条字线从所述第一层RRAM的位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号和所述第二层RRAM交叉阵列中的电阻的阻值进行逻辑运算：
Figure GPA0000246940870000071
获得中间计算结果对应的电压信号，其中
Figure GPA0000246940870000072
为所述第一层RRAM交叉阵列的第j条位线输出的电压信号对应的布尔值取反，O1，j+1为所述第一层RRAM交叉阵列的第j+1条位线输出的电压信号对应的布尔值，
Figure GPA0000246940870000073
为所述第二层RRAM交叉阵列的第j条位线输出的电压信号对应的布尔值取反；所述第三层RRAM交叉阵列包括N行×n列的电阻阵列，所述第三层RRAM交叉阵列中的每一行的电阻的输入端连接一条字线，所述第三层RRAM交叉阵列中的每一列的电阻的输出端连接一条位线，其中，n大于等于利用二进制表示整数N所需的最小位数；所述第三层RRAM交叉阵列通过所述第三层RRAM交叉阵列的N条字线，从所述第二层交叉阵列的N条位线接收所述中间计算结果对应的电压信号，并根据所述中间计算结果对应的电压信号以及所述第三层RRAM交叉阵列中的电阻的阻值，对所述中间计算结果进行编码，获得所述第二计算结果对应的电压信号。
上文中的n的取值大于等于利用二进制表示整数N的最小位数可以这样理解：假设N＝8，那么要利用二进制表示N至少需要4位，即1000表示N，因此，n≥4。
结合第一方面的第三种实现方式，在第一方面的第四种实现方式中，所述第三层RRAM交叉阵列的第j条字线连接所述第二层RRAM交叉阵列的第j条位线，所述第三层RRAM交叉阵列的第j行电阻的阻值对应整数j+1的二进制表达。
结合第一方面的第一种至第四种实现方式的任一种，在第一方面的第五种实现方式中，所述布尔向量A为布尔矩阵Φ的任意一个行向量，所述布尔向量B为布尔矩阵X的任意一个列向量，所述内存设备中的多个逻辑模块中的每个逻辑模块负责所述布尔矩阵Φ的部分行向量和所述布尔矩阵X的部分列向量的点乘运算，所述多个逻辑模块共同实现布尔矩阵Φ和布尔矩阵X的布尔矩阵乘法运算。
结合第一方面或其上述实现方式的任一种，在第一方面的第六种实现方式中，所述处理器的指令还包括数据的读写指令，所述每个内存单元还包括：存储模块，所述存储模块与所述控制模块相连，所述控制模块根据所述数据的读写指令，通过所述存储模块进行数据读写。
第二方面，提供一种基于多层RRAM交叉阵列的数据处理方法，所述多层RRAM交叉阵列中的电阻的阻值为Ron或Roff，Ron表示布尔值1，Roff表示布尔值0，所述多层RRAM交叉阵列用于进行布尔向量A和布尔向量B的点乘运算，A、B均表示N维布尔向量，N为不小于2的正整数，所述多层RRAM交叉阵列中的第一层RRAM交叉阵列包括N行×N列的电阻阵列，所述第一层RRAM交叉阵列的每一行中的电阻的输入端连接一条字线，所述第一层RRAM交叉阵列的每一列中的电阻的输出端连接一条位线，所述第一层RRAM交叉阵列的N条位线分别通过N个比较电路与所述多层RRAM交叉阵列中的其他RRAM交叉阵列相连；所述方法包括：所述第一层RRAM交叉阵列根据所述第一层RRAM交叉阵列的N条字线输入的电压信号以及所述第一层RRAM交叉阵列中的电阻的阻值，在所述N条位线上生成N个电流信号，其中，所述N条字线中的第j条字线输入的电压信号的电压值为Bj对应的电压值，所述第一层RRAM交叉阵列中的第j行电阻的阻值为Aj对应的阻值，Bj为布尔向量B的第j个元素，Aj为布尔向量A的第j个元素，j的取值分别从0到N-1；所述N个比较电路将所述N个电流信号转换成N个电压信号，并将所述N个电压信号与所述N个比较电路各自对应的电压阈值进行比较，使得所述N条位线的输出端输出第一计算结果对应的电压信号，其中，所述第一计算结果为N维布尔向量，且所述第一计算结果的前K个元素为1，其余元素为0，K为A与B点乘的运算结果；所述其他RRAM交叉阵列从所述N条位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号以及所述其他RRAM交叉阵列中的电阻的阻值，获得第二计算结果对应的电压信号，其中，所述第二计算结果为K的二进制表示。
通过将RRAM交叉阵列中的电阻的配置为Ron或Roff，并利用Ron和Roff，分别布尔值1和0，实现了RRAM交叉阵列的布尔运算，提高了RRAM交叉阵列逻辑运算的准确性。
结合第二方面，在第二方面的第一种实现方式中，所述逻辑模块包括至少三层RRAM交叉阵列，所述其他层RRAM交叉阵列包括第二层RRAM交叉阵列和第三层RRAM交叉阵列；所述第二层RRAM交叉阵列包括(2N-1)行×N列的电阻阵列，所述第二层RRAM交叉阵列中的每一行的电阻的输入端连接一条字线，所述第二层RRAM交叉阵列中的每一列的电阻的输出端连接一条位线，所述第二层RRAM交叉阵列的字线与所述第一层RRAM交叉阵列的位线的输出端相连；所述第三层RRAM交叉阵列包括N行×n列的电阻阵列，所述第三层RRAM交叉阵列中的每一行的电阻的输入端连接一条字线，所述第三层RRAM交叉阵列中的每一列的电阻的输出端连接一条位线，其中，n大于等于利用二进制表示整数N所需的最小位数；所述其他RRAM交叉阵列从所述N条位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号以及所述其他RRAM交叉阵列中的电阻的阻值，获得第二计算结果对应的电压信号，包括：所述第二层RRAM交叉阵列通过所述2N-1条字线从所述第一层RRAM的位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号和所述第二层RRAM交叉阵列中的电阻的阻值进行逻辑运算：
Figure GPA0000246940870000101
获得中间计算结果对应的电压信号，其中
Figure GPA0000246940870000102
为所述第一层RRAM交叉阵列的第j条位线输出的电压信号对应的布尔值取反，O1，j+1为所述第一层RRAM交叉阵列的第j+1条位线输出的电压信号对应的布尔值，
Figure GPA0000246940870000103
为所述第二层RRAM交叉阵列的第j条位线输出的电压信号对应的布尔值取反；所述第三层RRAM交叉阵列通过所述第三层RRAM交叉阵列的N条字线，从所述第二层交叉阵列的N条位线接收所述中间计算结果对应的电压信号，并根据所述中间计算结果对应的电压信号以及所述第三层RRAM交叉阵列中的电阻的阻值，对所述中间计算结果进行编码，以获得所述第二计算结果对应的电压信号。
结合第二方面或第二方面的第一种实现方式，在第二方面的第二种实现方式中，所述N个比较电路中的第j个比较电路包括固定阻值的电阻Rs和比较器，所述电阻Rs的一端与所述N条位线中的第j条位线以及所述比较器相连，所述电阻Rs的另一端与地相连，所述第j个比较电路的电压阈值为Vr*gon*Rs*(2j+1)/2，其中，Vr表示布尔值1对应的电压值，gon表示Ron的倒数。
在上述某些实现方式中，所述存储模块为基于RRAM交叉阵列的存储模块。基于RRAM交叉阵列的存储模块能够降低内存的功耗。
在上述某些实现方式中，所述控制模块包括：指令队列，用于缓存所述处理器的指令；指令解码器，用于解析所述处理器的指令，并根据解析出的指令执行对应的操作。通过在控制模块中设置缓存队列，能够降低处理器的等待时间。
在上述某些实现方式中，所述控制模块包括静态随机存取存储器(Static RandomAccess Memory，SRAM)，用于存储从所述逻辑模块和/或所述存储模块中的获取的结果数据，所述控制模块还用于将所述结果数据发送至所述处理器。
在上述某些实现方式中，所述控制模块为基于互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)的控制模块。
本申请提高了RRAM crossbar的逻辑运算的准确性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例的附图。
图1是RRAM crossbar的物理结构示意图。
图2是传统的基于RRAM crossbar的逻辑电路结构图。
图3是RRAM crossbar中的电阻的阻值特性曲线图。
图4是本发明实施例的内存设备的示意性结构图。
图5是控制模块45的总线设计方式的示例图。
图6是RRAM crossbar的一层的电路结构示意图。
图7是用于实现布尔矩阵乘法的三层RRAM crossbar的第一层RRAM crossbar的电路图。
图8是用于实现布尔矩阵乘法的三层RRAM crossbar的第二层RRAM crossbar的电路图。
图9是用于实现布尔矩阵乘法的三层RRAM crossbar的第三层RRAM crossbar的电路图。
具体实施方式
图4是本发明实施例的内存设备的示意性结构图。从图4可以看出，该内存设备40总体上呈H-tree结构。在该结构中，存储模块43(或称数据模块，数据阵列，data array等)与逻辑模块44(或称逻辑电路，逻辑运算电路，In-memory logic等)形成配对。
可选地，在一个实施例中，存储模块43与逻辑模块44均可以是RRAM crossbar。进一步地，存储模块43可以是具有一层结构的RRAM crossbar，逻辑模块44可以是具有多层结构的RRAM crossbar。当然，本发明实施例对存储模块43的类型不作具体限定，也可以采用其他类型的存储介质。此外，即使存储模块43和逻辑模块44均采用RRAM crossbar，本发明实施例也对RRAM crossbar的层数不作具体限定，例如，存储模块43也可以设计成多层RRAMcrossbar，逻辑模块44也可以设计成一层逻辑模块44(一层RRAM crossbar也可以实现简单的逻辑运算)。
继续参见图4，内存设备40主要包括四个部分：块解码器41(Block decoder)、存储模块43、逻辑模块44和控制模块45。控制模块45可以是基于CMOS的控制模块。存储模块43、逻辑模块44与控制模块45可以形成内存单元42(或称数据逻辑对，Data/Logic pair)。
在图4中，控制模块45分别与存储模块43、逻辑模块44以及块解码器41相连，并通过块解码器41与处理器47(例如，可以是CPU)相连。控制模块45可以接收并解析处理器47的指令，还可以负责存储模块43和逻辑模块44之间数据的交换或传输。块解码器41可以将处理器47下发的指令传到该指令对应的内存单元42的控制模块45中。此外，在一个实施例中，可以将内存单元42的地址查找功能集成在块解码器41中，其余的控制功能均集成在控制模块45中。
由上文的描述可知，控制模块45可以与块解码器41相连，但块解码器41可以仅负责将处理器47发布的指令传送到对应的内存单元42的控制模块45中。因此，换个角度，可以将控制模块45视为接收和解析处理器指令的主体。下面以图5为例，详细描述控制模块的内部结构及其对指令的处理方式。
图5是控制模块的总线设计方式的示例图。控制模块45可以包括指令队列451、指令解码器452、地址解码器453与SRAM阵列454，它们之间的连接方式可以如图5所示。考虑到内存设备的工作频率会低于处理器的工作频率，因此，可以在控制模块45内部设计指令队列451，用于缓存处理器47下达的指令，以减少处理器47的等待时间。指令解码器452将所要执行的指令(例如，可以是数据的读取、数据的存储以及内存计算等指令，后文会详细描述)进行解析，然后执行对应的操作。地址解码器453可以将指令中的地址信息分解为存储模块43的行/列信息或逻辑模块44的行/列信息。SRAM阵列454可用于暂存存储模块43或逻辑模块44中读出的数据，并根据指令将该数据写入存储模块43或逻辑模块44，或者将数据传回外部的处理器47。
本发明实施例对处理器47内存设备40下发的指令的格式和类型不作具体限定。例如，处理器47向内存设备40下发的指令类型，或者控制模块45需要解析的指令类型可以包括表1所示的4种类型的指令。
表1、控制模块45需要解析的指令类型及参数
Figure GPA0000246940870000141
以内存计算的过程为例，首先，对逻辑模块44进行逻辑配置，即配置逻辑模块44中的电阻的阻值，使其能够实现特定的运算逻辑。然后，为逻辑模块44提供输入信号，即向逻辑模块44输入需要进行逻辑运算的数据。接着就可以在逻辑模块44中根据输入信号和已经配置好的运算逻辑进行内存计算。下面结合表1中的指令对内存计算过程进行详细描述。
当需要进行内存计算时，处理器47可以向内存设备40发布以下指令。
指令1：SW指令，将处理器47或存储模块43中的数据写入到逻辑模块44中，以配置逻辑模块44中的RRAM的阻值，使其能够实现特定的逻辑，如求和、异或、乘法等。
指令2：SW指令，将处理器47或存储模块43中的数据写入到逻辑模块44的输入列中(图6中的字线(word line)输入的电压
Figure GPA0000246940870000151
)。输入的数据基于之前配置好的运算逻辑就可以在逻辑模块中实现特定的逻辑运算。例如，逻辑模块47实现的是a+b的求和逻辑，可以通过指令1将b存入逻辑模块中，然后通过指令2将a输入，并与b进行求和。
指令3：ST指令，将逻辑模块44的所有行/列的开关打开，使得逻辑模块44的所有行/列均有电流流过。
指令4：WT指令，当利用RRAM crossbar中实现复杂的逻辑运算时，逻辑模块44中的RRAM crossbar需要有多层。这种情况下，RRAM crossbar的计算可能需要一定的时间。因此，可以通过ST指令指示控制模块45等待逻辑模块44的内存计算完成后，再执行后续指令。
指令5：SW指令，完成内存计算后，可以将逻辑模块44运算得到的数据写回到存储模块43中。
需要说明的是，对于特定的逻辑，只需对逻辑模块44进行一次逻辑配置即可，并不是每次内存计算前均要执行上述指令1。换句话说，通过改变逻辑模块44输入列的数据即可实现不同数据的同一逻辑运算。
上文详细描述了控制模块45根据指令进行内存计算的过程。需要说明的是，控制模块45还可以根据指令进行普通的数据读写，该过程与现有技术类似，此处不再详述。下文以图6为例，简单介绍基于RRAM crossbar的逻辑模块44的逻辑运算过程。
图6中，每一条位线(bit line)底端设置有比较电路，实际中，该比较电路可以采用灵敏放大器(Sense Amplifier，SA)。该SA包括阻值较小的固定电阻Rs(例如，Rs＜Ron＜Roff)和运算放大器，其作用是将列(即位线)上的电流信号转换为电压，并将此电压与第一层RRAM crossbar的电压阈值进行比较，得到这一列的计算结果。对每一列来说，其计算公式如下所示：
Figure GPA0000246940870000161
Figure GPA0000246940870000162
其中，公式(1)中，
Figure GPA0000246940870000163
表示第i行的字线(word line)的电压，
Figure GPA0000246940870000164
表示第j列的位线(bit line)的电压，gij表示电阻Rij对应的导纳(Rij的倒数)，
Figure GPA0000246940870000165
表示第j列对应的电压阈值，
Figure GPA0000246940870000166
表示第j列的输出电压。此外，图6仅示出一层RRAM crossbar的电路结构，如果逻辑模块44包括多层RRAM crossbar，则上一层的列输出
Figure GPA0000246940870000167
可以作为下一层的行输入，每一层的结构可以相同，也可以不同。最后一层的列输出
Figure GPA0000246940870000168
即可作为逻辑模块44最终的输出。
为了用RRAM crossbar实现特定的逻辑运算(或函数)，可以通过以下几个步骤来配置RRAM crossbar中的电阻的阻值以及每一列的电压阈值(换句话说，RRAM crossbar中的电阻值和每一列的电压阈值决定了RRAM crossbar到低实现了怎样的逻辑)：
第一步：在软件(MatLab、Octave等)中确定实现该特定逻辑所需的RRAM crossbar的层数以及每层中的行列大小。
第二步：计算出每层RRAM crossbar中的电阻的阻值，以及比较电路的电压阈值。
第三步：通过指令将计算所得的RRAM crossbar中的电阻的阻值分别存入对应的电阻，并设置比较电路的电压阈值。
第四步：通过硬件(逻辑模块44的电路)实现该特定的逻辑计算。
上文结合图2和图3详细描述了基于模拟信号的RRAM crossbar存在的一些缺点，如过多的AD和DA转换操作，以及阻值的配置过程存在误差等。为了能够克服这些缺点，下面结合具体的实施例，介绍基于数字信号的RRAM crossbar的具体实现方式。
首先，从图3中的(b)可以看出，相比于中间态，如果将RRAM crossbar中的电阻配置(RRAM crossbar中的电阻的配置过程可以称为RRAM programming)为Ron或Roff更为可靠。也就是说，如果仅将RRAM crossbar中的电阻配置为Ron或Roff，可以降低电阻配置的误差，提高逻辑运算的可靠性。基于此，本发明实施例将RRAM crossbar中的电阻要么配置为Ron状态，要么配置为Roff状态。其中，Roff可以表示布尔值“0”(或数字“0”)，Ron可以表示布尔值“1”(或数字“1”)。然后，可以将RRAM crossbar的行输入接口设计成纯数字接口，无需AD转换(从图6可以看出，RRAM crossbar的行输入的是电压信号，这里使其输入的电压信号包括高电平和低电平即可，高电平对应布尔值1，低电平对应布尔值0，但本发明实施例对高电平和低电平的电压值不作具体限定)。通过以上设置，就可以将图2所示的基于模拟信号的逻辑模块转换成了基于数字信号的逻辑模块。
参见图6，每一列的SA中的电阻Rs可以是具有固定阻值的小电阻，Roff、Ron、RS之间可以满足Roff＞＞Ron＞＞Rs。在每一列的末端连接一个比较电路(图中以SA为例)，参见公式(2)，该SA将该列的电压与该列的电压阈值进行比较，得到该列的输出电压，该输出电压要么是布尔值0对应的电压(低电平)，要么是布尔值1对应的电压(高电平)。
应理解，通过配置RRAM crossbar中的电阻和字线的每一列的电压阈值能够实现特定的逻辑，但本发明实施例对逻辑类型不作具体限定。下文以布尔矩阵(矩阵中的元素均为0、1元素)乘法为例，详细描述为了实现布尔矩阵乘法，应该如何配置RRAM crossbar中的电阻的阻值，以及RRAM crossbar中的字线的阈值电压。
为了便于理解，先对矩阵乘法Y＝ΦX的计算过程进行说明。
矩阵X和Φ的一般形式和向量形式如下：
Figure GPA0000246940870000181
Figure GPA0000246940870000182
矩阵Φ与矩阵X的乘积也可以看成是列向量
Figure GPA0000246940870000183
和行向量[X1 X2 X3 ...]的乘积，具体参见式(4)：
Figure GPA0000246940870000184
从公式(3)和(4)可以看出，矩阵Y的每个元素均是矩阵Φ的一行与矩阵X的一列点乘的结果(即求内积)。
本发明实施例首先提出一种逻辑模块，该逻辑模块可以基于多层RRAM crossbar实现布尔向量(所谓布尔向量，即向量中的元素均为0或1)的点乘运算逻辑。在此基础上，本发明实施例进一步提出一种能够实现布尔矩阵(所谓布尔矩阵，即矩阵中的每个元素均为0或1)乘法运算的内存设备。该内存设备可以包括能够实现布尔向量乘法的一个或多个逻辑模块。由于布尔矩阵的乘法运算可以分解成多个布尔向量的点乘运算，该内存设备可以布尔矩阵乘法运算分解成多个布尔向量的点乘运算，然后将该多个布尔向量的点乘运算任务分发至该一个或多个逻辑模块，通过该一个或多个逻辑模块共同实现布尔矩阵的乘法运算。
下面以布尔向量[φ0，j，φ1，j...φN-1，j](可以看成布尔矩阵Φ中的任一行元素组成的向量，对应于上文中的布尔向量A)与布尔向量[xi，0，xi，1...xi，N-1](可以看成矩阵X中的任一列元素组成的布尔向量，对应于上文中的布尔向量B)的点乘为例，对实现布尔向量点乘运算的多层RRAM crossbar的结构和功能进行详细描述。
该多层RRAM crossbar具体可以包括三层RRAM crossbar。该三层RRAM crossbar的第一层RRAM crossbar可以采用图7所示的电路。在图7中，第一层RRAM crossbar包括N×N的电阻阵列。该N×N的电阻阵列的各列上的N个电阻分别表示布尔向量[φ0，j，φ1，j...φN-1，j]。举例来说，假设N为8，[φ0，j，φ1，j...φN-1，j]的8个元素依次为10101010，则第一层RRAM crossbar的N×N的电阻阵列中的第一列的阻值依次为Ron(对应于1)、Roff(对应于0)、Ron、Roff、Ron、Roff、Ron、Roff，且N×N的电阻阵列中的每一列均采用与第一列相同的电阻配置。
在N×N的电阻阵列的每一列(bit line)的底端均设置有一个比较电路(后文以比较电路为SA为例)。该比较电路可以包括阻值较小的固定电阻Rs与比较器。该比较电路的作用是将每一列上的电流信号转换成电压信号，并将该电压信号与该列的电压阈值Vth1进行比较，从而确定这一列的计算结果是0还是1。N×N的电阻阵列中的各列的电压阈值可以依次设置为：Vr*gon*Rs*(2j+1)/2，j为0到N-1的正整数。其中，Vr表示X输入为1时的实际电压(即高电平)，gon表示电阻Ron对应的导纳，Rs表示采样电阻的阻值。从该式可以看出，N×N的电阻阵列中的各列的阈值依次增大，整体呈台阶状(如图7所示)。
下面介绍该第一层RRAM crossbar可以实现的逻辑功能。
第一层RRAM crossbar输入布尔向量[xi，0，xi，1...xi，N-1]对应的电压信号(即布尔向量[xi，0，xi，1...xi，N-1]中的元素1对应的字线输入高电平，布尔向量[xi，0，xi，1...xi，N-1]中的元素0对应的字线输入低电平)。如上文所述，第一层RRAM crossbar中的每一列电阻的阻值为布尔向量[φ0，j，φ1，j...φN-1，j]对应的阻值。当第一层RRAM crossbar全部的行列开关打开时，第一层RRAM crossbar基于电压和电流的关系，在每条位线上实现布尔向量[φ0，j，φ1，j...φN-1，j]和布尔向量[xi，0，xi，1...xi，N-1]的点乘逻辑，该点乘逻辑的结果可以通过每条字线上的电流表示。然后，第一层RRAM crossbar的字线连接的SA通过设置上文描述的阶梯状的电压阈值，会在位线的输出端输出第一计算结果对应的电压信号，其中，该第一计算结果为N维布尔向量，且第一计算结果的前K个元素为1，其余元素为0，K为布尔向量[φ0，j，φ1，j...φN-1，j]与布尔向量[xi，0，xi，1...xi，N-1]点乘的运算结果。例如，假设N＝8，K＝3，则通过第一层RRAM crossbar的逻辑运算，第一层RRAM crossbar的输出O1，j(0≤j≤N-1)结果为：11100000。可以这样理解，第0-3列的SA的比较结果均为列电压大于电压阈值，第4-7列的SA的比较结果均为列电压小于电压阈值。
接下来，三层RRAM crossbar中的第二层RRAM crossbar和第三层RRAM crossbar的逻辑任务就是将第一层RRAM crossbar的输出结果转换成K的二进制表达，仍以K＝3为例，第一层RRAM crossbar的输出结果为11100000，第二层RRAM crossbar和第三层RRAMcrossbar的逻辑任务就是将11100000转换成11，即二进制的3，下面继续描述第二层RRAMcrossbar和第三层RRAM crossbar的结构和逻辑功能。(这里用第二层RRAM crossbar和第三层RRAM crossbar共同完成上述逻辑任务，但本发明实施例不限于此，也可以通过一层或三层以上的RRAM crossbar完成上述逻辑任务)。
为了实现上述逻辑任务，第二层RRAM crossbar可以采用如图8所示的结构。在图8中，第二层RRAM crossbar包括(2N-1)×N的电阻阵列。第二层RRAM crossbar的第j列电阻中的第2j和第2j+1个电阻的阻值为Ron，其余电阻的阻值为Roff，其中，0≤j≤N-2。第二层RRAM crossbar的第N-1列电阻中的第2N-1个电阻的阻值为Ron，其余电阻的阻值为Roff。第二层RRAM crossbar的2N-1个字线与第一层RRAM crossbar的位线输出端O1，j可以采用图8所示的连接关系。需要注意的是，第一层RRAM crossbar的某些位线的输出端需要进行取反操作之后再连接到第二层RRAM crossbar的字线。如图7中的
Figure GPA0000246940870000212
这样的取反操作可以通过连接比较器、反相器等器件实现，本发明实施例对此不作具体限定。RRAM crossbar的第二层的每个位线末端连接比较电路，该比较电路的电压阈值Vth2可以设置为Vr*gon*Rs/2，而且该运算电路中的比较器的正负极性需要对调(即比较器的同相输入端设置阈值电压Vth2，反相输入端连接与电阻Rs和位线相连)，得到第二层的输出O2，j，0≤j≤N-1。
第二层RRAM crossbar的输出O2，j与第一层RRAM crossbar的输出之间的关系可以通过式(5)表达，即式(5)为RRAM crossbar的第二层要实现的逻辑功能。
Figure GPA0000246940870000211
公式(5)所表达的逻辑实际上一种异或逻辑，即将第一层RRAM crossbar输出的第一计算结果两两求异或，得到中间计算结果，该中间计算结果为N维向量，该N维向量的第K-1个元素为1，其余元素为0，K为布尔向量[φ0，j，φ1，j...φN-1，j]与布尔向量[xi，0，xi， 1...xi，N-1]点乘的运算结果。以RRAM crossbar的第一层的输出结果为11100000为例，经过第二层的逻辑运算，得到的结果为00100000。但需要说明的是，本发明实施例对实现上述异或逻辑的RRAM crossbar的结构不作具体限定，图8仅是举例说明，实际中，还可以通过其他电阻阻值以及电压阈值的配置方式实现上述异或逻辑。
第二层RRAM crossbar将中间计算结果对应的电压信号传递给第二层RRAMcrossbar的字线，其中，第二层RRAM crossbar的第j条位线的输出端O2，j连接第三层RRAMcrossbar的第j条字线的输入端。第三层RRAM crossbar的逻辑电路如图9所示。第三层RRAMcrossbar包括N×n的电阻阵列，n大于等于利用二进制表示整数N所需的最小位数(例如，n＝8，那么二进制的8为1000，即表示二进制的8需要4位，那么n大于等于4)，通过设置N行电阻的阻值使其自上而下依次表示二进制的1至N。这样一来，当利用第二层RRAM crossbar输出的中间运算结果对应的电压信号作为第三层RRAM crossbar的输入电压信号时，由于中间运算结果的第K-1个元素为布尔值1，其余元素为布尔值0，那么第三层RRAM crossbar的第K-1条位线就会输入布尔值1对应的电压信号(高电平)，其余位线就会输入布尔值0对应的电压信号(低电平)，从逻辑的角度来看，这样的配置方式会使得第三层RRAM crossbar最终输出的运算结果(对应于上文中的第二运算结果)为K的二进制表示，相当于第三层RRAMcrossbar的第K-1行电阻对应的整数的二进制表示(由上文可知，第K-1行电阻对应整数K的二进制表示)被选为最终的运算结果。第三层RRAM crossbar的输出即为上述最终运算结果对应的电压信号。
仍以N＝8，K＝3为例，第二层RRAM crossbar的逻辑输出为00100000。第三层RRAMcrossbar的输入和输出具有下表所示的逻辑对应关系：
表2：第三层RRAM crossbar的输入输出对照表
Figure GPA0000246940870000221
从上表可以看出，00100000对应的输出为0011，即二进制表示的3。
需要说明的是，如果输入的矩阵是非布尔矩阵(例如，输入的矩阵是正实数矩阵)，可以通过线性代数的方式将其分解成多个布尔矩阵的线性组合。然后，将该多个布尔矩阵按照上述方式分别运算，再将该多个布尔矩阵的运算结果进行线性组合，得到实矩阵对应的矩阵相乘的结果，本发明实施例对此不再详细描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此。

Claims (9)

1.一种内存设备，其特征在于，所述内存设备包括控制总线和多个内存单元，所述多个内存单元之间通过所述控制总线相连，所述多个内存单元中的每个内存单元包括：
控制模块，所述控制模块通过所述控制总线与处理器相连，并通过所述控制总线接收和解析所述处理器的指令，其中，所述处理器的指令包括逻辑运算指令；
逻辑模块，所述逻辑模块与所述控制模块相连，所述逻辑模块包括多层电阻式随机存取存储器RRAM交叉阵列，所述多层RRAM交叉阵列中的忆阻器的阻值为Ron或Roff，Ron表示布尔值1，Roff表示布尔值0，所述逻辑模块根据所述逻辑运算指令，通过所述多层RRAM交叉阵列进行布尔运算；
所述逻辑运算指令用于指示所述逻辑模块进行布尔向量A和布尔向量B的点乘运算，A、B均表示N维布尔向量，N为不小于2的正整数；
所述多层RRAM交叉阵列中的第一层RRAM交叉阵列包括N行×N列的忆阻器阵列，所述第一层RRAM交叉阵列的每一行中的忆阻器的输入端连接一条字线，所述第一层RRAM交叉阵列的每一列中的忆阻器的输出端连接一条位线，所述第一层RRAM交叉阵列的N条字线与所述控制模块相连，所述第一层RRAM交叉阵列的N条位线分别通过N个比较电路与所述多层RRAM交叉阵列中的其他RRAM交叉阵列相连；
所述第一层RRAM交叉阵列根据所述N条字线输入的电压信号以及所述第一层RRAM交叉阵列中的忆阻器的阻值，在所述N条位线上生成N个电流信号，其中，所述N条字线中的第j条字线输入的电压信号的电压值为Bj对应的电压值，所述第一层RRAM交叉阵列中的第j行忆阻器的阻值为Aj对应的阻值，Bj为布尔向量B的第j个元素，Aj为布尔向量A的第j个元素，j的取值分别从0到N-1；
所述N个比较电路分别将所述N个电流信号转换成N个电压信号，并将所述N个电压信号与所述N个比较电路各自对应的电压阈值进行比较，使得所述N条位线的输出端输出第一计算结果对应的电压信号，其中，所述第一计算结果为N维布尔向量，且所述第一计算结果的前K个元素为1，其余元素为0，K为A与B点乘的运算结果；
所述其他RRAM交叉阵列从所述N条位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号以及所述其他RRAM交叉阵列中的忆阻器的阻值，获得第二计算结果对应的电压信号，其中，所述第二计算结果为K的二进制表示。
2.如权利要求1所述的内存设备，其特征在于，所述N个比较电路中的第j个比较电路包括固定阻值的电阻Rs和比较器，所述电阻Rs的一端与所述N条位线中的第j条位线以及所述比较器相连，所述电阻Rs的另一端与地相连，所述第j个比较电路的电压阈值为Vr*gon*Rs*(2j+1)/2，其中，Vr表示布尔值1对应的电压值，gon表示Ron的倒数。
3.如权利要求2所述的内存设备，其特征在于，所述逻辑模块包括至少三层RRAM交叉阵列，所述其他层RRAM交叉阵列包括第二层RRAM交叉阵列和第三层RRAM交叉阵列；
所述第二层RRAM交叉阵列包括(2N-1)行×N列的忆阻器阵列，所述第二层RRAM交叉阵列中的每一行的忆阻器的输入端连接一条字线，所述第二层RRAM交叉阵列中的每一列的忆阻器的输出端连接一条位线，所述第二层RRAM交叉阵列的字线与所述第一层RRAM交叉阵列的位线的输出端相连；
所述第二层RRAM交叉阵列通过所述2N-1条字线从所述第一层RRAM的位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号和所述第二层RRAM交叉阵列中的忆阻器的阻值进行逻辑运算，获得中间计算结果对应的电压信号：
Figure FDA0002624900180000021
其中
Figure FDA0002624900180000022
为所述第一层RRAM交叉阵列的第j条位线输出的电压信号对应的布尔值取反，O1,j+1为所述第一层RRAM交叉阵列的第j+1条位线输出的电压信号对应的布尔值，
Figure FDA0002624900180000023
为所述第二层RRAM交叉阵列的第j条位线输出的电压信号对应的布尔值取反；
所述第三层RRAM交叉阵列包括N行×n列的忆阻器阵列，所述第三层RRAM交叉阵列中的每一行的忆阻器的输入端连接一条字线，所述第三层RRAM交叉阵列中的每一列的忆阻器的输出端连接一条位线，其中，n大于等于利用二进制表示整数N所需的最小位数；
所述第三层RRAM交叉阵列通过所述第三层RRAM交叉阵列的N条字线，从所述第二层交叉阵列的N条位线接收所述中间计算结果对应的电压信号，并根据所述中间计算结果对应的电压信号以及所述第三层RRAM交叉阵列中的忆阻器的阻值，对所述中间计算结果进行编码，获得所述第二计算结果对应的电压信号。
4.如权利要求3所述的内存设备，其特征在于，所述第三层RRAM交叉阵列的第j条字线连接所述第二层RRAM交叉阵列的第j条位线，所述第三层RRAM交叉阵列的第j行忆阻器的阻值对应整数j+1的二进制表达。
5.如权利要求1-4中任一项所述内存设备，其特征在于，所述布尔向量A为布尔矩阵Φ的任意一个行向量，所述布尔向量B为布尔矩阵X的任意一个列向量，所述内存设备中的多个逻辑模块中的每个逻辑模块负责所述布尔矩阵Φ的部分行向量和所述布尔矩阵X的部分列向量的点乘运算，所述多个逻辑模块共同实现布尔矩阵Φ和布尔矩阵X的布尔矩阵乘法运算。
6.如权利要求1-4中任一项所述的内存设备，其特征在于，所述处理器的指令还包括数据的读写指令，所述每个内存单元还包括：
存储模块，所述存储模块与所述控制模块相连，所述控制模块根据所述数据的读写指令，通过所述存储模块进行数据读写。
7.一种基于多层电阻式随机存取存储器RRAM交叉阵列的数据处理方法，其特征在于，所述多层RRAM交叉阵列中的忆阻器的阻值为Ron或Roff，Ron表示布尔值1，Roff表示布尔值0，所述多层RRAM交叉阵列用于进行布尔向量A和布尔向量B的点乘运算，A、B均表示N维布尔向量，N为不小于2的正整数，所述多层RRAM交叉阵列中的第一层RRAM交叉阵列包括N行×N列的忆阻器阵列，所述第一层RRAM交叉阵列的每一行中的忆阻器的输入端连接一条字线，所述第一层RRAM交叉阵列的每一列中的忆阻器的输出端连接一条位线，所述第一层RRAM交叉阵列的N条位线分别通过N个比较电路与所述多层RRAM交叉阵列中的其他RRAM交叉阵列相连；
所述方法包括：
所述第一层RRAM交叉阵列根据所述第一层RRAM交叉阵列的N条字线输入的电压信号以及所述第一层RRAM交叉阵列中的忆阻器的阻值，在所述N条位线上生成N个电流信号，其中，所述N条字线中的第j条字线输入的电压信号的电压值为Bj对应的电压值，所述第一层RRAM交叉阵列中的第j行电阻的阻值为Aj对应的阻值，Bj为布尔向量B的第j个元素，Aj为布尔向量A的第j个元素，j的取值分别从0到N-1；
所述N个比较电路将所述N个电流信号转换成N个电压信号，并将所述N个电压信号与所述N个比较电路各自对应的电压阈值进行比较，使得所述N条位线的输出端输出第一计算结果对应的电压信号，其中，所述第一计算结果为N维布尔向量，且所述第一计算结果的前K个元素为1，其余元素为0，K为A与B点乘的运算结果；
所述其他RRAM交叉阵列从所述N条位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号以及所述其他RRAM交叉阵列中的忆阻器的阻值，获得第二计算结果对应的电压信号，其中，所述第二计算结果为K的二进制表示。
8.如权利要求7所述的方法，其特征在于，所述多层RRAM交叉阵列包括至少三层RRAM交叉阵列，所述其他层RRAM交叉阵列包括第二层RRAM交叉阵列和第三层RRAM交叉阵列；
所述第二层RRAM交叉阵列包括(2N-1)行×N列的忆阻器阵列，所述第二层RRAM交叉阵列中的每一行的忆阻器的输入端连接一条字线，所述第二层RRAM交叉阵列中的每一列的忆阻器的输出端连接一条位线，所述第二层RRAM交叉阵列的字线与所述第一层RRAM交叉阵列的位线的输出端相连；
所述第三层RRAM交叉阵列包括N行×n列的忆阻器阵列，所述第三层RRAM交叉阵列中的每一行的忆阻器的输入端连接一条字线，所述第三层RRAM交叉阵列中的每一列的忆阻器的输出端连接一条位线，其中，n大于等于利用二进制表示整数N所需的最小位数；
所述其他RRAM交叉阵列从所述N条位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号以及所述其他RRAM交叉阵列中的忆阻器的阻值，获得第二计算结果对应的电压信号，包括：
所述第二层RRAM交叉阵列通过所述2N-1条字线从所述第一层RRAM的位线的输出端接收所述第一计算结果对应的电压信号，并根据所述第一计算结果对应的电压信号和所述第二层RRAM交叉阵列中的电阻的阻值进行逻辑运算，获得中间计算结果对应的电压信号：
Figure FDA0002624900180000031
其中
Figure FDA0002624900180000032
为所述第一层RRAM交叉阵列的第j条位线输出的电压信号对应的布尔值取反，O1,j+1为所述第一层RRAM交叉阵列的第j+1条位线输出的电压信号对应的布尔值，
Figure FDA0002624900180000033
为所述第二层RRAM交叉阵列的第j条位线输出的电压信号对应的布尔值取反；
所述第三层RRAM交叉阵列通过所述第三层RRAM交叉阵列的N条字线，从所述第二层交叉阵列的N条位线接收所述中间计算结果对应的电压信号，并根据所述中间计算结果对应的电压信号以及所述第三层RRAM交叉阵列中的忆阻器的阻值，对所述中间计算结果进行编码，以获得所述第二计算结果对应的电压信号。
9.如权利要求7或8所述的方法，其特征在于，所述N个比较电路中的第j个比较电路包括固定阻值的电阻Rs和比较器，所述电阻Rs的一端与所述N条位线中的第j条位线以及所述比较器相连，所述电阻Rs的另一端与地相连，所述第j个比较电路的电压阈值为Vr*gon*Rs*(2j+1)/2，其中，Vr表示布尔值1对应的电压值，gon表示Ron的倒数。
CN201680058624.6A 2016-01-18 2016-01-18 内存设备及基于多层rram交叉阵列的数据处理方法 Active CN108475522B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/071254 WO2017124237A1 (zh) 2016-01-18 2016-01-18 内存设备及基于多层rram交叉阵列的数据处理方法

Publications (2)

Publication Number Publication Date
CN108475522A CN108475522A (zh) 2018-08-31
CN108475522B true CN108475522B (zh) 2020-12-15

Family

ID=59361091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680058624.6A Active CN108475522B (zh) 2016-01-18 2016-01-18 内存设备及基于多层rram交叉阵列的数据处理方法

Country Status (6)

Country Link
US (1) US10459724B2 (zh)
EP (1) EP3389051B1 (zh)
JP (1) JP6702596B2 (zh)
CN (1) CN108475522B (zh)
SG (1) SG11201805489YA (zh)
WO (1) WO2017124237A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10878317B2 (en) * 2017-09-11 2020-12-29 Samsung Electronics Co., Ltd. Method and system for performing analog complex vector-matrix multiplication
IT201700108281A1 (it) * 2017-09-27 2019-03-27 Milano Politecnico "circuito di risoluzione di problemi matematici comprendente elementi resistivi."
US11189345B2 (en) * 2018-01-22 2021-11-30 Institute of Microelectronics, Chinese Academy of Sciences Method for implementing logic calculation based on a crossbar array structure of resistive switching device
JP7070190B2 (ja) * 2018-07-18 2022-05-18 株式会社デンソー ニューラルネットワーク回路
US11328204B2 (en) 2018-07-24 2022-05-10 Sandisk Technologies Llc Realization of binary neural networks in NAND memory arrays
US10643705B2 (en) 2018-07-24 2020-05-05 Sandisk Technologies Llc Configurable precision neural network with differential binary non-volatile memory cell structure
US11170290B2 (en) 2019-03-28 2021-11-09 Sandisk Technologies Llc Realization of neural networks with ternary inputs and binary weights in NAND memory arrays
US10643119B2 (en) * 2018-07-24 2020-05-05 Sandisk Technologies Llc Differential non-volatile memory cell for artificial neural network
CN108763163B (zh) * 2018-08-02 2023-10-20 北京知存科技有限公司 模拟向量-矩阵乘法运算电路
US11410025B2 (en) * 2018-09-07 2022-08-09 Tetramem Inc. Implementing a multi-layer neural network using crossbar array
US10489483B1 (en) * 2018-09-21 2019-11-26 National Technology & Engineering Solutions Of Sandia, Llc Circuit arrangement and technique for setting matrix values in three-terminal memory cells
CN109327219B (zh) * 2018-10-18 2022-05-03 中国科学院微电子研究所 一种基于忆阻器rram的逻辑运算系统
US11636325B2 (en) 2018-10-24 2023-04-25 Macronix International Co., Ltd. In-memory data pooling for machine learning
CN109521995B (zh) * 2018-11-02 2023-05-12 上海交通大学 一种内嵌于忆阻器阵列的逻辑运算装置的计算方法
US11562229B2 (en) 2018-11-30 2023-01-24 Macronix International Co., Ltd. Convolution accelerator using in-memory computation
US11074318B2 (en) 2018-12-14 2021-07-27 Western Digital Technologies, Inc. Hardware accelerated discretized neural network
US11934480B2 (en) 2018-12-18 2024-03-19 Macronix International Co., Ltd. NAND block architecture for in-memory multiply-and-accumulate operations
US11114158B1 (en) * 2019-01-23 2021-09-07 Tetramem Inc. Reducing column switch resistance errors in RRAM-based crossbar array circuits
US20200349217A1 (en) * 2019-05-03 2020-11-05 Micron Technology, Inc. Methods and apparatus for performing matrix transformations within a memory array
IT201900014688A1 (it) * 2019-08-12 2019-11-12 Univ Degli Studi Di Modena E Reggio Emilia Metodo di lettura per circuiti del tipo Logic-in-Memory e relativa architettura circuitale
WO2021034264A1 (en) * 2019-08-22 2021-02-25 Quantumciel Pte. Ltd. Device, system and method for providing information security
US10726331B1 (en) 2019-08-26 2020-07-28 International Business Machines Corporation Neural network circuits providing early integration before analog-to-digital conversion
US11625586B2 (en) 2019-10-15 2023-04-11 Sandisk Technologies Llc Realization of neural networks with ternary inputs and ternary weights in NAND memory arrays
US11568200B2 (en) 2019-10-15 2023-01-31 Sandisk Technologies Llc Accelerating sparse matrix multiplication in storage class memory-based convolutional neural network inference
JP6818116B1 (ja) * 2019-11-22 2021-01-20 ウィンボンド エレクトロニクス コーポレーション クロスバーアレイを用いた電子装置およびデータ処理方法
US11657259B2 (en) 2019-12-20 2023-05-23 Sandisk Technologies Llc Kernel transformation techniques to reduce power consumption of binary input, binary weight in-memory convolutional neural network inference engine
CN111478703B (zh) * 2020-04-14 2023-08-22 中国人民解放军国防科技大学 基于忆阻交叉阵列的处理电路及输出电流的补偿方法
US11397885B2 (en) 2020-04-29 2022-07-26 Sandisk Technologies Llc Vertical mapping and computing for deep neural networks in non-volatile memory
US11544547B2 (en) 2020-06-22 2023-01-03 Western Digital Technologies, Inc. Accelerating binary neural networks within latch structure of non-volatile memory devices
US11568228B2 (en) 2020-06-23 2023-01-31 Sandisk Technologies Llc Recurrent neural network inference engine with gated recurrent unit cell and non-volatile memory arrays
US11663471B2 (en) 2020-06-26 2023-05-30 Sandisk Technologies Llc Compute-in-memory deep neural network inference engine using low-rank approximation technique
US11544061B2 (en) * 2020-12-22 2023-01-03 International Business Machines Corporation Analog hardware matrix computation
CN113934398A (zh) * 2021-10-09 2022-01-14 广东工业大学 一种基于忆阻器的高效加法器和乘法器设计方法
CN114594819B (zh) * 2022-01-19 2023-12-05 之江实验室 可跟踪铁电电容工艺的自适应调节操作电压的电路和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138719A (zh) * 1995-01-31 1996-12-25 三菱电机株式会社 微计算机
CN102169720A (zh) * 2010-02-25 2011-08-31 复旦大学 一种消除过写、误写现象的电阻随机存储器
WO2011133139A1 (en) * 2010-04-19 2011-10-27 Hewlett-Packard Development Company, L.P. Refreshing memristive systems
CN104124960A (zh) * 2014-06-20 2014-10-29 华中科技大学 一种非易失性布尔逻辑运算电路及其操作方法
CN104756193A (zh) * 2013-01-14 2015-07-01 惠普发展公司，有限责任合伙企业 非易失性存储器阵列逻辑

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501932B2 (ja) 1990-03-19 1996-05-29 富士通株式会社 ニュ―ラルネットワ―クによる重心決定要素出力装置
JP2009117003A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 不揮発性メモリ装置のデータ読み出し方法
JP5197427B2 (ja) * 2008-08-25 2013-05-15 株式会社東芝 半導体記憶装置
KR101583717B1 (ko) * 2009-01-13 2016-01-11 삼성전자주식회사 저항 메모리 장치의 제조방법
CN102412827B (zh) 2011-11-02 2014-06-11 北京大学 利用rram器件实现逻辑运算的方法
JP2014081842A (ja) 2012-10-17 2014-05-08 Sharp Corp 演算装置
US8982647B2 (en) * 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9152827B2 (en) * 2012-12-19 2015-10-06 The United States Of America As Represented By The Secretary Of The Air Force Apparatus for performing matrix vector multiplication approximation using crossbar arrays of resistive memory devices
CN104240753B (zh) 2013-06-10 2018-08-28 三星电子株式会社 突触阵列、脉冲整形电路和神经形态系统
US9489997B2 (en) * 2013-07-03 2016-11-08 Crossbar, Inc. Hardware assisted meta data lookup
CN103716038B (zh) 2013-12-25 2016-05-25 华中科技大学 一种基于相变存储器的非易失性逻辑门电路
US10025704B2 (en) * 2013-12-27 2018-07-17 Crossbar, Inc. Memory system including PE count circuit and method of operating the same
US20150213884A1 (en) * 2014-01-30 2015-07-30 University Of Dayton Partitioned resistive memory array
US10008264B2 (en) 2014-10-23 2018-06-26 Hewlett Packard Enterprise Development Lp Memristive cross-bar array for determining a dot product

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138719A (zh) * 1995-01-31 1996-12-25 三菱电机株式会社 微计算机
CN102169720A (zh) * 2010-02-25 2011-08-31 复旦大学 一种消除过写、误写现象的电阻随机存储器
WO2011133139A1 (en) * 2010-04-19 2011-10-27 Hewlett-Packard Development Company, L.P. Refreshing memristive systems
CN104756193A (zh) * 2013-01-14 2015-07-01 惠普发展公司，有限责任合伙企业 非易失性存储器阵列逻辑
CN104124960A (zh) * 2014-06-20 2014-10-29 华中科技大学 一种非易失性布尔逻辑运算电路及其操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Processing-in-Memory in ReRAM-based Main Memory;Ping Chi;《SEAL-lab Technical Report》;20151130;1-8页 *

Also Published As

Publication number Publication date
EP3389051B1 (en) 2020-09-09
JP2019502225A (ja) 2019-01-24
US20180321942A1 (en) 2018-11-08
EP3389051A4 (en) 2019-01-09
SG11201805489YA (en) 2018-07-30
JP6702596B2 (ja) 2020-06-03
WO2017124237A1 (zh) 2017-07-27
US10459724B2 (en) 2019-10-29
EP3389051A1 (en) 2018-10-17
CN108475522A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
CN108475522B (zh) 内存设备及基于多层rram交叉阵列的数据处理方法
Marinella et al. Multiscale co-design analysis of energy, latency, area, and accuracy of a ReRAM analog neural training accelerator
US10346347B2 (en) Field-programmable crossbar array for reconfigurable computing
US20220374688A1 (en) Training method of neural network based on memristor and training device thereof
Sun et al. Fully parallel RRAM synaptic array for implementing binary neural network with (+ 1,− 1) weights and (+ 1, 0) neurons
Chu et al. PIM-prune: Fine-grain DCNN pruning for crossbar-based process-in-memory architecture
CN111478703B (zh) 基于忆阻交叉阵列的处理电路及输出电流的补偿方法
WO2017127086A1 (en) Analog sub-matrix computing from input matrixes
US11436482B2 (en) Storing neural net works and weights for neural networks
EP3629482A1 (en) Decoding data using decoders and neural networks
CN114400031B (zh) 一种补码映射的rram存算一体芯片及电子设备
Ma et al. Go unary: A novel synapse coding and mapping scheme for reliable ReRAM-based neuromorphic computing
CN114822638A (zh) 计算器件以及计算方法
Guo et al. Att: A fault-tolerant reram accelerator for attention-based neural networks
Zhang et al. A practical highly paralleled ReRAM-based DNN accelerator by reusing weight pattern repetitions
US20170168775A1 (en) Methods and Apparatuses for Performing Multiplication
US11803742B2 (en) Artificial neural networks
Kosta et al. HyperX: A hybrid RRAM-SRAM partitioned system for error recovery in memristive Xbars
KR20210013397A (ko) 스토리지 장치
US11163534B2 (en) Arithmetic device
CN114004344A (zh) 神经网络电路
Kazemi et al. A device non-ideality resilient approach for mapping neural networks to crossbar arrays
CN113326914A (zh) 神经网络计算方法和神经网络计算装置
CN111539522A (zh) 基于固定尺寸忆阻阵列的大规模ncs容错框架的构建方法
US20230161557A1 (en) Compute-in-memory devices and methods of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant