KR20120059023A - 저항 소자 및 이를 이용한 디지털-아날로그 컨버터 - Google Patents

저항 소자 및 이를 이용한 디지털-아날로그 컨버터 Download PDF

Info

Publication number
KR20120059023A
KR20120059023A KR1020100120615A KR20100120615A KR20120059023A KR 20120059023 A KR20120059023 A KR 20120059023A KR 1020100120615 A KR1020100120615 A KR 1020100120615A KR 20100120615 A KR20100120615 A KR 20100120615A KR 20120059023 A KR20120059023 A KR 20120059023A
Authority
KR
South Korea
Prior art keywords
resistance
nonvolatile memory
elements
resistor
digital
Prior art date
Application number
KR1020100120615A
Other languages
English (en)
Inventor
최현식
김호정
정형수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100120615A priority Critical patent/KR20120059023A/ko
Priority to US13/157,730 priority patent/US8477055B2/en
Publication of KR20120059023A publication Critical patent/KR20120059023A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Memories (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

웨이퍼상에 구현되는 면적이 감소될 수 있는 저항 소자 및 이를 이용한 디지털-아날로그 컨버터가 개시된다. 이를 위해 본 발명은, 디지털 신호에 따라 스위칭됨으로써, 상기 디지털 신호에 상응하는 아날로그 신호를 제어하도록 구성된 복수개의 제 1 제어부, 및 각각이 상기 복수개의 제 1 제어부와 연결되고, 비휘발성 메모리 소자를 포함하는 복수개의 저항 소자를 포함하는 디지털-아날로그 컨버터를 제공한다.

Description

저항 소자 및 이를 이용한 디지털-아날로그 컨버터{Resistor device and digital-analog converter using the same}
본 발명은 저항 소자 및 이를 이용한 디지털-아날로그 컨버터에 관한 것으로, 더욱 상세하게는 저항값을 정밀하게 조절할 수 있는 저항 소자 및 이를 이용한 디지털-아날로그 컨버터에 관한 것이다.
최근 소형, 고집적 반도체 제품에 대한 시장의 요구가 지속적으로 증대하고 있다. 인쇄 회로 기판 상에 저항을 구현하는 대신, 폴리실리콘을 이용하여 웨이퍼 상에 저항을 형성하는 방법 등을 통해 반도체 제품의 크기의 축소를 달성할 수 있다.
본 발명이 해결하고자 하는 과제는, 웨이퍼상에 구현되는 면적이 감소될 수 있는 저항 소자 및 이를 이용한 디지털-아날로그 컨버터를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는, 저항값을 정밀하게 조절할 수 있는 저항 소자 및 이를 이용한 디지털-아날로그 컨버터를 제공하는 것이다.
본 발명의 일 태양에 따른 디지털-아날로그 컨버터가 제공된다. 상기 디지털-아날로그 컨버터는, 디지털 신호에 따라 스위칭됨으로써, 상기 디지털 신호에 상응하는 아날로그 신호를 제어하도록 구성된 복수개의 제 1 제어부 및 각각이 상기 복수개의 제 1 제어부와 연결되고, 비휘발성 메모리 소자를 포함하는 복수개의 저항 소자를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 디지털-아날로그 컨버터는, 상기 디지털 신호에 따라 상기 저항 소자에 전류를 흘리거나 또는 상기 저항 소자의 양단에 전압을 인가하고, 상기 전류 또는 상기 전압을 더함으로써 아날로그 신호를 생성하도록 구성될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 복수개의 저항 소자 중 일 저항 소자의 저항값은 실질적으로 상기 복수개의 저항 소자 중 다른 저항 소자의 저항값의 2배가 됨으로써, 상기 복수개의 저항 소자는 2진수로 가중된 저항기들(binary-weighted resistors)을 구성할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 다른 저항 소자의 저항값의 2배의 저항값을 가지는 상기 일 저항 소자는, 복수개의 비휘발성 메모리 소자를 포함하는 저항 블록을 포함하고, 상기 다른 저항 소자는 상기 저항 블록이 병렬로 2개 연결된 구조를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 복수개의 저항 소자 중 일 저항 소자의 저항값은 실질적으로 상기 복수개의 저항 소자 중 다른 저항 소자의 저항값과 동일할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 디지털 입력은 서머미터 코드(thermometer code)일 수 있다.
본 발명의 다른 실시예에 따르면, 상기 디지털-아날로그 컨버터는 R-2R 사다리 회로망(R-2R ladder network)일 수 있다. 이 경우 상기 R-2R 사다리 회로망에서, 2R 성분은 복수개의 비휘발성 메모리 소자를 포함하는 저항 블록을 포함하고, R 성분은 상기 저항 블록이 병렬로 2개 연결된 구조를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 비휘발성 메모리 소자는 상변화 메모리(PRAM) 소자, 자기 메모리(MRAM) 소자, 저항 메모리(ReRAM) 소자, 강유전체 메모리(FRAM) 소자, 및 플래시 메모리(flash memeory) 소자를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 디지털-아날로그 컨버터는 상기 복수개의 저항 소자의 저항값을 조절하도록 구성된 제 1 조정부(calibration unit)를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제 1 조정부는, 상기 복수개의 저항 소자에 쓰기 전압을 인가하도록 구성된 쓰기 전압 인가부, 및 상기 복수개의 저항 소자와 상기 쓰기 전압 인가부 사이의 전기적 연결을 제어하도록 구성된 제 2 제어부를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 복수개의 저항 소자 중 적어도 하나의 저항 소자는, 복수개의 비휘발성 메모리 소자를 포함하는 저항 블록을 포함할 수 있다. 이 경우 상기 복수개의 비휘발성 메모리 소자는 서로가 병렬로 연결될 수 있다. 또한, 상기 병렬로 연결된 복수개의 비휘발성 메모리 소자는 매트릭스(matrix) 형태로 연결될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 저항 블록은, 복수개의 제 1 비휘발성 메모리 소자를 포함하는 주 저항부(main resistor unit), 및 복수개의 제 2 비휘발성 메모리 소자를 포함하는 제 2 조정부를 포함할 수 있다. 이 경우 상기 제 1 비휘발성 메모리 소자 및 상기 제 2 비휘발성 메모리 소자는 서로 병렬 연결될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제 2 조정부는, 상기 복수개의 제 2 비휘발성 메모리 소자의 저항값을 각각 제어하도록 구성된 복수개의 제 3 제어부를 더 포함할 수 있다.
본 발명의 다른 태양에 따른 디지털-아날로그 컨버터가 제공된다. 상기 디지털-아날로그 컨버터는 디지털 신호를 아날로그 신호로 변환하도록 구성되며, 상기 디지털 신호 내 복수개의 비트 신호들에 따라 스위칭됨으로써, 상기 비트 신호들에 상응하는 복수개의 아날로그 부분 신호를 제어하도록 구성된 제 1 제어부, 및 각각이 상기 복수개의 제 1 제어부와 연결된 복수개의 저항 소자를 포함하고, 상기 복수개의 저항 소자 중 적어도 하나의 저항 소자는, 매트릭스 형태로 병렬 연결된 복수개의 비휘발성 메모리 소자를 포함하는 저항 블록을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 디지털-아날로그 컨버터는 상기 복수개의 저항 소자의 저항값을 조절하도록 구성된 제 1 조정부(calibration unit)를 더 포함하고, 상기 제 1 조정부는, 상기 복수개의 저항 소자에 쓰기 전압을 인가하도록 구성된 쓰기 전압 인가부, 및 상기 복수개의 저항 소자와 상기 쓰기 전압 인가부 사이의 전기적 연결을 제어하도록 구성된 제 2 제어부를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 저항 블록은, 복수개의 제 1 비휘발성 메모리 소자를 포함하는 주 저항부(main resistor unit), 및 복수개의 제 2 비휘발성 메모리 소자를 포함하는 조정부(calibration unit)를 포함하고, 상기 조정부는, 상기 복수개의 제 2 비휘발성 메모리 소자의 저항값을 각각 제어하도록 구성된 복수개의 제 3 제어부를 더 포함할 수 있다.
본 발명의 일 태양에 따른 저항 소자가 제공된다. 상기 저항 소자는 반도체 회로의 저항 부하(resistive load)로 사용되기 위한 것으로서, 매트릭스 형태로 병렬 연결된 복수개의 제 1 비휘발성 메모리 소자 및 복수개의 제 2 비휘발성 메모리 소자를 포함하며, 상기 반도체 회로의 제 1 노드와 제 2 노드 사이에 연결된 적어도 하나의 저항 블록을 포함하고, 상기 복수개의 제 1 비휘발성 메모리 소자는 상기 제 1 노드와 상기 제 2 노드 사이에 직접 연결될 수 있다.
본 발명의 일 실시예에 따르면, 상기 저항 소자는 상기 제 1 노드와 상기 제 2 노드 사이에 연결되며, 상기 복수개의 제 2 비휘발성 메모리 소자의 저항값을 각각 제어하도록 구성된 복수개의 제어부를 더 포함할 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 디지털-아날로그 컨버터는, 제 1 조정부를 통해 저항 소자 내 복수개의 비휘발성 메모리 소자들의 저항값을 일률적으로 변경시킴으로써 저전력 또는 고속의 디지털-아날로그 컨버터를 구현할 수 있다.
또한, 본 발명의 기술적 사상에 의한 실시예들에 따른 디지털-아날로그 컨버터는, 제 2 조정부를 통해 저항 소자 내 복수개의 비휘발성 메모리 소자들의 저항값을 개별적으로 변경시킴으로써 저항값을 정밀하게 조절할 수 있고, 따라서 디지털 신호가 그에 상응하는 아날로그 신호로 정확하게 컨버팅될 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예에 따른 저항 소자에 포함되는 비휘발성 메모리 소자의 저항값을 나타낸 그래프이다.
도 2 및 도 3은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 저항 소자를 개략적으로 나타낸 사시도와 평면도이다.
도 4 및 도 5은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 저항 소자를 개략적으로 나타낸 사시도와 평면도이다.
도 6은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 디지털-아날로그 컨버터를 개략적으로 나타낸 회로도이다.
도 7은 도 6의 디지털-아날로그 컨버터의 저항 소자를 더욱 자세히 나타낸 것이다.
도 8 및 도 9는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 디지털-아날로그 컨버터를 개략적으로 나타낸 회로도들이다.
도 10은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 디지털-아날로그 컨버터를 개략적으로 나타낸 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 “및/또는”은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 실시예에 따른 저항 소자에 포함되는 비휘발성 메모리 소자의 저항값을 나타낸 그래프이다.
본 발명의 저항 소자는 비휘발성 메모리 소자를 사용하여 구현될 수 있다. 상변화 메모리(PRAM), 자기 메모리(MRAM), 저항 메모리(ReRAM), 및 강유전체 메모리(FRAM)와 같은 비휘발성 메모리 소자는, 프로그램 되거나 프로그램 되지 않은 상태에서 서로 다른 저항값을 가지므로 저항 소자로 사용될 수 있다.
도 1을 참조하면, 비휘발성 메모리 소자의 예로서 저항 소자는 STT(spin transfer torque) MRAM 소자를 포함할 수 있다. 당업자에게 알려진 바와 같이, MRAM 소자는 인가되는 전압에 따라 저항값이 변하는 성질을 가진다.
예를 들어, 인가된 전압이 -1 V에서 0.5 V인 경우 MRAM 소자는 패러렐(parallel) 상태의 저항값 Rp를 가진다. 인가된 전압이 0.5 V 이상이 되어 MRAM 소자에 흐르는 전류가 ILH 값을 초과하는 경우, MRAM 소자는 안티패러렐(antiparallel) 상태의 저항값 Rap으로 변화된다. 안티패러렐 상태에서 MRAM 소자에 인가된 전압이 -0.5 V 미만으로 감소하여 MRAM 소자에 흐르는 전류가 IHL 값을 초과하는 경우, MRAM 소자는 다시 패러렐 상태의 저항값 Rp로 변화된다.
Rp 내지 Rap와 같이 프로그램 여부에 따라 소정의 저항값을 가지는 MRAM 소자와 같은 비휘발성 메모리 소자는 상기 저항값을 유지하는 특성을 가진다. 따라서 상기 비휘발성 메모리 소자를 반도체 회로 내에서 구현함으로써, 상기 비휘발성 메모리 소자는 반도체 회로 내 저항 부하(resistive load)로 활용될 수 있다. 그러나 비휘발성 메모리 소자(예를 들어, 도 1의 MRAM 소자)의 저항값은 인가되는 전압에 따라 변화하므로, 저항값의 변동이 심한 비휘발성 메모리 소자를 저항 소자로 활용할 경우 상기 반도체 회로의 안정성에 문제가 발생할 수 있다.
도 2 및 도 3은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 저항 소자(100a)를 개략적으로 나타낸 사시도와 평면도이다.
저항 소자(100a)는 제 1 노드(1)와 제 2 노드(2) 사이에 연결된 적어도 하나의 저항 블록(50)을 포함할 수 있다. 저항 블록(50)은 병렬 연결된 복수개의 비휘발성 메모리 소자(70)를 포함할 수 있다. 선택적으로, 저항 블록(50) 내 병렬 연결된 복수개의 비휘발성 메모리 소자(70)는 구현 면적의 감소를 위해 매트릭스 형태로 연결될 수 있다.
비록 도 2 및 도 3에서는 복수개의 비휘발성 메모리 소자(70)의 예로서 자기 메모리(MRAM) 소자가 도시되었지만, 본 발명은 이에 제한되지 않는다. 즉, 복수개의 비휘발성 메모리 소자(70)는 상변화 메모리(PRAM) 소자, 자기 메모리(MRAM) 소자, 저항 메모리(ReRAM) 소자, 강유전체 메모리(FRAM) 소자, 및 플래시 메모리(flash memeory) 소자를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
병렬 연결된 복수개의 비휘발성 메모리 소자(70, 예를 들어 프리층, 절연층, 및 핀층을 포함하는 MRAM 소자)는, 병렬 연결로 인해 저항값이 작아지더라도 일정한 저항값을 유지할 수 있다. 예를 들어, 인가되는 전압에 따라, 도 1의 MRAM 소자의 Rap 저항값은 25 kohm에서 27 kohm으로 2 kohm만큼 변화할 수 있다. MRAM 소자를 25개 병렬 연결할 경우, Rap 저항값은 1 kohm에서 1.08 kohm으로 변화하게 되고, 따라서 인가 전압에 따라 80 ohm의 저항값만이 변화하는 저항 블록(50)을 포함하는 저항 소자가 얻어질 수 있다.
도 4 및 도 5은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 저항 소자(100b)를 개략적으로 나타낸 사시도와 평면도이다. 이 실시예들에 따른 저항 소자(100b)는 도 2 및 도 3의 저항 소자(100a)의 변형예일 수 있다. 이하 중복되는 설명은 생략하기로 한다.
도 4 및 도 5를 참조하면, 저항 소자(100b)는 병렬로 연결된 주 저항부(10) 및 조정부(20)를 포함할 수 있다. 주 저항부(10)는 저항 블록(50)의 다수의 저항을 구성할 수 있고, 병렬로 연결된 복수개의 제 1 비휘발성 메모리 소자(70a)를 포함할 수 있다. 주 저항부(10)의 제 1 비휘발성 메모리 소자(70a)는 제 1 노드(1)와 제 2 노드(2) 사이에 직접 연결될 수 있다. 따라서 주 저항부(10)의 제 1 비휘발성 메모리 소자(70a)의 저항값은, 제 1 노드(1)와 제 2 노드(2) 사이에 쓰기 전압을 인가함으로써 일률적으로 변화할 수 있다.
조정부(20)는 저항 블록(50)의 소수의 저항을 구성할 수 있고, 병렬로 연결된 복수개의 제 2 비휘발성 메모리 소자(70b)를 포함할 수 있다. 조정부(20)의 제 2 비휘발성 메모리 소자(70b)는 제 1 노드(1)와 제 2 노드(2) 사이에 연결될 수 있다. 또한, 조정부(20)는 제 1 노드(1) 또는 제 2 노드(2)와 제 2 비휘발성 메모리 소자(70b) 사이에 연결된 제어부(75)를 더 포함할 수 있다. 제어부(75)는 예를 들어 트랜지스터일 수 있다.
조정부(20) 내 제 2 비휘발성 메모리 소자(70b)의 저항값은, 제 1 노드(1)와 제 2 노드(2) 사이에 쓰기 전압을 인가함으로써 일률적으로 변화할 수 있을 뿐만 아니라, 제어부(75)를 통해 쓰기 전압을 인가함으로써 개별적으로 변화할 수도 있다.
예를 들어, 저항 블록(50)은 Rap 저항값이 25 kohm인 도 1의 MRAM 소자 25개가 병렬 연결될 수 있고, 이 경우 저항 블록(50)의 저항값은 1000 ohm이다. 저항 블록(50) 중 주 저항부(10)는 21개의 제 1 비휘발성 메모리 소자(70a)(예를 들어, MRAM 소자)를 포함할 수 있고, 저항 블록(50) 중 조정부(20)는 4개의 제 2 비휘발성 메모리 소자(70b)(예를 들어, MRAM 소자)를 포함할 수 있다.
저항 블록(50)의 저항값을 조절하기 위해, 제 1 노드(1)와 제 2 노드(2) 사이에 쓰기 전압을 인가함으로써 제 1 비휘발성 메모리 소자(70a) 및 제 2 비휘발성 메모리 소자(70b)의 저항값을 일률적으로 변화시킬 수 있다. 예를 들어, MRAM 소자의 TMR이 15%일 경우, 안티패러렐 상태에서 패러렐 상태로 변화된 저항 블록(50)의 저항값은 850 ohm이 될 수 있다.
또한, 저항 블록(50)의 저항값을 조절하기 위해, 조정부(20) 내 제어부(75)를 통해 제 2 비휘발성 메모리 소자(70b)에 전압을 인가함으로써, 상기 제 2 비휘발성 메모리 소자(70b)의 저항값을 개별적으로 변화시킬 수 있다. 예를 들어, 트랜지스터를 통해 1개의 MRAM 소자에 전압을 인가함으로써, 상기 MRAM 소자의 상태를 안티패러럴 상태로부터 패러럴 상태로 변화시킬 수 있다. 이 경우 MRAM 소자의 Rp 저항값은 21.25 kohm이 될 수 있다. 이 경우 저항 블록(50)의 저항값은 약 993 ohm이 된다. 이와 같이 제 2 비휘발성 메모리 소자(70b)의 개별적인 상태 변경을 통해 저항 블록(50)의 저항값을 7 ohm 단위로 수정할 수 있다.
선택적으로, 제어부(75)의 일 예인 트랜지스터는 스위치로서 사용될 수도 있다. 즉, 저항 블록(50)의 저항값을 조절하기 위해, 트랜지스터를 통해 전압을 인가하는 방식으로 저항값을 수정하는 것 대신에, 상기 트랜지스터를 턴 오프 시킴으로써 1개의 MRAM 소자의 전기적 연결이 제거될 수 있다. 이 경우 저항 블록(50)에는 Rap 25 kohm 저항값을 가지는 24개의 MRAM 소자 만이 연결된다. 따라서 저항 블록(50)의 저항값은 약 1040 ohm이 되므로, 40 ohm 단위로 저항값의 수정이 가능하다.
이와 같이 본 발명의 기술적 사상에 따른 저항 소자(100b)는 저항값의 변동이 적고, 특히 조정부(20)를 통해 저항값을 미세 조정할 수 있다. 나아가 반도체 회로의 저항 소자(100b)로서 사용되기 위해 웨이퍼 상에 폴리실리콘으로 구현된 저항 소자(100b)에 비하여 구현 면적이 감소되므로, 소자의 소형화 및 집적화에 기여할 수 있다.
도 6은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 디지털-아날로그 컨버터(200a)를 개략적으로 나타낸 회로도이다. 도 7은 도 6의 디지털-아날로그 컨버터(200a)의 저항 소자(100)를 더욱 자세히 나타낸 것이다. 이 실시예들에 따른 디지털-아날로그 컨버터(200a)는, 도 1 내지도 도 5의 저항 소자들(100a, 100b)를 이용하여 형성될 수 있다. 이하 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, 디지털-아날로그 컨버터(200a)는 디지털 신호를 아날로그 신호로 변환하도록 구성될 수 있다. 더욱 구체적으로, 디지털-아날로그 컨버터(200a)는 상기 디지털 신호에 따라 저항 소자(100)에 전류를 흘리고, 상기 전류를 더함으로써 아날로그 신호를 생성하도록 구성될 수 있다. 이를 위해, 디지털-아날로그 컨버터(200a)는 복수개의 제 1 제어부(210: 211, 212, 213, 214), 복수개의 저항 소자(100 : 101, 102, 104, 108), 및 제 1 조정부(250)를 포함할 수 있다.
비록 도 6은 전류를 더함으로써 아날로그 신호를 생성하는 방법으로 구성된 디지털-아날로그 컨버터(200a)를 개시하지만, 본 발명은 이에 제한되지 아니하며, 디지털-아날로그 컨버터는 디지털 신호에 따라 저항 소자(100)에 전압을 인가하고 상기 전압을 더함으로써 아날로그 신호를 생성하도록 구성될 수도 있다.
복수개의 제 1 제어부(210)는 디지털 신호에 따라 스위칭됨으로써, 디지털 신호에 상응하는 아날로그 신호를 제어하도록 구성될 수 있다. 더욱 구체적으로, 복수개의 제 1 제어부(210)는 각각 디지털 신호 내 복수개의 비트 신호들(b1, b2, b3, b4)을 수신하여, 상기 비트 신호들(b1, b2, b3, b4)에 상응하는 아날로그 부분 신호들을 제어하도록 구성될 수 있다. 상기 아날로그 부분 신호들은, 예를 들어, 레퍼런스 전압(-Vref)이 저항 소자(100)에 인가됨으로써 저항 소자(100)에 흐르는 전류들일 수 있다. 복수개의 제 1 제어부(210)는 복수개의 비트 신호들(b1, b2, b3, b4)에 따라 각각 상기 전류들을 그라운드(220)로 전달하거나 출력 단자(290)로 전달하도록 구성될 수 있다.
복수개의 저항 소자(100)는 복수개의 제 1 제어부(210)와 레퍼런스 전압 인가부(-Vref) 사이에 각각 연결될 수 있다. 복수개의 저항 소자(100)는 2진수로 가중된 저항기들일 수 있다. 즉, 복수개의 저항 소자(100) 중 일 저항 소자(102)의 저항값은 실질적으로 복수개의 저항 소자(100) 중 다른 저항 소자(101)의 저항값의 2배일 수 있다. 예를 들어, 저항 소자들(101, 102, 104, 108)의 저항값은 R, 2R, 4R, 및 8R일 수 있다.
복수개의 제 1 제어부(210) 중 디지털 신호의 MSB 비트 신호(b1)가 인가되는 제1 제어부(211)는 복수개의 저항 소자(100) 중 저항값이 가장 작은 저항 소자(101)와 연결될 수 있다. 따라서 레퍼런스 전압이 인가될 경우 상대적으로 큰 전류가 출력 저항(295)에 전달된다. 반면에, 복수개의 제 1 제어부(210) 중 디지털 신호의 LSB 비트 신호(b4)가 인가되는 제1 제어부(210)는 복수개의 저항 소자(100) 중 저항값이 가장 큰 저항 소자(108)와 연결될 수 있다. 따라서 레퍼런스 전압이 인가될 경우 상대적으로 작은 전류가 출력 저항(295)에 전달된다.
예를 들어, 도 6의 4 비트 디지털-아날로그 컨버터(200a)의 경우, 제 1 제어부(211)에는 디지털 신호의 MSB 비트 신호(b1)가 인가되므로, 가장 작은 저항값 R을 가지는 저항 소자(101)와 연결된다. 따라서 MSB 비트 신호(b1)가 '1'인 경우(예를 들어, MSB 비트 신호(b1)가 하이(high) 상태인 경우) 출력 저항(295)에 전류값 Vref/R = I가 전달된다. 한편, 제 1 제어부(214)는 디지털 신호의 LSB 비트 신호(b4)가 인가되므로, 가장 큰 저항값 8R을 가지는 저항 소자(108)와 연결된다. 따라서 LSB 비트 신호(b4)가 '1'인 경우 출력 저항(295)에 전류값 Vref/8R = I/8이 전달된다.
이와 같이 전달된 전류값들(예를 들어, I, I/8)은 각각 디지털 신호를 구성하는 비트 신호와 대응되는 아날로그 전류값을 가지므로, 상기 전류값들이 더해진 전류값은 디지털 신호와 대응되는 아날로그 전류값이 된다. 상기 디지털 신호와 대응되는 아날로그 전류값은 출력 저항(295)에 전달되므로, 디지털-아날로그 컨버터(200a)는 디지털 신호에 대응되는 아날로그 출력 전압(Vout)을 출력할 수 있다.
예를 들어, 디지털 신호로서 '1001'이 인가된 경우, b1 및 b4는 '1' (또는 하이 상태), b2 및 b3는 '0' (또는 로우(low) 상태)이 된다. 이 경우 출력 저항(295)에 전달된 전류값은 I + I/8 = 9I/8이므로, 디지털 신호에 대응되는 아날로그 출력 전압(Vout)은 9/8 * I * Rf가 된다.
제 1 조정부(250)는 복수개의 저항 소자(100)의 저항값을 조절하도록 구성될 수 있다. 더욱 구체적으로, 제 1 조정부(250)는 복수개의 저항 소자(100)에 쓰기 전압을 인가하도록 구성된 쓰기 전압 인가부(Vwrite)를 포함할 수 있다. 또한, 제 1 조정부(250)는 복수개의 저항 소자(100)와 쓰기 전압 인가부(Vwrite) 사이의 전기적 연결을 제어하도록 구성된 제 2 제어부(255)를 더 포함할 수 있다.
비록 도면에는 쓰기 전압 인가부(Vwrite)가 단일 전압원으로 도시되어 있지만, 본 발명은 이에 제한되지 않는다. 예를 들어, 비휘발성 메모리 소자가 플래시 메모리 소자일 경우, 쓰기 전압이 변화함에 따라 비휘발성 메모리 소자의 저항값이 계속적으로 변화할 수 있다. 이 경우 쓰기 전압 인가부는 제어 신호에 따라 플래시 메모리 소자에 인가되는 전압이 계속적으로 변화되도록 구성될 수 있다.
제 1 조정부(250)는 예를 들어 증폭기의 (+) 입력 단자에 연결될 수 있다. 디지털 신호가 아날로그 신호로 변환되는 동안, 제 2 제어부(255)는 상기 (+) 입력 단자와 접지 단자를 전기적으로 연결하도록 구성될 수 있다. 쓰기 동작이 수행되는 동안, 제 2 제어부(255)는 상기 (+) 입력 단자와 쓰기 전압 인가부(Vwrite)를 전기적으로 연결하도록 구성될 수 있다.
선택적으로, 디지털 신호가 아날로그 신호로 변환되는 동안, 스위치(292)는 턴 온 될 수 있고, 따라서 출력 단자(290)로부터 흐르는 전류가 출력 저항(295)으로 흐를 수 있다. 쓰기 동작이 수행되는 동안, 스위치(292)는 턴 오프 될 수 있다. 이 경우 증폭기의 (-) 입력 단자와 연결된 출력 단자(290)에는 쓰기 전압이 인가될 수 있다.
쓰기 전압 인가부(Vwrite)를 통해 복수개의 저항 소자(100)에 전압을 인가함으로써, 복수개의 저항 소자(100)의 저항값을 일률적으로 변경시킬 수 있다. 예를 들어, 도 6에 나타난 저항 소자들(100)의 패러렐 상태의 저항값이 각각 R, 2R, 4R, 8R이고 TMR(tunnel magnetic resistance)의 변화율이 100%일 수 있다. 이 경우, 쓰기 전압이 인가됨에 따라 저항 소자들(100)의 안티패러렐 상태의 저항값은 각각 2R, 4R, 8R, 16R이 될 수 있다.
쓰기 전압을 인가하여 저항 소자들(100)의 저항을 변경시킴으로써 고속 동작 또는 저전력 소모의 이점들이 달성될 수 있다. 더욱 구체적으로, 패러렐 상태의 작은 저항값(예를 들어, R, 2R, 4R, 8R)을 가지는 저항 소자(100)를 이용한 디지털-아날로그 컨버터(200a)는 RC 시정수(time constant)가 감소하므로 고속으로 동작되는 장점을 가진다. 안티패러렐 상태의 큰 저항(예를 들어, 2R, 4R, 8R, 16R)을 가지는 저항 소자(100)를 이용한 디지털-아날로그 컨버터(200a)는 저항 소자(100)로의 전류 누설(leakage)이 감소되므로 전력 절감 효과를 달성할 수 있다.
복수개의 저항 소자(100) 각각은 복수개의 비휘발성 메모리 소자(70)를 포함하는 저항 블록(50)을 적어도 1개 포함할 수 있다. 한편, 다른 저항 소자(104)의 저항값의 2배의 저항값을 가지는 저항 소자(108)가 1개의 저항 블록(50)을 가질 경우, 상기 다른 저항 소자(104)는 저항 블록(50)이 병렬로 2 개 연결된 구조를 포함할 수 있다.
더욱 구체적으로, 예를 들어, 도 7을 참조하면, 디지털-아날로그 컨버터(200a)의 저항 소자들(101, 102, 104, 108)을 구현하기 위해, 동일한 저항값(예를 들어, 8R)을 가지는 저항 블록(50)이 병렬 연결될 수 있다. 따라서 저항 소자(108)를 형성하기 위해 1개의 저항 블록(50)이 이용되고, 저항 소자(104)를 형성하기 위해 2개의 저항 블록(50)이 병렬 연결될 수 있다. 마찬가지로 다른 저항 소자들(101, 102)을 형성하기 위해, 각각 8개, 4개의 저항 블록들(50)이 병렬 연결될 수 있다. 결국, n비트의 디지털-아날로그 컨버터(200a) 회로를 구현하기 위해서는 2n-1 (개) 만큼의 저항 블록(50)이 필요함을 알 수 있다.
저항 블록(50)은 도 2 내지 도 5의 저항 블록(50)과 대응될 수 있다. 즉, 도 2 내지 도 5에서 설명한 바와 같이, 저항 블록(50)에 포함된 복수개의 비휘발성 메모리 소자(70)는 매트릭스 형태로 병렬 연결될 수 있으며, 주 저항부(10) 및 제 2 조정부(20)로 구분될 수 있다.
도 4 및 도 5에서 설명한 바와 같이, 주 저항부(10)의 제 1 비휘발성 메모리 소자(70a)와 제 2 조정부(20)의 제 2 비휘발성 메모리 소자(70b)는 제 1 노드(1)와 제 2 노드(2) 사이에서 서로 병렬로 연결될 수 있다. 주 저항부(10)의 제 1 비휘발성 소자는 제 1 노드(1)와 제 2 노드(2) 사이에 직접 연결될 수 있다. 제 2 조정부(20)는 복수개의 제 2 비휘발성 메모리 소자(70b)와 제 1 제어부(210) 사이의 전기적 연결을 각각 제어하도록 구성된 복수개의 제 3 제어부(75)를 더 포함할 수 있다.
예를 들어, 복수개의 제 1 제어부(210) 중 디지털 신호의 LSB 비트 신호(b4)에 따른 전류가 흐르는 저항 소자(108)를 구현하기 위해, 25 kohm의 저항값을 가지는 MRAM 소자인 비휘발성 메모리 소자(70)가 25개 병렬 연결될 수 있다. 더욱 구체적으로 25개의 MRAM 소자는 5 x 5 매트릭스 형태로 병렬 연결되어 1개의 저항 블록(50)을 형성할 수 있다. 여기서 1개의 저항 블록(50)의 저항값은 1 kohm이므로, 본 디지털-아날로그 컨버터(200a)에서는 8R = 1 kohm이 된다.
상술한 바와 같이, 저항 블록(50)의 저항값은 미세 조절될 수 있다. 예를 들어, 제 2 조정부(20) 내 제 3 제어부(75)를 통해 제 2 비휘발성 메모리 소자(70b)에 전압을 인가함으로써 상기 제 2 비휘발성 메모리 소자(70b)의 저항값을 개별적으로 변화시키거나, 제 3 제어부(75)를 통해 제 2 비휘발성 메모리 소자(70b)의 전기적 연결을 제어할 수 있고, 그에 따라 저항 블록(50)의 저항 값이 미세 조절될 수 있다.
이와 같이 저항 블록(50)의 저항 값이 미세 소절될 수 있으므로, 디지털-아날로그 컨버터(200a)의 변환 정확도가 향상될 수 있다. 시뮬레이션을 통해 조정 전과 조정 후의 디지털-아날로그 컨버터(200a)의 INL(integral non-linearity) 및 DNL(differential non-linearity)를 비교하면 다음과 같다.
조정 전 조정 후
INL 0.35 LSB 0.19 LSB
DNL 0.4 LSB 0.2 LSB
결국, 본 발명의 기술적 사상에 의한 실시예들에 따른 디지털-아날로그 컨버터(200a)는, 제 1 조정부(250)를 통해 저항 소자(100) 내 복수개의 비휘발성 메모리 소자(70)들의 저항값을 일률적으로 변경시킴으로써 저전력 또는 고속의 디지털-아날로그 컨버터(200a)를 구현할 수 있다. 또한, 본 발명의 기술적 사상에 의한 실시예들에 따른 디지털-아날로그 컨버터(200a)는, 제 2 조정부(20)를 통해 저항 소자(100) 내 복수개의 비휘발성 메모리 소자(70)들의 저항값을 개별적으로 변경시킴으로써 저항 블록(50)의 저항값을 정밀하게 조절할 수 있고, 따라서 디지털 신호가 그에 상응하는 아날로그 신호로 정확하게 컨버팅될 수 있다.
도 8 및 도 9는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 디지털-아날로그 컨버터(200b, 200c)를 개략적으로 나타낸 회로도들이다. 이 실시예들에 따른 디지털-아날로그 컨버터(200b, 200c)는 도 7의 디지털-아날로그 컨버터(200a)의 변형예일 수 있다. 이하 실시예들간의 중복되는 설명은 생략하기로 한다.
도 8 은 2진 코드(binary code)가 입력되어 아날로그 신호로 변환되기 위한 디지털-아날로그 컨버터(200b)를 나타낸 것이고, 도 9는 서모미터 코드(thermometer code)가 입력되어 아닐로그 신호로 변환되기 위한 디지털-아날로그 컨버터(200c)를 나타낸 것이다. 비록 도 8에 도시되지는 않았지만, 도 8은 디지털 아날로그 컨버터는 2진 코드를 서모미터 코드로 변환시키기 위한 디코더(decoder)를 더 포함할 수 있다.
도 8의 입력 신호와 도 9의 입력 신호를 비교하면 다음과 같다.
10진수 도 7의 입력 신호
(b1, b2)		 도 8의 입력 신호
(d1, d2, d3)
0 00 - (0, 0) 000 - (0, 0, 0)
1 01 - (0, 1) 001 - (0, 0, 1)
2 10 - (1, 0) 011 - (0, 1, 1)
3 11 - (1, 1) 111 - (1, 1, 1)
도 7의 입력 신호의 경우, 2진 코드가 입력 신호로서 입력되므로, 상기 입력 신호를 아날로그 신호로 변환시키기 위해, 디지털-아날로그 컨버터(200a) 내 저항 소자들(101, 102)은 저항값은 2진수로 가중될 수 있다.
한편, 도 8의 입력 신호의 경우, 서모미터 코드가 입력 신호로서 입력되므로, 상기 입력 신호를 아날로그 신호로 변환시키기 위해, 디지털-아날로그 컨버터(200a) 내 저항 소자들(100)의 저항값들은 서로가 실질적으로 동일할 수 있다.
이진 코드로 n개의 입력 단자로부터 비트 신호를 사용하여 2n개의 아날로그 데이터를 표현한 경우, 서모미터 코드는 2n-1개의 입력 단자로부터 비트 신호를 사용하여 2n개의 아날로그 데이터를 표현할 수 있다. 예를 들어, 도 7의 이진 코드의 경우 2개의 입력 단자로부터 비트 신호(b1, b2)를 입력 받아 4개의 아날로그 데이터를 표현한 것이며, 도 8의 서모미터 코드는 3개의 입력 단자로부터 비트 신호(d1, d2, d3)를 입력 받아 4개의 아날로그 데이터를 표현한 것이다.
도 10은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 디지털-아날로그 컨버터(200a)의 일부분을 개략적으로 나타낸 회로도이다. 이 실시예들에 따른 디지털-아날로그 컨버터(200a)는 도 6의 디지털-아날로그 컨버터(200a)의 변형예일 수 있다. 이하 실시예들간의 중복되는 설명은 생략하기로 한다.
도 10을 참조하면, 디지털 신호를 아날로그 신호로 변환하도록 구성된 디지털-아날로그 컨버터(200a)는 R-2R 사다리 회로망(R-2R ladder network)으로 구현될 수도 있다. 이 경우 각각의 사다리 마디(P)에서 오른쪽으로 바라다 본 저항값은 2R이고, 상기 사다리 마디(P)에서 아래로 바라다 본 저항값은 2R이다. 따라서 상기 사다리 마디(P)에서 오른쪽으로 흐르는 제 1 전류와 상기 사다리 마디(P)에서 상기 접지를 향해 아래쪽으로 흐르는 제 2 전류와 같을 수 있다.
한편, 사다리 마디(P)의 왼쪽으로부터 흐르는 전류는 상기 제 1 전류와 상기 제 2 전류의 합이므로, 상기 전류는 상기 제 1 전류 또는 상기 제 2 전류의 2배의 전류값을 가짐을 의미한다. 따라서 각각의 저항 소자(102)에 흐르는 전류는 서로 2배 차이가 나고, 이는 디지털 신호와 대응되는 아날로그 신호가 된다.
즉, 디지털 신호에 따라 아날로그 신호를 생성하기 위해, 복수개의 제 1 제어부(210)는 디지털 신호 내 복수개의 비트 신호들(b1, b2, b3, ..., bn)을 각각 수신하여, 상기 비트 신호에 따라 저항 소자(102)에 흐르는 전류를 그라운드로 전달하거나 출력 단자(290)로 전달하도록 구성될 수 있다. 이 경우 복수개의 저항 소자(100) 중 제 1 제어부(210)와 연결된 저항 소자들(102)의 저항값들은 서로 실질적으로 동일할 수 있다.
또한, R-2R 사다리 회로망을 구현하기 위해 2R의 저항값을 가지는 저항 소자(102) 및 R의 저항값을 가지는 저항 소자(101)가 구현되어야 하는데, 이들 저항 소자들(100)은 각각 저항 블록(50)을 포함할 수 있다. 이 경우, 2R의 저항값을 가지는 저항 소자(102)는 1개의 저항 블록(50)으로 구현되고, R의 저항값을 가지는 저항 소자(101)는 2개의 저항 블록(50)이 병렬로 연결된 구조로 구현될 수 있다.
본 발명의 기술 사상은 도 6 및 도 8의 2진수로 가중된 저항값들을 가지는 저항 소자로 구현된 디지털-아날로그 컨버터(200a, 200b), 도 9의 동일한 저항값들을 가지는 저항 소자로 구현되며 서모미터 코드를 이용한 디지털-아날로그 컨버터(200c), 도 10의 동일한 저항값들을 가지는 저항 소자로 구현되며 R-2R 사다리 회로망을 이용한 디지털-아날로그 컨버터(200d) 등 다양한 종류의 디지털-아날로그 컨버터(200a, 200b, 200c, 200d)에 적용될 수 있음이 이해될 것이다.
나아가 디지털-아날로그 컨버터(200a, 200b, 200c, 200d)에 적용된 본 발명의 저항 소자에 관한 기술 사상은 단순한 실시예에 불과하며, 본 발명의 저항 소자에 관한 기술 사상은 상기 저항 소자가 반도체 회로의 저항 부하(resistive load)로 사용되는 모든 경우에 적용될 수 있음이 이해될 것이다.
본 발명을 명확하게 이해시키기 위해 첨부한 도면의 각 부위의 형상은 예시적인 것으로 이해하여야 한다. 도시된 형상 외의 다양한 형상으로 변형될 수 있음에 주의하여야 할 것이다. 도면들에 기재된 동일한 번호는 동일한 요소를 지칭한다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (22)

  1. 디지털 신호에 따라 스위칭됨으로써, 상기 디지털 신호에 상응하는 아날로그 신호를 제어하도록 구성된 복수개의 제 1 제어부; 및
    각각이 상기 복수개의 제 1 제어부와 연결되고, 비휘발성 메모리 소자를 포함하는 복수개의 저항 소자를 포함하는 디지털-아날로그 컨버터.
  2. 제 1 항에 있어서,
    상기 디지털-아날로그 컨버터는, 상기 디지털 신호에 따라 상기 저항 소자에 전류를 흘리거나 또는 상기 저항 소자의 양단에 전압을 인가하고, 상기 전류 또는 상기 전압을 더함으로써 아날로그 신호를 생성하도록 구성된 것을 특징으로 하는 디지털-아날로그 컨버터.
  3. 제 1 항에 있어서,
    상기 복수개의 저항 소자 중 일 저항 소자의 저항값은 실질적으로 상기 복수개의 저항 소자 중 다른 저항 소자의 저항값의 2배가 됨으로써, 상기 복수개의 저항 소자는 2진수로 가중된 저항기들(binary-weighted resistors)을 구성하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  4. 제 3 항에 있어서,
    상기 다른 저항 소자의 저항값의 2배의 저항값을 가지는 상기 일 저항 소자는, 복수개의 비휘발성 메모리 소자를 포함하는 저항 블록을 포함하고,
    상기 다른 저항 소자는 상기 저항 블록이 병렬로 2개 연결된 구조를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  5. 제 1 항에 있어서,
    상기 복수개의 저항 소자 중 일 저항 소자의 저항값은 실질적으로 상기 복수개의 저항 소자 중 다른 저항 소자의 저항값과 동일한 것을 특징으로 하는 디지털-아날로그 컨버터.
  6. 제 5 항에 있어서,
    상기 디지털 입력은 서머미터 코드(thermometer code)를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  7. 제 5 항에 있어서,
    상기 디지털-아날로그 컨버터는 R-2R 사다리 회로망(R-2R ladder network)인 것을 특징으로 하는 디지털-아날로그 컨버터.
  8. 제 7 항에 있어서,
    상기 R-2R 사다리 회로망에서, 2R 성분은 복수개의 비휘발성 메모리 소자를 포함하는 저항 블록을 포함하고, R 성분은 상기 저항 블록이 병렬로 2개 연결된 구조를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  9. 제 1 항에 있어서,
    상기 비휘발성 메모리 소자는 상변화 메모리(PRAM) 소자, 자기 메모리(MRAM) 소자, 저항 메모리(ReRAM) 소자, 강유전체 메모리(FRAM) 소자, 및 플래시 메모리(flash memeory) 소자를 포함하는 그룹 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  10. 제 1 항에 있어서,
    상기 복수개의 저항 소자의 저항값을 조절하도록 구성된 제 1 조정부(calibration unit)를 더 포함하는 디지털-아날로그 컨버터.
  11. 제 10 항에 있어서,
    상기 제 1 조정부는,
    상기 복수개의 저항 소자에 쓰기 전압을 인가하도록 구성된 쓰기 전압 인가부; 및
    상기 복수개의 저항 소자와 상기 쓰기 전압 인가부 사이의 전기적 연결을 제어하도록 구성된 제 2 제어부를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  12. 제 1 항에 있어서,
    상기 복수개의 저항 소자 중 적어도 하나의 저항 소자는, 복수개의 비휘발성 메모리 소자를 포함하는 저항 블록을 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  13. 제 12 항에 있어서,
    상기 복수개의 비휘발성 메모리 소자는 서로가 병렬로 연결된 것을 특징으로 하는 디지털-아날로그 컨버터.
  14. 제 13 항에 있어서,
    상기 병렬로 연결된 복수개의 비휘발성 메모리 소자는 매트릭스(matrix) 형태로 연결된 것을 특징으로 하는 디지털-아날로그 컨버터.
  15. 제 12 항에 있어서,
    상기 저항 블록은,
    복수개의 제 1 비휘발성 메모리 소자를 포함하는 주 저항부(main resistor unit); 및
    복수개의 제 2 비휘발성 메모리 소자를 포함하는 제 2 조정부를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  16. 제 15 항에 있어서,
    상기 제 1 비휘발성 메모리 소자 및 상기 제 2 비휘발성 메모리 소자는 서로 병렬 연결된 것을 특징으로 하는 디지털-아날로그 컨버터.
  17. 제 15 항에 있어서,
    상기 제 2 조정부는, 상기 복수개의 제 2 비휘발성 메모리 소자의 저항값을 각각 제어하도록 구성된 복수개의 제 3 제어부를 더 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  18. 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 컨버터로서,
    상기 디지털 신호 내 복수개의 비트 신호들에 따라 스위칭됨으로써, 상기 비트 신호들에 상응하는 복수개의 아날로그 부분 신호를 제어하도록 구성된 제 1 제어부; 및
    각각이 상기 복수개의 제 1 제어부와 연결된 복수개의 저항 소자를 포함하고,
    상기 복수개의 저항 소자 중 적어도 하나의 저항 소자는, 매트릭스 형태로 병렬 연결된 복수개의 비휘발성 메모리 소자를 포함하는 저항 블록을 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  19. 제 18 항에 있어서,
    상기 복수개의 저항 소자의 저항값을 조절하도록 구성된 제 1 조정부(calibration unit)를 더 포함하고,
    상기 제 1 조정부는,
    상기 복수개의 저항 소자에 쓰기 전압을 인가하도록 구성된 쓰기 전압 인가부; 및
    상기 복수개의 저항 소자와 상기 쓰기 전압 인가부 사이의 전기적 연결을 제어하도록 구성된 제 2 제어부를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  20. 제 18 항에 있어서,
    상기 저항 블록은,
    복수개의 제 1 비휘발성 메모리 소자를 포함하는 주 저항부(main resistor unit); 및
    복수개의 제 2 비휘발성 메모리 소자를 포함하는 조정부(calibration unit)를 포함하고,
    상기 조정부는, 상기 복수개의 제 2 비휘발성 메모리 소자의 저항값을 각각 제어하도록 구성된 복수개의 제 3 제어부를 더 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
  21. 반도체 회로의 저항 부하(resistive load)로 사용되기 위한 저항 소자로서,
    매트릭스 형태로 병렬 연결된 복수개의 제 1 비휘발성 메모리 소자 및 복수개의 제 2 비휘발성 메모리 소자를 포함하며, 상기 반도체 회로의 제 1 노드와 제 2 노드 사이에 연결된 적어도 하나의 저항 블록을 포함하고,
    상기 복수개의 제 1 비휘발성 메모리 소자는 상기 제 1 노드와 상기 제 2 노드 사이에 직접 연결된 것을 특징으로 하는 저항 소자.
  22. 제 21 항에 있어서,
    상기 제 1 노드와 상기 제 2 노드 사이에 연결되며, 상기 복수개의 제 2 비휘발성 메모리 소자의 저항값을 각각 제어하도록 구성된 복수개의 제어부를 더 포함하는 저항 소자.
KR1020100120615A 2010-11-30 2010-11-30 저항 소자 및 이를 이용한 디지털-아날로그 컨버터 KR20120059023A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100120615A KR20120059023A (ko) 2010-11-30 2010-11-30 저항 소자 및 이를 이용한 디지털-아날로그 컨버터
US13/157,730 US8477055B2 (en) 2010-11-30 2011-06-10 Resistor devices and digital-to-analog converters using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100120615A KR20120059023A (ko) 2010-11-30 2010-11-30 저항 소자 및 이를 이용한 디지털-아날로그 컨버터

Publications (1)

Publication Number Publication Date
KR20120059023A true KR20120059023A (ko) 2012-06-08

Family

ID=46126252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100120615A KR20120059023A (ko) 2010-11-30 2010-11-30 저항 소자 및 이를 이용한 디지털-아날로그 컨버터

Country Status (2)

Country Link
US (1) US8477055B2 (ko)
KR (1) KR20120059023A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109844772A (zh) * 2016-11-09 2019-06-04 国际商业机器公司 存储器单元结构
KR20230062920A (ko) * 2021-11-01 2023-05-09 한국과학기술연구원 뉴로모픽 장치 및 이의 구동 방법
KR20230071986A (ko) * 2021-11-17 2023-05-24 한국과학기술연구원 뉴로모픽 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860597B2 (en) * 2011-07-06 2014-10-14 Qualcomm Incorporated Digital to-analog converter circuitry with weighted resistance elements
TWI521534B (zh) 2013-10-09 2016-02-11 新唐科技股份有限公司 積體電路及其運作方法
TWI548203B (zh) 2014-01-08 2016-09-01 新唐科技股份有限公司 電壓產生器以及振盪裝置與操作方法
TWI524080B (zh) 2014-01-29 2016-03-01 新唐科技股份有限公司 應用於積體電路的運作記錄電路及其運作方法
TWI506251B (zh) 2014-02-21 2015-11-01 Nuvoton Technology Corp 流體流量記錄裝置及方法
TWI524179B (zh) 2014-04-22 2016-03-01 新唐科技股份有限公司 儲存單元控制器及其控制方法、以及儲存裝置
WO2015163928A1 (en) 2014-04-26 2015-10-29 Hewlett-Packard Development Company, L.P. Switched memristor analog-to-digital conversion
US9600999B2 (en) 2014-05-21 2017-03-21 Universal City Studios Llc Amusement park element tracking system
US9263218B2 (en) 2014-05-23 2016-02-16 Nuvoton Technology Corporation Variable resistance memory cell based electrically resettable fuse device
US9748943B2 (en) * 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9773550B2 (en) * 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9871528B1 (en) * 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10909449B2 (en) * 2017-04-14 2021-02-02 Samsung Electronics Co., Ltd. Monolithic multi-bit weight cell for neuromorphic computing
CN110557123A (zh) * 2018-06-04 2019-12-10 恩智浦美国有限公司 分段式电阻型数模转换器
EP3751409B1 (en) * 2019-06-12 2024-02-28 Nokia Technologies Oy Integrated circuits
CN112583410A (zh) 2019-09-27 2021-03-30 恩智浦美国有限公司 分段式数模转换器
US20220406392A1 (en) * 2021-06-21 2022-12-22 Intel Corporation Techniques for analog multibit data representation for in-memory computing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179750A (en) 1978-04-13 1979-12-18 Burroughs Corporation Magnetic bubble type D/A converter
JP2000020634A (ja) 1998-06-26 2000-01-21 Canon Inc デジタル・アナログ・多値データ処理装置および半導体装置
US6225933B1 (en) 2000-09-29 2001-05-01 Motorola, Inc. Digital to analog converter using magnetoresistive memory technology
US6677877B2 (en) 2002-03-29 2004-01-13 The United States Of America As Represented By The Secretary Of The Navy Comparator, analog-to-digital converter and method of analog-to-digital conversion using non-linear magneto-electronic device
JP4205938B2 (ja) * 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
JP4251576B2 (ja) * 2006-07-28 2009-04-08 シャープ株式会社 不揮発性半導体記憶装置
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
US7605659B2 (en) * 2006-09-07 2009-10-20 National Semiconductor Corporation Gain adjustment for programmable gain amplifiers
US8164937B2 (en) * 2008-12-22 2012-04-24 Unity Semiconductor Corporation Digital potentiometer using third dimensional memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109844772A (zh) * 2016-11-09 2019-06-04 国际商业机器公司 存储器单元结构
KR20230062920A (ko) * 2021-11-01 2023-05-09 한국과학기술연구원 뉴로모픽 장치 및 이의 구동 방법
KR20230071986A (ko) * 2021-11-17 2023-05-24 한국과학기술연구원 뉴로모픽 장치

Also Published As

Publication number Publication date
US8477055B2 (en) 2013-07-02
US20120133538A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
KR20120059023A (ko) 저항 소자 및 이를 이용한 디지털-아날로그 컨버터
JP6481667B2 (ja) ニューラルネットワーク回路
US7482844B2 (en) Analog-to-digital converter with programmable floating gate
JP5684080B2 (ja) アナログ／デジタル変換器
US8681033B2 (en) Analog-to-digital converter including differential pair circuit
JP6452655B2 (ja) 多段デジタル−アナログ変換器
WO2001026233A1 (en) Digital to analog converter trim apparatus and method
JP2010074015A (ja) 半導体装置
KR20000014400A (ko) 디지털/아날로그 변환기
KR20010078087A (ko) 개선된 선형성 및 정정시간을 갖는 디지털 스위칭포텐셔미터
TW200838152A (en) System and methods for providing compact digitally controlled trim of multi-segment circuits
CN110912561B (zh) 数模转换器传输函数修改
CN111429954B (zh) 电压校准电路、半导体存储结构及其电压校准方法
JP2009077370A (ja) デジタルアナログ変換器
JP2000323991A5 (ko)
US20190131996A1 (en) Digital-to-analog converters having a resistive ladder network
JP5766807B2 (ja) 両方の抵抗性枝路に対する独立した制御を有するデジタルポテンショメータ
JP2004515931A5 (ko)
JP7513704B2 (ja) セグメント化された抵抗器デジタルアナログコンバータ
US20090267681A1 (en) Integrated Circuit and Method of Configuring an Integrated Circuit
CN114268320B (zh) 数模转换电路、电子装置以及操作方法
CN113454562A (zh) 用于二进制加权分压器的补偿
US6437721B1 (en) Semiconductor integrated circuit apparatus for performing DA/AD conversion with high accuracy using a potential distribution of a string resistor
Creech et al. Digital potentiometers vs. mechanical potentiometers: Important design considerations to maximize system performance
JP2006197052A (ja) 電流セルマトリクス型ｄａ変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right