JP2010074015A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010074015A
JP2010074015A JP2008241956A JP2008241956A JP2010074015A JP 2010074015 A JP2010074015 A JP 2010074015A JP 2008241956 A JP2008241956 A JP 2008241956A JP 2008241956 A JP2008241956 A JP 2008241956A JP 2010074015 A JP2010074015 A JP 2010074015A
Authority
JP
Japan
Prior art keywords
current source
unit current
unit
switch
arrangement region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008241956A
Other languages
English (en)
Inventor
Kenichiro Yamaguchi
賢一郎 山口
Atsushi Okumura
敦 奥村
Mitsugi Kusunoki
貢 楠
Tomoo Murata
知生 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008241956A priority Critical patent/JP2010074015A/ja
Priority to US12/507,660 priority patent/US7903013B2/en
Publication of JP2010074015A publication Critical patent/JP2010074015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 D−Aコンバータの出力精度と動作速度を向上させる。
【解決手段】 並列動作する複数電流源素子で構成される単位電流源と単位電流源スイッチを備える半導体装置において、単位電流源を構成する複数電流源素子を電流源配置領域に距離的に均等に分散して配置することで、電流源素子の距離に依存する誤差を低減し、単位電流源スイッチは小さな領域に集中配置することで寄生容量による動作遅延を低減する。上記に加えてR2R抵抗ラダーを備える半導体装置において、単位電流源スイッチのポジ側/ネガ側それぞれにR2R抵抗ラダーを設け、ポジ側とネガ側のR2R抵抗ラダーを単位電流源スイッチ毎にショートし、その接続点と基準電源間の配線を等長とすることで配線寄生抵抗による非直線性誤差をキャンセルする。
【選択図】 図５

Description

本発明は、半導体装置の性能向上を目的としたものである。特に、デジタル−アナログコンバータ（Ｄ−Ａコンバータ）を搭載する半導体集積回路に関するものである。
従来、Ｄ−Ａコンバータの出力精度を向上させる技術として、例えば、特許文献１および２に記載の技術があった。
特開平２−２８８４２０号公報 特開平４−２１７１２０号公報
Ｄ−Ａコンバータ半導体装置では、その出力精度と動作速度が大きな性能指標となる。高速動作が要求されるＤ−Ａコンバータでは、電流源を用いた電流駆動型のＤ−Ａコンバータを用いる場合が多い。電流駆動型のＤ−Ａコンバータとしては、入力されるデジタルデータビット数に応じた単位電流源によるセグメント(電流加算)方式、R2R抵抗ラダーで単位電流源の電流を各ビット電流に対応する電流値に重み付けするR2R方式、入力データビット数に応じて任意の上位ビットにセグメント方式、残りの下位ビットにR2R方式を用いるセグメントR2R方式がある。
上記電流駆動型のＤ−Ａコンバータは、いずれの場合も製造ばらつきによる単位電流源の相対誤差が出力精度に大きく影響する。そのため、高速動作に加えて高精度な出力を要求される場合には、製造ばらつきを低減し単位電流源の相対精度を向上させることが必須となる。また、R2R抵抗ラダー回路を用いるR2R方式とセグメントR2R方式では、製造ばらつきによる単位電流源の相対誤差に加えて、R2R抵抗ラダーの配線寄生抵抗による単位電流源の重み付け誤差の低減も必要となる。
電流駆動型Ｄ−Ａコンバータの具体例として、図１に一般的なセグメントR2R方式のＤ−Ａコンバータのブロック図を示す。以下、図１に従って簡単にセグメントR2R方式のＤ−Ａコンバータを説明する。入力されるデジタルコードの内、任意の上位nビット(n:1以上の自然数)はデコードしてセグメント部の単位電流源スイッチSS(1)〜(2n-1)の制御信号として入力され、(2n-1)本の単位電流源SQ(1)〜(2n-1)の出力を制御する。残りの下位mビット(m:1以上の自然数)は、R2R部の単位電流源スイッチSR(1)〜(m)に入力され、R2R抵抗ラダーにより各ビット電流に重み付けされるm本の単位電流源RQ(1)〜(m)の出力を制御する。このようにセグメント部の単位電流源の出力電流とR2R部の単位電流源の出力電流を組み合わせることで、(n+m)ビットのデジタルコードをアナログ電流に変換する。尚、Qrefは単位電流源SQ(1)〜(2n-1)およびRQ(1)〜(m)の参照電流源であり、基準電圧Vrefと基準抵抗Rrefにより生成される定電流をQrefに流し、出力されるベース電位をオペアンプにフィードバックすることで単位電流源の基準電位を生成し、SQ(1)〜(2n-1)およびRQ(1)〜(m)に供給している。
図２に示したセグメントR2R方式のＤ−Ａコンバータは、図１のSQ(1)〜(2n-1)およびRQ(1)〜(m)の各単位電流源を、並列数L(L:2以上の自然数)で同時に並列動作する複数電流源素子で構成した様子を示している。図２のように、各単位電流源を並列動作する複数電流源素子で構成することで、製造ばらつきによる単位電流源間の相対誤差を低減し出力精度を向上させることが知られている。例えば、並列動作するL個の電流源素子で各単位電流源を構成することで、単位電流源間のランダムな相対誤差を１／√Ｌに低減することができる。
図３は、図１および図２のR2R部を詳細に示した図である。単位電流源RQ(1)〜(m)の出力は、出力端子に接続される各単位電流源スイッチSR(1)〜(m)のポジ側に設けられた一連のR2R抵抗ラダーによって、各ビット電流に重み付けされた電流を出力する。RL(1)〜(m)は、R2R抵抗ラダーとその基準電源端子(図３の場合はGND電源端子)間の配線寄生抵抗を示している。図中の各接点(0)〜(m-1)において、RL(1)〜(m)による基準電源端子からの電圧降下がある為、R2R抵抗ラダーによる基準電源端子と出力端子への単位電流源の電流分配比は完全な理想比とはならない。また、単位電流源RQ(1)〜(m)各々の出力/非出力、つまり出力端子に接続される各単位電流源スイッチSR(1)〜(m)のポジ側をONするか、出力端子に接続されないネガ側をONするかによって、各接点(0)〜(m-1)での基準電源端子からの電圧降下量が変化し、それに応じて電流分配比も変化する為、アナログ出力に非直線性誤差が生じる。一般的に、図２中で示した配線寄生抵抗の内RL(1)〜(m-1)はR2R部内での配線である為、無視することが可能な微小な配線抵抗であるが、RL(m)は基準電源端子の位置によって数mmの長距離配線となり、RL(1)〜(m-1)に比べて桁で大きな配線抵抗となる。その為、単位電流源RQ(1)〜(m)各々の出力/非出力によってRL(m)による電圧降下量が変化することで、アナログ出力に大きな非直線性誤差をもたらす場合がある。
図３に対して図４は、単位電流源RQ(1)〜(m) 各々の出力/非出力によってRL(m)による電圧降下が変化しない構成としたR2R部を示している。図３では各単位電流源スイッチSR(1)〜(m)の出力端子接続側であるポジ側にのみR2R抵抗ラダーを設けているのに対し、図４ではネガ側にもR2R抵抗ラダーを設けている。更に、各単位電流源スイッチのポジ側/ネガ側で対称となったR2R抵抗ラダーで基準電源端子への接続配線を共通とすることで、単位電流源RQ(1)〜(m)各々の出力/非出力によってRL(m)による電圧降下量が変化しないようになっている。この構成とすることで、R2R方式を用いたＤ−Ａコンバータ出力の直線性を向上させることが知られている。
電流駆動型のＤ−Ａコンバータでより高精度な出力を求める場合、要求ビット数に応じて単位電流源の数も増える。また上記したように、製造ばらつきによる単位電流源間のランダムな相対誤差を低減する為に各単位電流源を並列動作する複数電流源素子で構成しようとした場合に、必然的に膨大な数の電流源素子が必要になり、電流源素子を配置する面積が非常に大きくなる。この場合、電流源素子を配置する面積が大きくなることにより、電流源素子の距離に比例する特性誤差が単位電流源の相対精度を低下させることで、要求される出力精度を達成出来ないことに気が付いた。
また同時に、各単位電流源の出力/非出力を制御する単位電流源スイッチも大面積に渡って配置することになるため、出力端子と単位電流源スイッチの配線が長距離となる。この長距離配線容量の充放電が原因となり、各単位電流源の出力/非出力の切替え(スイッチング)動作遅延が顕著となる。
また更には、要求する出力精度が高くなるに従って、微小な配線寄生抵抗の電圧降下によるR2R抵抗ラダー重み付け誤差が出力精度に与える影響も無視できなくなってくる。具体的には、図４において、微小な配線抵抗であるRL(1)〜(m-1)による電圧効果も出力の非直線性誤差として現れ、要求される出力精度を達成出来ないことに気が付いた。図４では、各単位電流源スイッチのポジ側/ネガ側で対称となるようにそれぞれにR2R抵抗ラダーを設け、更にポジ側のR2R抵抗ラダーとネガ側のR2R抵抗ラダーで基準電源端子への接続配線を共通としていることで、各単位電流源の出力/非出力によって配線寄生抵抗による電圧降下量が変化することはない。しかし、ポジ側/ネガ側のR2R抵抗ラダーをショートさせた各接点(0)〜(m-1)からの基準電源端子への接続配線が共通である為、基準電源端子からの距離が遠い接点程配線抵抗が大きく見える。つまり、例えば基準電源端子から距離的に最も遠い接点(0)から見える配線抵抗はＲＬ（１）＋ＲＬ（２）＋…＋ＲＬ（ｍ−１）＋ ＲＬ（ｍ）であるが、隣の接点(1)から基準電源端子に向かって見える配線抵抗はＲＬ（２）＋…＋ＲＬ（ｍ−１）＋ ＲＬ（ｍ）となる。このように、基準電源端子から見た各接点(0)〜(m-1)の電圧降下量には段階的なばらつきがある。この場合に、基準電源端子から見た電圧降下量は接点(0)＞接点(1)＞接点（２）…＞接点(m-1)となり、各単位電流源に重み付けされる電流値に相対誤差が生じる。このため、アナログ出力に直線性が得られず、要求される出力精度が達成できない。
本発明の代表的なものの一例を示せば、以下の通りである。すなわち、本発明の半導体装置は、複数の単位電流源と、前記複数の単位電流源の各々について電流の出力/非出力を制御するスイッチとを有する半導体装置であって、前記複数の単位電流源の各々は、前記スイッチの独立な制御により任意の並列数で同時に並列動作する複数電流源素子から構成され、前記並列動作する複数電流源素子は電流源配置領域内に距離的に等間隔に分散して配置されており、一方で、前記スイッチは電流源配置領域内と別領域に距離的に集中的に配置されていることを特徴とする。
より具体的には、本発明の半導体装置は、複数の単位電流源を含んで成る電流源分散配置領域と、前記複数の単位電流源と電気的に接続され、かつ、前記電流源分散配置領域とは領域的に分離されたスイッチ集中配置領域とを備え、前記スイッチ集中配置領域は前記複数の単位電流源を制御する複数の単位電流源スイッチを含んで成り、前記複数の単位電流源スイッチの各々は、それぞれ前記複数の単位電流源を構成する任意の並列数で並列動作する複数電流源素子を制御するよう構成され、前記電流源分散配置領域内に互いに隣接して配置された２つの電流源素子は、それぞれ前記複数の単位電流源スイッチの中の互いに異なる２つの単位電流源スイッチによって制御されるよう構成されていることを特徴とする。
本発明によれば、半導体装置において高精度出力と高速性を同時に実現できる。
本発明が上記課題を解決する手段は以下の通りである。
製造ばらつきによる単位電流源間のランダムな相対誤差を低減する為に単位電流源を並列動作する複数電流源素子で構成した上で、並列動作する複数電流源素子(=１つの単位電流源)を電流源配置領域内で距離的に均等に分散して配置することで、電流源素子の距離に比例する特性誤差が原因となる単位電流源間の相対誤差を低減する。一方で、並列動作する複数電流源素子で構成された各単位電流源を制御する各単位電流源スイッチは、上記の電流源配置領域内とは領域的に分離された小領域に局所集中的に配置することで、各単位電流源スイッチと出力端子の配線が広範囲に渡らないようにする。また、上記の単位電流源スイッチ集中配置領域は出力端子近傍が望ましい。また更には、各単位電流源スイッチと対応する各単位電流源の接続を、電圧クランプ素子、例えばベース電位を一定電位でバイアスしたバイポーラトランジスタを介して接続することで、単位電流源スイッチと単位電流源間の配線容量によるスイッチング動作への影響を小さくする。
また更には、R2R抵抗ラダー回路においては、出力端子に接続される各単位電流源スイッチのポジ側と出力側ではないネガ側で対称となるようにそれぞれに一連のR2R抵抗ラダーを設けた上で、各単位電流源スイッチのポジ側とネガ側にそれぞれ接続される2R抵抗(ラダーの末端はR抵抗)の一端を接続して、その接続点から基準電源端子への配線をそれぞれ独立とし、かつ、独立とした各配線を等長とすることで、基準電源端子からの距離に依存する電圧降下量のばらつきを無くす。本発明のR2R抵抗ラダー回路を用いた場合、配線寄生抵抗による非直線性誤差は、ほぼ完全にキャンセルされる。
以下、本発明の各実施例について、図面を参照しながら詳細に説明する。
［実施例１］
図５は、本発明の実施形態であるセグメントR2R型のＤ−Ａコンバータの構成の一例を示した図であり、セグメント部の単位電流源SQ(1)〜(2n-1)及びR2R部の単位電流源RQ(1)〜(m)に関わらず、平列数Lの複数電流源素子で構成した各単位電流源を電流源分散配置領域内に距離的に均等に分散して配置している。SQ(1)〜(2n-1)及びRQ(1)〜(m)の各単位電流源は並列動作(並列数L)する複数電流源で構成することで製造ばらつきによるランダムな相対誤差を１／√Ｌに低減しており、且つ、各単位電流源毎に並列数Lで並列動作する複数電流源素子を電流源分散配置領域内に距離的に均等に分散して配置することで、電流源素子の距離に比例する特性誤差が原因となる単位電流源間の相対誤差を低減している。また同時に、SQ(1)〜(2n-1)およびRQ(1)〜(m)の各単位電流源のベース電位を一定バイアスするための基準電位を生成する参照電流源Qrefも、並列数Lで並列動作する複数電流源で構成し、且つ、この電流源分散配置領域中に距離的に均等に分散して配置している。一方で、電流源分散配置領域内に分散配置されているSQ(1)〜(2n-1)およびRQ(1)〜(m)の各単位電流源に対して、それぞれ対象となる単位電流源スイッチSS(1)〜(2n-1)およびSR(1)〜(m)は、スイッチ集中配置領域に集中して配置することで長距離配線によるスイッチング動作の遅延を軽減している。
［実施例２］
図６は、本発明の実施形態であるセグメントR2R型のＤ−Ａコンバータの構成の他の一例を示した図である。図６に示すように、スイッチ集中配置領域に集中して配置した各単位電流源スイッチSS(1)〜(2n-1)およびSR(1)〜(m)を、ベース電位を一定バイアスしたNPNバイポーラトランジスタのコレクタに接続し、このNPNバイポーラトランジスタの各エミッタを各単位電流源スイッチSS(1)〜(2n-1)およびSR(1)〜(m)に対応する各単位電流源SQ(1)〜(2n-1)およびRQ(1)〜(m)のコレクタに接続することで、分散配置により長距離配線となってしまう単位電流源のコレクタノードの配線容量でスイッチング動作が遅延してしまうのを抑制している。
図７は、本実施例である図５及び図６のR2R部を詳細に示した図である。図７の構成の特徴を以下に示す。まず、各単位電流源RQ(1)〜(m)に接続された単位電流源スイッチSR(1)〜(m)の出力端子接続側であるポジ側と出力側ではないネガ側には、それぞれ一連のR2R抵抗ラダーが接続されていて、かつ、ポジ側とネガ側で対称となったR2R抵抗ラダーにおいて、各電流源スイッチSR(1)〜(m)のポジ側とネガ側にそれぞれ接続されている2R抵抗(ラダーの末端はR抵抗)の一端を接点(0)〜(m-1)でショートさせから、それぞれ独立の配線で基準電源端子(GND)へ接続している。更に、この接点(0)〜(m-1)から基準電源端子(GND)への各配線を等長としている。
接点(0)〜(m-1)から基準電源端子(GND)への各配線は等長であるため、基準電源端子(GND)と接点(0)〜(m-1)間の配線抵抗RL(1)〜(m-1)は一様である。そのため、接点(0)〜(m-1)各々の基準電源端子(GND)からの電圧降下量は同じであり、RL(1)〜(m-1)による非直線性誤差は生じない。R2R部に本構成を適用することで、配線抵抗による非直線性誤差はほぼ完全にキャンセルすることが可能である。
セグメントR2R型のD−Aコンバータを示した図である。 図１において各単位電流源を並列動作する複数電流源素子で構成した図である。 図１におけるR2R部の一般的な構成を示した図である。 図３のR2R回路において単位電流源スイッチのネガ側にもR2Rラダーを付加し、更にポジ側のR2Rラダーとネガ側のR2Rラダーの基準電源配線を共通にした構成を示す図である 本発明を適用したセグメントR2R型のD−Aコンバータを示した図である。セグメント部およびR2R部共に単位電流源スイッチは集中配置し、並列動作する複数電流源素子で構成した各単位電流源を電流源分散配置領域内に距離的に均等に分散して配置している様子を示した図である。 図５において各単位電流源スイッチと対応する各単位電流源の間にクランプ素子を追加した図である。 図５、６において本発明を適用したR2R部の構成を示した図である。
符号の説明
SS(1)〜(2n-1)…セグメント部単位電流源スイッチ、
SQ(1)〜(2n-1)…セグメント部単位電流源、
SR(1)〜(m)…R2R部単位電流源スイッチ、
RQ(1)〜(m)…R2R部単位電流源、
Qref…参照電流源、
Vref…基準電圧、
Rref…基準抵抗、
RL(1)〜(m)…R2R配線寄生抵抗、
接点(0)〜(m-1)…出力側と非出力側のR2R抵抗ラダーの接続点。

Claims (14)

  1. 複数の単位電流源と、
    前記複数の単位電流源の各々について電流の出力/非出力を制御するスイッチと
    を有する半導体装置であって、
    前記複数の単位電流源の各々は、前記スイッチの独立な制御により任意の並列数で同時に並列動作する複数電流源素子から構成され、
    前記並列動作する複数電流源素子は電流源配置領域内に距離的に等間隔に分散して配置されており、
    一方で、前記スイッチは電流源配置領域内と別領域に距離的に集中的に配置されている
    ことを特徴とする半導体装置。
  2. 請求項１において、
    前記スイッチの各々は、スイッチ集中配置領域の近傍もしくは同領域内に配置した電圧クランプ素子を介して前記複数の単位電流源に接続される
    ことを特徴とする半導体装置。
  3. 複数の単位電流源を含んで成る電流源分散配置領域と、
    前記複数の単位電流源と電気的に接続され、かつ、前記電流源分散配置領域とは領域的に分離されたスイッチ集中配置領域と
    を備え、
    前記スイッチ集中配置領域は前記複数の単位電流源を制御する複数の単位電流源スイッチを含んで成り、
    前記複数の単位電流源スイッチの各々はそれぞれ前記複数の単位電流源を構成する任意の数で並列接続された複数電流源素子を制御するよう構成され、
    前記電流源分散配置領域内に互いに隣接して配置された２つの電流源素子は、それぞれ前記複数の単位電流源スイッチの中の互いに異なる２つの単位電流源スイッチによって制御されるよう構成されている
    ことを特徴とする半導体装置。
  4. 請求項３において、
    前記複数の単位電流源を構成する任意の数で並列接続された複数電流源素子の各々は、互いに並列動作する
    ことを特徴とする半導体装置。
  5. 請求項４において、
    前記複数の単位電流源スイッチの中の１つの単位電流源スイッチによって制御される１つの単位電流源を構成する、任意の並列数で並列動作する複数電流源素子は、前記電流源分散配置領域内にて距離的に互いに分散して配置されている
    ことを特徴とする半導体装置。
  6. 請求項５において、
    前記複数の単位電流源のベース電位を一定バイアスするための基準電位を生成する参照電流源を更に備え、
    前記参照電流源は任意の並列数で並列動作する複数電流源素子で構成されており、前記複数の単位電流源を構成する複数電流源素子と共に前記電流源分散配置領域内に分散して配置されている
    ことを特徴とする半導体装置。
  7. 請求項６において、
    前記電流源分散配置領域内に分散して配置されている前記複数の単位電流源の出力/非出力を制御する前記複数の単位電流源スイッチは、前記スイッチ集中配置領域内にて距離的に集中して配置されている
    ことを特徴とする半導体装置。
  8. 請求項３において、
    前記スイッチ集中配置領域は、R2Rラダーおよび前記複数の単位電流源スイッチの中の第１のスイッチ群を含んで成るR2R部と、前記複数の単位電流源スイッチの中の前記第１のスイッチ群とは異なる第２のスイッチ群を含んで成るセグメント部とを有し、
    前記第１のスイッチ群を構成する各単位電流源スイッチのポジ側およびネガ側には、それぞれ一連の前記R2Rラダーが接続され、
    前記ポジ側と前記ネガ側とで対称となったR2Rラダーについて、各単位電流源スイッチのポジ側およびネガ側の2R抵抗は、接点にてショートしつつ基準となる電源端子に接続され、
    前記接点と前記電源端子とを接続する配線が、対応する単位電流源スイッチ間で互いに等長である
    ことを特徴とする半導体装置。
  9. 請求項８において、
    前記複数の単位電流源を構成する任意の数で並列接続された複数電流源素子の各々は、互いに並列動作する
    ことを特徴とする半導体装置。
  10. 請求項９において、
    前記複数の単位電流源スイッチの中の１つの単位電流源スイッチによって制御される１つの単位電流源を構成する、任意の並列数で並列動作する複数電流源素子は、前記電流源分散配置領域内にて距離的に互いに分散して配置されている
    ことを特徴とする半導体装置。
  11. 請求項１０において、
    前記複数の単位電流源のベース電位を一定バイアスするための基準電位を生成する参照電流源を更に備え、
    前記参照電流源は任意の並列数で並列動作する複数電流源素子で構成されており、前記複数の単位電流源を構成する複数電流源素子と共に前記電流源分散配置領域内に分散して配置されている
    ことを特徴とする半導体装置。
  12. 請求項１１において、
    前記電流源分散配置領域内に分散して配置されている前記複数の単位電流源の出力/非出力制御する前記複数の単位電流源スイッチは、前記スイッチ集中配置領域内にて距離的に集中して配置されている
    ことを特徴とする半導体装置。
  13. 複数の単位電流源と、
    前記複数の単位電流源の各々について電流の出力/非出力を制御するスイッチと、
    前記スイッチ各々のポジ側とネガ側それぞれに一連のR2R抵抗ラダーと
    を有する半導体装置であって、
    前記スイッチ各々のポジ側に付加したR2R抵抗ラダーの電源接続側抵抗(2R抵抗)とネガ側に付加したR2R抵抗ラダーの電源接続側抵抗(2R抵抗)とは互いに接続され、かつ、この各接続点と電源接続点との接続はそれぞれ配線抵抗が等しい
    ことを特徴とする半導体装置。
  14. 請求項１３において、
    前記スイッチの各々は、スイッチ集中配置領域の近傍もしくは同領域内に配置した電圧クランプ素子を介して前記複数の単位電流源に接続される
    ことを特徴とする半導体装置。
JP2008241956A 2008-09-22 2008-09-22 半導体装置 Pending JP2010074015A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008241956A JP2010074015A (ja) 2008-09-22 2008-09-22 半導体装置
US12/507,660 US7903013B2 (en) 2008-09-22 2009-07-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008241956A JP2010074015A (ja) 2008-09-22 2008-09-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2010074015A true JP2010074015A (ja) 2010-04-02

Family

ID=42036903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008241956A Pending JP2010074015A (ja) 2008-09-22 2008-09-22 半導体装置

Country Status (2)

Country Link
US (1) US7903013B2 (ja)
JP (1) JP2010074015A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080299358A1 (en) * 2007-05-30 2008-12-04 Kuchar David M Transparent Barrier Tape
CN101388865B (zh) * 2008-10-29 2011-08-03 四川和芯微电子股份有限公司 一种优化高速数据接口输出波形的电流分段电路
US8184031B1 (en) * 2010-11-23 2012-05-22 Northrop Grumman Systems Corporation High-order wide band modulators and multiplying digital-to-analog converters using distributed weighting networks
US10832014B1 (en) 2018-04-17 2020-11-10 Ali Tasdighi Far Multi-quadrant analog current-mode multipliers for artificial intelligence
US10789046B1 (en) 2018-04-17 2020-09-29 Ali Tasdighi Far Low-power fast current-mode meshed multiplication for multiply-accumulate in artificial intelligence
US10826525B1 (en) 2018-04-17 2020-11-03 Ali Tasdighi Far Nonlinear data conversion for multi-quadrant multiplication in artificial intelligence
US11144316B1 (en) 2018-04-17 2021-10-12 Ali Tasdighi Far Current-mode mixed-signal SRAM based compute-in-memory for low power machine learning
US11016732B1 (en) 2018-04-17 2021-05-25 Ali Tasdighi Far Approximate nonlinear digital data conversion for small size multiply-accumulate in artificial intelligence
US10884705B1 (en) 2018-04-17 2021-01-05 Ali Tasdighi Far Approximate mixed-mode square-accumulate for small area machine learning
US10862501B1 (en) 2018-04-17 2020-12-08 Ali Tasdighi Far Compact high-speed multi-channel current-mode data-converters for artificial neural networks
US10848167B1 (en) 2018-04-17 2020-11-24 Ali Tasdighi Far Floating current-mode digital-to-analog-converters for small multipliers in artificial intelligence
US10804925B1 (en) 2018-04-17 2020-10-13 Ali Tasdighi Far Tiny factorized data-converters for artificial intelligence signal processing
CN109586725B (zh) * 2018-12-22 2023-04-28 成都华微科技有限公司 超高精度r-2r电阻网络开关阵列
US11449689B1 (en) 2019-06-04 2022-09-20 Ali Tasdighi Far Current-mode analog multipliers for artificial intelligence
US11610104B1 (en) 2019-12-30 2023-03-21 Ali Tasdighi Far Asynchronous analog accelerator for fully connected artificial neural networks
US11615256B1 (en) 2019-12-30 2023-03-28 Ali Tasdighi Far Hybrid accumulation method in multiply-accumulate for machine learning
US20240014824A1 (en) * 2022-07-11 2024-01-11 Qualcomm Incorporated Common-mode current removal schemes for digital-to-analog converters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069852U (ja) * 1999-12-21 2000-07-04 株式会社アドバンテスト 電流制御型ｄ／ａ変換器、及びそれを用いたパルス幅調整回路
JP2005159762A (ja) * 2003-11-26 2005-06-16 Matsushita Electric Ind Co Ltd 電流駆動装置およびその製造方法
JP2007158166A (ja) * 2005-12-07 2007-06-21 Nec Electronics Corp 電流源セル配置構造およびｄａ変換器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292625A (en) * 1979-07-12 1981-09-29 Advanced Micro Devices, Inc. Monolithic digital-to-analog converter
JPH02288420A (ja) 1989-04-27 1990-11-28 Nec Corp Ｄａ変換器
JP2703120B2 (ja) 1990-12-18 1998-01-26 富士通株式会社 ディジタル・アナログ変換器
US6583744B2 (en) * 2001-06-22 2003-06-24 Texas Instruments Incorporated Correction circuit for beta mismatch between thermometer encoded and R-2R ladder segments of a current steering DAC
US6674377B1 (en) * 2002-04-25 2004-01-06 Rambus Inc. Circuit, apparatus and method for improved current distribution of output drivers enabling improved calibration efficiency and accuracy
TWI244270B (en) * 2005-01-17 2005-11-21 Novatek Microelectronics Corp Digital-to-analog converter
TWI316795B (en) * 2005-10-25 2009-11-01 Novatek Microelectronics Corp Current steering digital-to-analog converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069852U (ja) * 1999-12-21 2000-07-04 株式会社アドバンテスト 電流制御型ｄ／ａ変換器、及びそれを用いたパルス幅調整回路
JP2005159762A (ja) * 2003-11-26 2005-06-16 Matsushita Electric Ind Co Ltd 電流駆動装置およびその製造方法
JP2007158166A (ja) * 2005-12-07 2007-06-21 Nec Electronics Corp 電流源セル配置構造およびｄａ変換器

Also Published As

Publication number Publication date
US7903013B2 (en) 2011-03-08
US20100072821A1 (en) 2010-03-25

Similar Documents

Publication Publication Date Title
JP2010074015A (ja) 半導体装置
JP5166375B2 (ja) スイッチ損失を改善するための回路アーキテクチャを有するデジタル／アナログ変換器
US8477055B2 (en) Resistor devices and digital-to-analog converters using the same
CN103095303B (zh) 一种电流型与电压型组合数模转换器
JPS61210723A (ja) デジタル‐アナログ変換器
JP2000081920A (ja) 電流出力回路
US7982581B2 (en) Digital potentiometer architecture with multiple string arrays allowing for independent calibration in rheostat mode
KR900008822B1 (ko) 디지탈/아날로그변환기
US9692378B2 (en) Programmable gain amplifier with analog gain trim using interpolation
CN114333657B (zh) 电流采样系统、可调电压源及图像信号发生器
US6344815B2 (en) Digital-to-analog converter
US4888589A (en) Digital-to-analog converter with diode control
WO2016032660A1 (en) Monotonic segmented digital to analog converter
JPH0123966B2 (ja)
KR950010210B1 (ko) 전자 회로 및 아나로그 대 디지탈 컨버터
JP2737927B2 (ja) 抵抗分圧型ディジタル−アナログ変換器
JP4510987B2 (ja) Ｄａ変換装置
JPH0777353B2 (ja) デジタル・アナログ変換器
JP2734029B2 (ja) 直並列形ａｄ変換器
CN108390668B (zh) 一种译码器和具有该译码器的电子装置
CN117411489A (zh) 一种电压输出型数模转换器及其驱动器以及电子设备
JPH04217120A (ja) ディジタル・アナログ変換器
JPH0786949A (ja) デジタル・アナログ変換器
JP2605874B2 (ja) Ｄ―ａ変換器
EP0603904B1 (en) Digital-to-analogue conversion circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001