CN108390668B - 一种译码器和具有该译码器的电子装置 - Google Patents

一种译码器和具有该译码器的电子装置 Download PDF

Info

Publication number
CN108390668B
CN108390668B CN201810214403.4A CN201810214403A CN108390668B CN 108390668 B CN108390668 B CN 108390668B CN 201810214403 A CN201810214403 A CN 201810214403A CN 108390668 B CN108390668 B CN 108390668B
Authority
CN
China
Prior art keywords
mosfets
type
controlled
row
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810214403.4A
Other languages
English (en)
Other versions
CN108390668A (zh
Inventor
高展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810214403.4A priority Critical patent/CN108390668B/zh
Publication of CN108390668A publication Critical patent/CN108390668A/zh
Application granted granted Critical
Publication of CN108390668B publication Critical patent/CN108390668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种译码器和具有该译码器的电子装置，该译码器包括：第一数量个控制位以及所述控制位控制的2m行开关阵列，m为自然数，每一行所述开关阵列包括n1行n2列MOSFET，所述MOSFET包括N型MOSFET和P型MOSFET，每一所述控制位控制的N型MOSFET和P型MOSFET的个数均为2n，n为变量，n为自然数，n的取值随着控制位的从高到底的顺序而递减，部分所述控制位控制的MOSFET在所述2m行开关阵列中均匀分布，部分所述控制位控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布。本发明能够优化译码器的开关的版图布局，降低梯度误差以及温度场误差对译码器带来的影响。

Description

一种译码器和具有该译码器的电子装置
技术领域
本发明涉及控制电路技术领域，尤其涉及一种译码器和具有该译码器的电子装置。
背景技术
译码器(decoder)是可以将输入的二进制代码翻译成输出信号，以表示其原来含义的电路。译码器的开关的版图布局至关重要，直接影响译码器的性能指标。
译码器的一重要的性能指标是电流源匹配误差，电流源匹配误差在译码器的开关的版图设计中主要表现为：
(1)随机匹配误差，随机误差是由匹配特性决定，取决于单位开关的尺寸，通常尽可能增加单位开关管子的尺寸，以降低随机匹配误差给电路带来的不利影响，但同时会让开关阵列具有较大的面积。
(2)两维的梯度误差，即X方向和Y方向的梯度误差，且具有线性特性。在开关阵列中，由于各单元、器件之间通过金属连接，金属连线存在电阻，沿着电源线方向，电压存在一个梯度的变化，这个电压梯度变化就会导致开关产生梯度误差。
(3)温度场误差，芯片工作会散发热量，使得芯片上的温度以某一点为中心向四周逐渐降低，导致芯片各个开关有一定的温度场误差，对大面积的开关树阵列而言，尤其明显。要减少此种误差的影响，需要各单元中心对称分布，温度场误差也称为对称误差。
随着译码器的开关精度的提高，开关增多，面积随之增大，阵列中的梯度误差及温度场误差也会变得更加明显，需要通过优化各开关的排布顺序，来弥补梯度误差造成的非线性以及温度场误差的影响。
因此，如何进行译码器的开关版图布局，以降低梯度误差以及温度场误差的影响，是目前亟待解决的技术问题。
发明内容
有鉴于此，本发明提供一种译码器和具有该译码器的电子装置，用于优化译码器的开关的版图布局，降低梯度误差以及温度场误差对译码器带来的影响。
为解决上述技术问题，本发明提供一种译码器，包括：
第一数量个控制位以及所述控制位控制的2m行开关阵列，m为自然数，每一行所述开关阵列包括n1行n2列金属氧化物半导体场效应晶体管MOSFET，所述MOSFET包括N型MOSFET和P型MOSFET，每一所述控制位控制的N型MOSFET和P型MOSFET的个数均为2n，n为变量，n为自然数，n的取值随着控制位的从高到底的顺序而递减，部分所述控制位控制的MOSFET在所述2m行开关阵列中均匀分布，部分所述控制位控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布。
优选地，所述m由所有控制位控制的MOSFET的总数量决定。
优选地，相邻的两行所述开关阵列呈轴对称。
优选地，所述n1和n2的取值相同。
优选地，每一行所述开关阵列中，位于同一行的MOSFET类型相同，均为N型MOSFET或P型MOSFET，N型MOSFET占用的行数与P型MOSFET占用的行数相同。
优选地，每一行所述开关阵列中，前n1/2行MOSFET的类型相同，后n1/2行MOSFET的类型相同。
优选地，每一行所述开关阵列中，每一行MOSFET呈轴对称和/或中心对称。
优选地，当所述第一数量为8时，所述控制位包括D7～D0，D7控制的N型MOSFET和P型MOSFET的个数均为28个，D6控制的N型MOSFET和P型MOSFET的个数均为27个，D5控制的N型MOSFET和P型MOSFET的个数均为26个，D4控制的N型MOSFET和P型MOSFET的个数均为25个，D3控制的N型MOSFET和P型MOSFET的个数均为24个，D2控制的N型MOSFET和P型MOSFET的个数均为23个，D1控制的N型MOSFET和P型MOSFET的个数均为22个，D0控制的N型MOSFET和P型MOSFET的个数均为21个，所述2m为32，所述第三数量为36，每一行所述开关阵列的36个MOSFET呈6行6列的矩阵方式排列。
优选地，D4～D0控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布。
本发明还提供一种电子装置，包括上述译码器。
本发明的上述技术方案的有益效果如下：
本发明实施例中，译码器的部分控制位控制的MOSFET在2m行开关阵列中均匀分布，另一部分控制位控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布，使得每一控制位控制的MOSFET尽可能均匀分布于多行开关阵列中，而不是相对集中在某相邻的几行开阵阵列中，从而能够更好消除梯度误差、对称性误差以及工艺随机误差，并且具有良好的抗热梯度效应，较好的单调性、失调误差、微分和积分、线性、无杂散动态范围以及信噪比，从而提高译码器的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一的一行开关阵列的结构示意图；
图2为本发明实施例二的一行开关阵列的结构示意图；
图3为本发明实施例的开关阵列的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种译码器，包括：第一数量个控制位以及所述控制位控制的2m行开关阵列，m为自然数，每一行所述开关阵列包括n1行n2列MOSFET(金属氧化物半导体场效应晶体管)，所述MOSFET包括N型MOSFET和P型MOSFET，每一所述控制位控制的N型MOSFET和P型MOSFET的个数均为2n，n为变量，n的取值随着控制位的从高到底的顺序而递减，部分所述控制位控制的MOSFET在所述2m行开关阵列中均匀分布，部分所述控制位控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布。
一控制位控制的MOSFET在2m行开关阵列中均匀分布是指：每一行开关阵列中，该控制位控制的MOSFET的个数相同，该种方式适用于控制的MOSFET的个数较多的控制位，一般为高位控制位，例如译码器包括8个控制位(D7～D0)，D7为最高位控制位，D0为最低位控制位。
二阶等差数列是指：对于一个给定的数列，把它的连续两项an+1与an的差an+1-an记为bn，得到一个新数列，把数列bn称为原数列的一阶差数列，如果cn＝bn+1-bn，则数列cn是an的二阶差数列。一控制位控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布，也就是说，该控制位控制的MOSFET，尽可能不集中排布在相邻的多行开关阵列中，使得该控制位控制的MOSFET在2m行开关阵列中尽可能均匀分布。该种方式适用于控制的MOSFET的个数较少的控制位，一般为低位控制位。
本发明实施例中，译码器的部分控制位控制的MOSFET在2m行开关阵列中均匀分布，另一部分控制位控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布，使得每一控制位控制的MOSFET尽可能均匀分布于多行开关阵列中，而不是相对集中在某相邻的几行开阵阵列中，从而能够更好消除梯度误差、对称性误差以及工艺随机误差，并且具有良好的抗热梯度效应，较好的单调性、失调误差、微分和积分、线性、无杂散动态范围以及信噪比，从而提高译码器的可靠性。
本发明实施例中，第一数量可以为8,10……等。
举例来说，译码器包括8个控制位(D7～D0)，以及，8个控制位控制的32行开关阵列(0～31)(请参考图3)，请参考图1和图2，每一行开关阵列包括6行6列MOSFET，MOSFET包括N型MOSFET和P型MOSFET，一个N型MOSFET和一个P型MOSFET组成一个开关管。本发明实施例中，每一控制位控制的N型MOSFET和P型MOSFET的个数均为2n，n为变量，n的取值随着控制位的从高到底的顺序而递减。
例如，D7控制的N型MOSFET(图1和图2中的D7n)和P型MOSFET(图1和图2中的D7p)的个数均为28(即256)；
D6控制的N型MOSFET(图1和图2中的D6n)和P型MOSFET(图1和图2中的D6p)的个数均为27(即128)；
D5控制的N型MOSFET(图1和图2中的D5n)和P型MOSFET(图1和图2中的D5p)的个数均为26(即64)；
D4控制的N型MOSFET和P型MOSFET的个数均为25(即32)；
D3控制的N型MOSFET和P型MOSFET的个数均为24(即16)；
D2控制的N型MOSFET和P型MOSFET的个数均为23(即8)；
D1控制的N型MOSFET和P型MOSFET的个数均为22(即4)；
D0控制的N型MOSFET和P型MOSFET的个数均为21(即2)。
图1和图2中，DN为D4、D3、D2或D1控制的MOSFET。DY为相同类型相同尺寸的虚拟(dummy)MOSFET，虚拟MOSFET为没有实际连接的MOSFET，其目的在于，使得MOSFET周围环境一致，减小工艺制造的偏差。
本发明实施例中，部分所述控制位(如D7～D5)控制的MOSFET在所述2m行开关阵列中均匀分布。例如，D7控制的MOSFET在每一行开关阵列中的数量为16个，其中，8个N型MOSFET和8个P型MOSFET，D6控制的MOSFET在每一行开关阵列中的数量为8个，其中，4个N型MOSFET和4个P型MOSFET，D5控制的MOSFET在每一行开关阵列中的数量为4个，其中，2个N型MOSFET和2个P型MOSFET。
另外，另一部分所述控制位控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布。例如，D4控制的MOSFET所在的开关阵列的行编号包括：第0，3，4，7，8，11，12，15，16，19，20，23，24，27，28，31行；D3控制的MOSFET所在的开关阵列的行编号包括：第1，6，9，14，17，22，25，30行；D2控制的MOSFET所在的开关阵列的行编号包括：第2，5，18，21行；D1控制的MOSFET所在的开关阵列的行编号包括：第10，13行，D0控制的MOSFET所在的开关阵列的行编号包括：第26行。
图1和图2所示的实施例中，第30行和DY均由相同类型相同尺寸的虚拟(dummy)MOSFET填充。
从上面的例子可以看出，D7～D0中，每一控制位控制的N型MOSFET和P型MOSFET的个数均为2n，n为变量，n的取值随着控制位的从高到底的顺序而递减，D7～D5控制的MOSFET在32行开关阵列中均匀分布，D4～D0控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布，而不是集中在32行开关阵列的某相邻的几行中，例如，D4控制的MOSFET只排布于0～16行，在16～31行没有排布，则该种排布方式为不均匀排布方式。上述实施例中，每一控制位控制的MOSFET尽可能均匀分布于多行开关阵列中，从而弥补梯度误差造成的非线性以及温度场误差的影响，提高译码器的性能指标。
本发明实施例中，优选地，所述m由所有控制位控制的MOSFET的总数量决定。优选地，2m为开关阵列能够摆放下所有所述控制位控制的MOSFET时的行数的最小值。举例来说，8bit的译码器(即包括8个控制位)，N型MOSFET及P型MOSFET的个数均为256(D7)+128(D6)+64(D5)+32(D4)+16(D3)+8(D2)+4(D1)+2(D0)＝510，即MOSFET的总数量为1020，如果每一行开关阵列为6行6列，则m最小取5，即2m等于32，32行开关阵列最多能够摆放(32×6×6)1152个MOSFET，因而，满足8bit的译码器的需求，其中，空位可以填充虚拟MOSFET。如果m取4，即2m等于16，16行开关阵列最多能够摆放(16×6×6)576个MOSFET，因而，不满足8bit的译码器的需求。但是，如果m取6，即2m等于64，64行开关阵列最多能够摆放(64×6×6)2304个MOSFET，会存在很多的空位需要填充虚拟MOSFET，浪费译码器的面积，提高成本。
在本发明的一些优选实施例中，每一行所述开关阵列的排布方式相同，也就是说，每一行开关阵列按照相同的方式排布，使得开关阵列的排布方式更加均匀，从而弥补梯度误差造成的非线性以及温度场误差的影响，提高译码器的性能指标。
在本发明的一些优选实施例中，相邻的两行所述开关阵列呈轴对称，该种结构考虑译码器的开关的版图的整体的对称性，可以使得MOSFET匹配，减少工艺制造偏差。
在本发明的一些优选实施例中，所述n1和n2的取值相同，也就是说，每一开关阵列中包含相同的行和列，从而使得开关阵列的排布方式更加均匀，弥补梯度误差造成的非线性以及温度场误差的影响，提高译码器的性能指标。当然，在本发明的其他一些实施例中，n1和n2的值也可以不同。
在本发明的一些优选实施例中，每一行所述开关阵列中，位于同一行的MOSFET的类型相同，均为N型MOSFET或P型MOSFET，从而同一行可以采用相同的工艺制作，降低工艺难度。且，N型MOSFET占用的行数与P型MOSFET占用的行数相同，从而使得开关阵列的排布方式更加均匀。例如，如图1和图2所示的实施例中，一行开关阵列共6行MOSFET，6行MOSFET中，3行N型MOSFET，3行P型MOSFET。
进一步优选地，每一行所述开关阵列中，前n1/2行MOSFET的类型相同，后n1/2行MOSFET的类型相同，从而前n1/2行MOSFET可以采用相同的工艺制作，后n1/2行MOSFET可以采用相同的工艺制作，降低工艺难度。
在本发明的一些优选实施例中，每一行所述开关阵列中，每一行MOSFET呈轴对称和/或中心对称。举例来说，图1和图2中的开关阵列的每一行MOSFET，均呈中心对称和轴对称。该种结构考虑每一MOSFET的分布，使MOSFET匹配，减少工艺制造偏差，且能够满足高转换精度、高速度的要求。
图1和图2所示的实施例的译码器采用了两层次(3行N型MOSFET组成一层，3行P型MOSFET组成一层)、两维(开关阵列的每一行MOSFET，均呈中心对称和轴对称)、两阶(D7～D0控制的N型MOSFET和P型MOSFET的个数均为2n，n为变量，n的取值随着控制位的从高到底的顺序而递减，D4～D0控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布)的结构，在数字输入代码从全0逐步递增到全1时，MOSFET依次打开时，该结构能够更好消除产生的梯度误差、对称性误差以及工艺随机误差，并且具有良好的抗热梯度效应，具有较好的单调性、失调误差、微分和积分线性、无杂散动态范围以及信噪比。
开关树阵列的随机误差主要是由一些随机因素，如制版偏差，光刻误差以及掺杂浓度的随机起伏造成，其结果是使匹配单元的特征属性，如电流，压降，阻值等呈随机正态分布。系统误差主要由电路树形开关管结构，版图结构或工艺加工中存在的一些特定因素造成，主要有以下四种：梯度误差，对称误差，边缘效应和电流源有效输出阻抗。假设数字输入信号依次递增，梯度误差及对称性误差相互抵消，随着数字输入寻列的递增，管子的分布都是中心对称，能够降低由于应力，和热梯度引起的管子失配。
本发明实施例还提供一种电子装置，包括上述任一实施例中的译码器。所述电子设备可以为屏幕驱动IC(集成电路)，或者，显示装置，或者，应用于雷达、通信、电子对抗中的电子装置。
除非另作定义，本发明中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种译码器，其特征在于，包括：
第一数量个控制位以及所述控制位控制的2m行开关阵列，m为自然数，每一行所述开关阵列包括n1行n2列金属氧化物半导体场效应晶体管MOSFET，所述MOSFET包括N型MOSFET和P型MOSFET，每一所述控制位控制的N型MOSFET和P型MOSFET的个数均为2n，n为变量，n为自然数，n的取值随着控制位的从高到底的顺序而递减，一部分所述控制位控制的MOSFET在所述2m行开关阵列中均匀分布，另一部分所述控制位控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布。
2.根据权利要求1所述的译码器，其特征在于，2m为开关阵列能够摆放下所有所述控制位控制的MOSFET时的行数的最小值。
3.根据权利要求1所述的译码器，其特征在于，相邻的两行所述开关阵列呈轴对称。
4.根据权利要求1所述的译码器，其特征在于，所述n1和n2的取值相同。
5.根据权利要求1所述的译码器，其特征在于，每一行所述开关阵列中，位于同一行的MOSFET类型相同，均为N型MOSFET或P型MOSFET，N型MOSFET占用的行数与P型MOSFET占用的行数相同。
6.根据权利要求5所述的译码器，其特征在于，每一行所述开关阵列中，前n1/2行MOSFET的类型相同，后n1/2行MOSFET的类型相同。
7.根据权利要求6所述的译码器，其特征在于，每一行所述开关阵列中，每一行MOSFET呈轴对称和/或中心对称。
8.据权利要求1所述的译码器，其特征在于，当所述第一数量为8时，所述控制位包括D7～D0，D7控制的N型MOSFET和P型MOSFET的个数均为28个，D6控制的N型MOSFET和P型MOSFET的个数均为27个，D5控制的N型MOSFET和P型MOSFET的个数均为26个，D4控制的N型MOSFET和P型MOSFET的个数均为25个，D3控制的N型MOSFET和P型MOSFET的个数均为24个，D2控制的N型MOSFET和P型MOSFET的个数均为23个，D1控制的N型MOSFET和P型MOSFET的个数均为22个，D0控制的N型MOSFET和P型MOSFET的个数均为21个，所述2m为32，每一行所述开关阵列中的MOSFET呈6行6列的矩阵方式排列。
9.根据权利要求8所述的译码器，其特征在于，D4～D0控制的MOSFET所在的开关阵列的行编号呈二阶等差数列排布。
10.一种电子装置，其特征在于，包括如权利要求1-9任一项所述的译码器。
CN201810214403.4A 2018-03-15 2018-03-15 一种译码器和具有该译码器的电子装置 Active CN108390668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810214403.4A CN108390668B (zh) 2018-03-15 2018-03-15 一种译码器和具有该译码器的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810214403.4A CN108390668B (zh) 2018-03-15 2018-03-15 一种译码器和具有该译码器的电子装置

Publications (2)

Publication Number Publication Date
CN108390668A CN108390668A (zh) 2018-08-10
CN108390668B true CN108390668B (zh) 2021-09-21

Family

ID=63067795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810214403.4A Active CN108390668B (zh) 2018-03-15 2018-03-15 一种译码器和具有该译码器的电子装置

Country Status (1)

Country Link
CN (1) CN108390668B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012151144A1 (en) * 2011-05-03 2012-11-08 Microchip Technology Incorporated Switch sequencing for code-range-specific linearity improvement in digital-to-analog converters
CN106054483A (zh) * 2016-08-17 2016-10-26 京东方科技集团股份有限公司 阵列基板及其控制方法、制作方法、显示装置
CN106330183A (zh) * 2016-08-22 2017-01-11 电子科技大学 一种dac电流源阵列排布方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9094042B2 (en) * 2013-08-09 2015-07-28 Silicon Laboratories Inc. DAC current source matrix patterns with gradient error cancellation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012151144A1 (en) * 2011-05-03 2012-11-08 Microchip Technology Incorporated Switch sequencing for code-range-specific linearity improvement in digital-to-analog converters
CN106054483A (zh) * 2016-08-17 2016-10-26 京东方科技集团股份有限公司 阵列基板及其控制方法、制作方法、显示装置
CN106330183A (zh) * 2016-08-22 2017-01-11 电子科技大学 一种dac电流源阵列排布方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 12-b, 150 MHz Sample/s CMOS Current Steering D/A Converter with Gradient;JINGUANG JIANG;《Analog Integrated Circuits and Signal Processing》;20050420;全文 *
一种超高速10 位D / A 转换器的设计;严纲;《微电子学》;20081231;全文 *

Also Published As

Publication number Publication date
CN108390668A (zh) 2018-08-10

Similar Documents

Publication Publication Date Title
US7903013B2 (en) Semiconductor device
US10291254B2 (en) Digital-to-analog conversion circuit and method, source driver and display apparatus
CN103620964B (zh) 用于数/模转换器中的代码范围特定线性度改进的开关定序
KR100509899B1 (ko) 서모미터 디코더 및 커패시터 어레이를 포함하는커패시터-어레이 디지털/아날로그 컨버터
JP2008034955A (ja) ディジタル−アナログ変換器および映像表示装置
CN102591084B (zh) 液晶显示装置、驱动电路及其驱动方法
US10756750B2 (en) Method for arranging current source array of digital-to-analog converter and layout of common-source current source array
US10186205B2 (en) Display panel, source driving circuit and device
US5446407A (en) Trimming circuit
JP2010278450A (ja) アナログディジタル変換器
US20180130392A1 (en) Low-voltage digital-to-analog signal conversion circuit, data driving circuit, and display system
JP2010278450A5 (zh)
US6346901B1 (en) Digital-to-analog conversion circuit
CN108390668B (zh) 一种译码器和具有该译码器的电子装置
US10840232B2 (en) Shielding in a unit capacitor array
CN113543470B (zh) 基于电阻串数模转换器的版图结构和芯片
JP2007142379A (ja) アナログディジタル変換器
US9583631B1 (en) Transistors with uniform density of poly silicon
Lee et al. A High Voltage Driving Chiplet in Standard 0.18-μm CMOS for Micro-Pixelated LED Displays Integrated with LTPS TFTs
TWI577138B (zh) 電流源裝置
JP5046131B2 (ja) 超伝導デジタルアナログ変換回路およびその変換回路におけるバイアス電流の駆動方法
CN100380813C (zh) 数模转换器
CN110970478A (zh) 一种显示面板及显示装置
JP3461339B2 (ja) 抵抗ラダー型ディジタル／アナログ変換器
CN100437726C (zh) 驱动显示装置的电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant