CN113543470B - 基于电阻串数模转换器的版图结构和芯片 - Google Patents

Abstract

本申请提供了一种基于电阻串数模转换器的版图结构和芯片，所述基于电阻串数模转换器的版图结构中至少一个电阻阵列单元、至少一个电压选择开关阵列单元和数字逻辑电路单元顺序排布，第一金属层用于所述至少一个电阻阵列单元的第一模拟信号线的布线，第二金属层用于至少一个电阻阵列单元和至少一个电压选择开关阵列单元的第二模拟信号线的布线，以及至少一个电压选择开关阵列单元和所述数字逻辑电路单元的第一数字信号线的布线，第二模拟信号线和第一数字信号线的布线方向一致。可见，这样的版图结构布线简洁分明，既能满足RDAC对器件匹配的需求，又可以灵活使用，提高版图设计的效率，节省芯片开发成本。

Description

基于电阻串数模转换器的版图结构和芯片

技术领域

本申请涉及电子技术领域，具体涉及一种基于电阻串数模转换器的版图结构和芯片。

背景技术

数模转换器作为数字世界和模拟世界沟通的桥梁，在消费类电子产品、通讯系统、军用/民用电子系统等许多方面有着广泛的应用。电阻串数模转换器（RDAC）结构简单、单调性好，广泛应用在集成电路中。RDAC通过输入信号控制n位电压选择开关阵列从电阻串中选择所需的参考电压，实现数字信号到模拟信号的转换。但随着精度的提高，电路所需的电压选择开关阵列的开关管数量和电阻数量急剧增长，芯片的面积也随之增大，从而使得芯片的制造成本也随之增加。

发明内容

基于现有技术的不足，本申请提供了一种基于电阻串数模转换器的版图结构和芯片，以期优化版图结构，降低芯片制造成本。

第一方面，本申请实施例提供了一种基于电阻串数模转换器的版图结构，包括：至少一个电阻阵列单元、至少一个电压选择开关阵列单元和数字逻辑电路单元，以及第一金属层和第二金属层；

所述至少一个电阻阵列单元、所述至少一个电压选择开关阵列单元和所述数字逻辑电路单元顺序排布；

所述第一金属层用于所述至少一个电阻阵列单元的第一模拟信号线的布线；

所述第二金属层用于所述至少一个电阻阵列单元和所述至少一个电压选择开关阵列单元的第二模拟信号线的布线，以及所述至少一个电压选择开关阵列单元和所述数字逻辑电路单元的第一数字信号线的布线，所述第二模拟信号线和所述第一数字信号线的布线方向一致。

第二方面，本申请实施例提供了一种芯片，包括如上述第一方面所述的基于电阻串数模转换器的版图结构。

可见，本实例中，基于电阻串数模转换器的版图结构中至少一个电阻阵列单元、至少一个电压选择开关阵列单元和数字逻辑电路单元顺序排布，第一金属层用于所述至少一个电阻阵列单元的第一模拟信号线的布线，第二金属层用于至少一个电阻阵列单元和至少一个电压选择开关阵列单元的第二模拟信号线的布线，以及至少一个电压选择开关阵列单元和所述数字逻辑电路单元的第一数字信号线的布线，第二模拟信号线和第一数字信号线的布线方向一致。可见，这样的版图结构不仅紧凑美观，而且布局合理，布线简洁分明，既能满足RDAC对器件匹配的需求，又可以灵活使用，提高版图设计的效率，节省芯片开发成本。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种基于电阻串数模转换器的版图结构的示意图；

图2是本申请实施例提供的一种基于电阻串数模转换器的局部电路示意图；

图3是本申请实施例提供的另一种基于电阻串数模转换器的版图结构的示意图；

图4是本申请实施例提供的虚拟电阻位置示意图；

图5是本申请实施例提供的另一种基于电阻串数模转换器的版图结构的示意图；

图6是本申请实施例提供的一种芯片的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

目前，由于电阻串数模转换器的精度提高，其对应的电路需要的开关管的数量和电阻的数量急剧增加，若根据现有的版图结构近似数模转行设计，则需要更大面积的芯片才行，不仅制造成本高，而且会出现模拟、数字信号间的串扰以及输入信号与输出信号进行交叉的情况。

为解决上述问题，请参阅图1，图1是本申请实施例提供的一种基于电阻串数模转换器的版图结构的示意图。如图所示，基于电阻串数模转换器的版图结构包括：至少一个电阻阵列单元10、至少一个电压选择开关阵列单元20和数字逻辑电路单元30，以及第一金属层和第二金属层；所述至少一个电阻阵列单元10、所述至少一个电压选择开关阵列单元20和所述数字逻辑电路单元30顺序排布；所述第一金属层用于所述至少一个电阻阵列单元10的第一模拟信号线1的布线；所述第二金属层用于所述至少一个电阻阵列单元10和所述至少一个电压选择开关阵列单元20的第二模拟信号线2的布线，以及所述至少一个电压选择开关阵列单元20和所述数字逻辑电路单元30的第一数字信号线3的布线，所述第二模拟信号线2和所述第一数字信号线3的布线方向一致。

其中，电阻串数模转换器通过数字逻辑电路单元输入数字信号，以控制电压选择开关阵列单元从电阻阵列单元中选择所需的参考电压，实现数字信号到模拟信号的转换。例如，在电路实际应用中，给电阻阵列单元中的电阻或电阻串的一端输入一个预设电压信号（5V），另一端接地（0V），开关阵列单元中的开关管先获取数字逻辑电路单元输入的数字信号，判断电压选择开关阵列中的开关管的通断状态，然后从电阻阵列的电阻或电阻串获取相应的参考电压，实现将数字信号转换成模拟信号输出。具体地，例如图2所示，图2是本申请实施例提供的一种基于电阻串数模转换器的局部电路示意图。如图所示，所述电阻阵列单元中的电阻串一端连接高电压、另一端连接低电压，开关阵列单元中的开关管为场效应晶体管，其栅极接数字控制信号，即第一数字信号线（图示为DA[0]-DA[2]），源极接第二模拟信号线，以连接电阻阵列单元中的某一电阻节点，漏极为输出的模拟信号。

具体实现中，电阻阵列单元、电压选择开关阵列单元和数字逻辑电路单元可以是从上到下排列的，当然，也可以是从下到上，或从左到右，或从右到左排列的。而当电阻阵列单元、电压选择开关阵列单元包括多个时，多个相同类型的单元也是分别按顺序排布的。相当于可以将整个版图结构按排列顺序先划分成三个区域，第一区域包括电阻阵列单元，第二区域包括电压选择开关阵列单元，第三区域包括数字逻辑电路单元。多个相同类型的单元均包含于其对应的区域中，且电阻阵列单元、电压选择开关阵列单元的数量可以根据需求确定，例如需要设计一个L位的RDAC电路，因此可以根据每个电阻阵列单元和电压选择开关阵列单元的位数确定各个单元的数量。例如一个电阻阵列单元、一个电压选择开关阵列单元组成的是16位的RDAC，可以根据L的值确定出需求几个电阻阵列单元和电压选择开关阵列单元，图1所示的排列顺序仅为一种可能的排列方式。

在其排列方式为从上到下排列时，第一模拟信号线在第一金属层上的布线方向是横向的，第二模拟信号线在第二金属层上的布线是竖直的，即电阻阵列单元有横向连接用于获取预设电压信号的第一模拟信号线，还有竖直向下与电压选择开关阵列连接的用于向电压选择开关阵列单元输出参考电压的第二模拟信号线，电压选择开关阵列单元有通过第二金属层竖直向上连接电阻阵列单元的第二模拟信号线，还有通过第二金属层竖直向下连接的第一数字信号线，以获取数字逻辑电路单元的数字信号。因此本方案的版图结构中数字信号线与模拟信号线不会出现交叉，且数字信号线与模拟信号线并行的距离也是极短的，既可以降低芯片的制造成本，还可以避免模拟信号与数字信号间产生串扰。且由于每个单元是独立的，因此还可以根据上述各单元组成基础版图，该基础版图中包括至少一个电阻阵列单元、至少一个电压选择开关阵列单元和至少一个数字逻辑电路单元。所述的版图结构组成的基础版图单元经多次调用后，版图结构保持不变，始终满足电路的匹配要求，能够保证电路性能，同时可达到所述版图结构的有益效果。在电路多次调用同一个r位RDAC电路的情况下，采用所述的版图结构，将多个r位RDAC电路的版图单元顺次相接并横向对称排列为若干排也可充分发挥所述的版图结构的作用，实现缩减芯片面积、降低芯片成本的目标。

可见，本实例中，基于电阻串数模转换器的版图结构中至少一个电阻阵列单元、至少一个电压选择开关阵列单元和数字逻辑电路单元顺序排布，第一金属层用于所述至少一个电阻阵列单元的第一模拟信号线的布线，第二金属层用于至少一个电阻阵列单元和至少一个电压选择开关阵列单元的第二模拟信号线的布线，以及至少一个电压选择开关阵列单元和所述数字逻辑电路单元的第一数字信号线的布线，第二模拟信号线和第一数字信号线的布线方向一致。可见，这样的版图结构不仅紧凑美观，而且布局合理，布线简洁分明，既能满足RDAC对器件匹配的需求，又可以灵活使用，提高版图设计的效率，节省芯片开发成本。

在一个可能的实例中，请参阅图3，图3是本申请实施例提供的另一种基于电阻串数模转换器的版图结构的示意图。如图所示，所述至少一个电压选择开关阵列单元包括多个电压选择开关阵列单元，所述版图结构还包括位于所述多个电压选择开关阵列单元20和所述数字逻辑电路单元30之间的布线单元40；所述布线单元40对应的第二金属层包括多条竖直的所述第一数字信号线3，所述布线单元40对应的第一金属层包括多条横向的第二数字信号线4，每条所述第一数字信号线3对应一条所述第二数字信号线4，所述数字逻辑电路单元30用于通过所述第一数字信号线3向所述多个电压选择开关阵列单元20输出控制信号，其中，对应同一条第二数字信号线4的第一数字信号线3上的所述控制信号相同。

其中，布线单元是用于电压选择开关阵列单元与数字逻辑电路单元之间的数字信号线布线的，该单元内对应的信号线通过第一金属层和第二金属层布线。相当于本方案的版图结构还包括第四区域，该第四区域在第二区域和第三区域之间，这一区域主要用户第二区域和第三区域间的布线连接，即使第二区域中包括多个电压选择开关阵列单元，这多个电压选择开关阵列单元的第一数字信号线均通过布线单元与数字逻辑电路单元布线。

具体实现中，由于电压选择开关阵列单元包括多个，而数字逻辑电路单元的输出端口可能少于电压选择开关阵列单元的输入端口。因此布线单元中还有用于数字逻辑电路单元向多个电压选择开关阵列单元输出数字信号的横向排布的第二数字信号线，此时第一数字信号线中既包括有电压选择开关阵列与第二数字信号线连接的信号线，又包括有数字逻辑电路单元与第二数字信号线连接的信号线。例如，版图结构中包括三个电压选择开关阵列单元，这三个电压选择开关阵列单元在第二区域中从左到右顺序排列，每个电压选择开关阵列单元包括8条竖直向下连接第二数字信号线的第一数字信号线，因此布线单元中还包括8条横向布线的第二数字信号线，这三个电压选择开关阵列单元中的每条竖直向下的第一数字信号线分别与这8条第二数字信号线连接，同时数字逻辑电路单元还包括8个输出端，这8个输出端分别通过8条竖直向上的第一数字信号线与8条第二数字信号线连接。当数字逻辑电路单元输出数字信号时，三个电压选择开关阵列单元中连接同一条第二数字信号线的竖直向下的第一数字信号线上的数字信号是相同的。

可见，本实例中，当电压选择开关阵列单元有多个时，先通过第二数字信号线将电压选择开关阵列单元的每条第一数字信号线与数字逻辑电路单元的第二数字信号线对应上，可以使版图结构更简洁清晰，避免多个电压选择开关阵列单元的数字信号线在数字逻辑电路单元上出现连线混乱和交叉。

在一个可能的实例中，所述电阻阵列单元包括多个电阻，所述多个电阻中每个电阻竖直放置；所述电阻阵列单元通过所述第一金属层横向布置的所述第一模拟信号线获取预设电压信号；所述电阻阵列单元通过所述第二模拟信号线向所述电压选择开关阵列单元输出参考电压信号。

其中，在一个电阻阵列单元中包括多个电阻，这多个电阻又可以在电阻阵列单元中呈矩形排列，例如电阻阵列单元中包括20个电阻，这20个电阻可以在电阻阵列单元中排成5排4列，且每个电阻均是竖直放置的。

具体实现中，由于电阻阵列单元中的电阻是竖直放置的，因此每个电阻的第一端可以与第一模拟信号线连接，每个电阻的第二端分别与不同的第二模拟信号线连接，即每个电阻可以连接一条第一模拟信号线，每个电阻又分别连接一条其对应的第二模拟信号线。当然，位于同一列的电阻对应的第二模拟信号线可以是同一条信号线，也可以不同，位于同一行的电阻对应的第一模拟信号线可以是同一条信号线也可以是不同的。电压选择开关阵列单元可以通过获取的数字信号使得每个电阻阵列单元通过其对应的第二模拟信号线，向电压选择开关阵列单元输出参考电压信号，以使得电压选择开关阵列单元根据该参考电压信号输出所需的模拟信号。

可见，本实例中，电阻阵列单元中的电阻竖直放置，可以方便第一模拟信号线和第二模拟信号线与电阻的连接，而且可以是版图排列紧凑美观。

在一个可能的实例中，如图4所述，图4是本申请实施例提供的虚拟电阻位置示意图。如图所示，所述至少一个电阻阵列单元10还包括多个虚拟电阻102，所述多个虚拟电阻位于所述至少一个电阻阵列单元中所有电阻101的外围。

其中，虚拟电阻的两端接地，以避免等离子刻蚀时静电荷积累造成的影响。将其布置在所有电阻的外围，即若只有一个电阻阵列单元，即虚拟电阻布置在该电阻阵列单元包含的所有电阻的外围，若同时有多个电阻阵列单元，则虚拟电阻布置在所有电阻阵列单元包含的所有电阻的外围。

可见，本实例中，电阻的四周放置虚拟电阻以保证其周围环境一致，减少刻蚀所造成的电阻偏差。

在一个可能的实例中，所述多个虚拟电阻与所述多个电阻的尺寸一致；或者所述多个虚拟电阻中竖直排列的虚拟电阻与所述多个电阻的尺寸一致。

其中，横向排列的虚拟电阻即位于电阻阵列单元的最上方和最下方的虚拟电阻的尺寸可以与电阻阵列单元中的电阻的尺寸不同。该尺寸不同的虚拟电阻的尺寸与可以根据版图大小来确定。

可见，本实例中，控制虚拟电阻的尺寸，可以使版图更紧凑。

在一个可能的实例中，电压选择开关阵列单元包括多个开关管，所述多个开关管排布成n×m的矩形，其中所述n为水平方向上的所述开关管的数量，所述m为竖直方向上的所述开关管的数量；所述多个开关管中的每个开关管的第一端连接所述第一数字信号线，所述每个开关管的第二端和第三端连接所述第二模拟信号线。

其中，电压选择开关阵列单元中多个开关管整齐排布成n×m阵列，使开关阵列单元尽可能的方正、对称。具体实现中，该开关管可以是金属-氧化物半导体场效应晶体管（MOS管），因此开关管的第一端为MOS管的栅极，开关管的第二端为MOS管的源极和漏极。即MOS管的栅极通过第一数字信号线接来自数字逻辑电路单元的控制信号，MOS管的源极接电阻阵列单元的模拟信号，漏极输出所需的模拟信号。

可见，本实例中，根据开关管的数量将电压选择阵列单元中开关管整齐排布成n×m阵列，即可以方便模拟信号线和数字信号线的布线，又可以使芯片版图方正，简洁。

在一个可能的实例中，所述n和所述m的取值通过如下方式确定：获取所述开关管的总数量S；根据所述总数量S确定多个取值集合，所述多个取值集合中每个取值集合中包括一个n的值和一个与其对应的m的值；所述多个取值集合分别根据公式n×m-S获取余数k；根据所述余数k和其对应的取值集合中n与m的差值确定目标取值集合，所述目标取值集合中的n和m的值为所述n和所述m的取值。

其中，由于根据开关管的数量可以有多种排布方式，但为了最大限度的利用版图面积，以及减少开关管的浪费，需要确定一个合理的排布方式。且在本方案中，电阻阵列单元中的电阻，电压选择开关阵列单元中的开关管的间距可以均为工艺允许的最小间距，例如为0.2mm-0.3mm，各信号线间的线宽也均为最小间距，例如为0.1mm。上述公式中的余数k即为根据其对应的排布方式可能浪费的开关管数量。n和m的差值越小该电压选择开关阵列单元中开关管的排布越接近正方形，每个目标取值集合代表一个n和m的组合方式。例如当前需要的开关管数量为20，则n和m的组合可以有多种，则可以有多个取值集合，例如3×7、4×5、5×5、2×10等多个。

具体实现中，可设置对于余数k的第一权重a，设置对于差值的第二权重b，然后获取每个取值集合乘上对应权重的余数和差值的和A，最后取值和的值最小的取值集合中的n和m的值为所述n和所述m的取值。即A=a×k+b×（|n-m|），其中，a+b=1。a和b的值可以根据需求确定，可以根据侧重的排布方式确定不同的权重值。例如侧重的排布方式为使开关管有较少的浪费，则上述例子中可以确定a的值为0.7，b的值为0.3，因此确定的最终n和m的值为4和5。还可以先选择出余数k小于预设值的所有n×m的选项，然后确定差值最小的为最终取值，或者先选择出差值小于预设值的所有n×m的选项，然后再确定预设最小的为最终取值。

可见，本实例中，根据开关管的数量将电压选择阵列单元中开关管整齐排布成n×m阵列，即可以方便模拟信号线和数字信号线的布线，又可以使芯片版图方正，简洁，减少开关管的浪费。

在一个可能的实例中，如图5所示，图5是本申请实施例提供的另一种基于电阻串数模转换器的版图结构的示意图。如图所示，所述至少一个电阻阵列单元10包括第一隔离环50，以使得所述至少一个电阻阵列单元10和其他了类型的单元分隔；所述至少一个电压选择开关阵列20包括第二隔离环51，以使得所述至少一个电压选择开关阵列单元20分别和其他类型的单元分隔；所述数字逻辑电路单元30包括第三隔离环52，以使得所述数字逻辑电路单元30和其他类型的单元分隔。

其中，电阻阵列单元、电压选择开关阵列单元、数字逻辑电路单元和布线单元均为不同类型的单元。在版图中包括布线单元时，布线单元还可以包括第四隔离环，以使得所述布线单元和其他类型的单元分隔。每个类型的单元有一个独立的隔离环，但这些隔离环可以共用同一条边也就是说各个隔离环之间可以重叠。第一隔离环和第二隔离环包括金属材料，各个隔离环的形状可以调整为长度一致的矩形。

可见，本实例中，对每个类型的单元设置独立的衬底隔离环，不仅可以对各单元进行保护，还可以使得版图紧凑、整齐。

在一个可能的实例中，所述数字逻辑电路单元包括译码器模块、反相器模块和/或缓冲器模块。

其中，数字逻辑电路单元中包含的模块可以根据具体需求确定，并可以按照第一数字信号线的走向来进行排布。

可见，本实例中，根据需求在数字逻辑电路单元中根据第一数字信号线的走向排布不同的模块，可以使芯片版图整体简洁。

请参阅图6，图6是本申请实施例提供的一种芯片的结构示意图。如图所示，本申请实施例还提供一种芯片，包括如上述实施例中所述的任意一个基于电阻串数模转换器的版图结构。

以上所属实施例仅表达了本申请的集中实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制，应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此本申请专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种基于电阻串数模转换器的版图结构，其特征在于，包括：至少一个电阻阵列单元、至少一个电压选择开关阵列单元和数字逻辑电路单元，以及第一金属层和第二金属层；

所述至少一个电阻阵列单元、所述至少一个电压选择开关阵列单元和所述数字逻辑电路单元顺序排布；

所述第一金属层用于所述至少一个电阻阵列单元的第一模拟信号线的布线；

所述第二金属层用于所述至少一个电阻阵列单元和所述至少一个电压选择开关阵列单元的第二模拟信号线的布线，以及所述至少一个电压选择开关阵列单元和所述数字逻辑电路单元的第一数字信号线的布线，所述第二模拟信号线和所述第一数字信号线的布线方向一致；

所述至少一个电压选择开关阵列单元包括多个电压选择开关阵列单元，所述版图结构还包括位于所述多个电压选择开关阵列单元和所述数字逻辑电路单元之间的布线单元；

所述布线单元对应的第二金属层包括多条竖直的所述第一数字信号线，所述布线单元对应的第一金属层包括多条横向的第二数字信号线，每条所述第一数字信号线对应一条所述第二数字信号线，所述数字逻辑电路单元用于通过所述第一数字信号线向所述多个电压选择开关阵列单元输出控制信号，其中，对应同一条第二数字信号线的第一数字信号线上的所述控制信号相同；

所述电阻阵列单元包括多个电阻，所述多个电阻中每个电阻竖直放置；所述电阻阵列单元通过所述第一金属层横向布置的所述第一模拟信号线获取预设电压信号；所述电阻阵列单元通过所述第二模拟信号线向所述电压选择开关阵列单元输出参考电压信号；

所述多个电压选择开关阵列单元中每个电压选择开关阵列单元包括多个场效应晶体管，所述多个场效应晶体管中的每个场效应晶体的栅极连接一条所述第一数字信号线。

2.根据权利要求1所述的版图结构，其特征在于，所述至少一个电阻阵列单元还包括多个虚拟电阻，所述多个虚拟电阻位于所述至少一个电阻阵列单元中所有电阻的外围。

3.根据权利要求2所述的版图结构，其特征在于，所述多个虚拟电阻与所述多个电阻的尺寸一致；

或者所述多个虚拟电阻中竖直排列的虚拟电阻与所述多个电阻的尺寸一致。

4.根据权利要求1所述的版图结构，其特征在于，电压选择开关阵列单元包括多个开关管，所述多个开关管排布成n×m的矩形，其中所述n为水平方向上的所述开关管的数量，所述m为竖直方向上的所述开关管的数量；

所述多个开关管中的每个开关管的第一端连接所述第一数字信号线，所述每个开关管的第二端和第三端连接所述第二模拟信号线。

5.根据权利要求4所述的版图结构，其特征在于，所述n和所述m的取值通过如下方式确定：

获取所述开关管的总数量S；

根据所述总数量S确定多个取值集合，所述多个取值集合中每个取值集合中包括一个n的值和一个与其对应的m的值；

所述多个取值集合分别根据公式n×m-S获取余数k；

根据所述余数k和其对应的取值集合中n与m的差值确定目标取值集合，所述目标取值集合中的n和m的值为所述n和所述m的取值。

6.根据权利要求1所述的版图结构，其特征在于，所述至少一个电阻阵列单元包括第一隔离环，以使得所述至少一个电阻阵列单元和其他类型的单元分隔；

所述至少一个电压选择开关阵列包括第二隔离环，以使得所述至少一个电压选择开关阵列单元分别和其他类型的单元分隔；

所述数字逻辑电路单元包括第三隔离环，以使得所述数字逻辑电路单元和其他类型的单元分隔。

7.根据权利要求1所述的版图结构，其特征在于，所述数字逻辑电路单元包括译码器模块、反相器模块和/或缓冲器模块。

8.一种芯片，其特征在于，包括如权利要求1-7任一项所述的基于电阻串数模转换器的版图结构。

Images