CN110649018B - 屏蔽单元电容器阵列 - Google Patents

屏蔽单元电容器阵列 Download PDF

Info

Publication number
CN110649018B
CN110649018B CN201910572835.7A CN201910572835A CN110649018B CN 110649018 B CN110649018 B CN 110649018B CN 201910572835 A CN201910572835 A CN 201910572835A CN 110649018 B CN110649018 B CN 110649018B
Authority
CN
China
Prior art keywords
capacitor
node
isolated
metal layer
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910572835.7A
Other languages
English (en)
Other versions
CN110649018A (zh
Inventor
阿龙·J·卡菲
布里安·G·德罗斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN110649018A publication Critical patent/CN110649018A/zh
Application granted granted Critical
Publication of CN110649018B publication Critical patent/CN110649018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

集成电路上的电容器阵列包括多个单元电容器。每个单元电容器包括形成在柱结构中的孤立电容器节点。每个单元电容器还包括与孤立电容器节点相邻的共享电容器。共享电容器节点电联接到阵列中的其他单元电容器的共享电容器节点。每个单元电容器还包括屏蔽节点，其联接到低阻抗节点，并且形成在孤立电容器节点附近，以减少导体与孤立节点和共享节点之间形成电容的机会，从而防止不需要的电荷进入共享节点并减少阵列的线性度。

Description

屏蔽单元电容器阵列
技术领域
本文描述的实施例涉及电容器，更具体地涉及集成电路中的电容器阵列中使用的单元电容器。
背景技术
电容器阵列用于各种应用，例如数模转换器(DAC)。电容DAC通常用于高性能数据转换器。在集成电路中，电容器阵列透过使用单元电容器，并且在需要时聚合单元电容器形成，形成阵列的不同电容器权重。然而，由于单元电容器不匹配导致的差分和积分非线性的更大风险，设计者不愿意转向具有更小的单元电容值(例如，小于1飞法拉(fF))的几何结构。
因此，改进的单元电容器可以为DAC和使用电容器阵列的其他应用产生更精确的电容器阵列。
发明内容
因此，在一个实施例中，一种集成电路上的电容器阵列，包括：多个单元电容器，每个单元电容器包括，孤立电容器节点，形成在集成电路的两个或多个金属层上的垂直结构中，并通过每个金属层之间的至少一个通孔联接。每个单元电容器还包括共享电容器节点，共享电容器节点与孤立电容器节点相邻而形成，共享电容器节点通过低阻抗路径联接到多个单元电容器中的其他单元电容器的共享电容器节点。每个单元电容器还包括屏蔽节点，与在至少一个金属层中的孤立电容器节点相邻形成，在所述金属层中形成孤立电容器节点，屏蔽节点联接到低阻抗节点。
在另一实施例中，一种制造电容器阵列的方法，包括：形成多个单元电容器，其中，形成每个单元电容器包括，在垂直结构中形成孤立电容器节点，所述垂直结构包括集成电路的两个或多个金属层以及所述两个或多个金属层中的每个金属层之间的一个或多个通孔。形成每一个单元电容器还包括：形成与第N个金属层中的孤立电容器节点的第一部分相邻的共享电容器节点，N为三或大于三的整数。在除第N个金属层之外的至少一个金属层中形成屏蔽节点；和形成屏蔽导体以联接，来屏蔽低阻抗节点。
在另一个实施例中，一种电容器阵列，包括：多个单元电容器。每个单元电容器包括孤立电容器节点，形成在集成电路的多个金属层上，在多个金属层的每一个之间具有至少一个通孔。每个单元电容器还包括在垂直或水平方向中的至少一个方向上与孤立电容器节点相邻的共享电容器节点。每个单元电容器还包括由至少两个指状物形成的屏蔽节点，所述屏蔽节点与多个金属层中的至少一个上的孤立电容器节点相邻，并且位于与共享电容器节点不同的金属层上。
附图说明
通过参考附图，本发明可以更好地被理解，和本发明的许多目的、特征和优点对于本领域技术人员而言是显而易见的。
图1A示出了第一现有技术单元电容器的俯视图。
图1B示出了单元电容器的南北横截面，示出了孤立的节点。
图1C示出了单元电容器的东西横截面，示出了孤立节点和共享节点。
图2A示出了第二现有技术单元电容器的俯视图。
图2B示出了单元电容器的南北横截面，示出了共享节点和孤立节点。
图2C示出了单元电容器的东西横截面，示出了孤立节点和共享节点。
图3A示出了第三现有技术单元电容器的俯视图。
图3B示出了单元电容器的南北横截面，示出了孤立节点和共享节点。
图3C示出了单元电容器的东西横截面，示出了孤立节点和共享节点。
图4A示出了第四现有技术单元电容器的俯视图。
图4B示出了单元电容器的南北横截面，示出了孤立节点和共享节点。
图4C示出了单元电容器的东西横截面，示出了孤立节点和共享节点。
图5A示出了根据实施例的单元电容器的俯视图。
图5B示出了单元电容器的南北横截面，示出了孤立节点。
图5C示出了单元电容器的东西横截面，示出了共享节点、屏蔽节点和孤立节点。
图5D示出了单元电容器的东西横截面，示出了将导体终端接到屏蔽节点下的孤立节点。
图5E示意性地示出了电容器阵列如何具有孤立节点和共享节点。
图6A示出了根据实施例的单元电容器的俯视图。
图6B示出了单元电容器的南北横截面，示出了共享节点和孤立节点。
图6C示出了单元电容器的东西横截面，示出了共享节点、屏蔽节点和孤立节点。
图6D示出了单元电容器的东西横截面，示出了导体的终端接到屏蔽节点下方的孤立节点。
图7A示出了根据实施例的单元电容器的俯视图。
图7B示出了单元电容器的南北横截面，示出了共享节点、屏蔽节点和孤立节点。
图7C示出了单元电容器的东西横截面，示出了共享节点、屏蔽节点和孤立节点。
图7D示出了单元电容器的南北横截面，示出了导体的终端接到屏蔽节点下方的孤立节点。
图7E示出了单元电容器的东西横截面，示出了导体的终端接到屏蔽节点下方的孤立节点。
图8A示出了根据实施例的单元电容器的俯视图。
图8B示出了单元电容器的南北横截面，示出了共享节点、屏蔽节点和孤立节点。
图8C示出了单元电容器的东西横截面，示出了共享节点、屏蔽节点和孤立节点。
图8D示出了单元电容器的南北横截面，示出了导体的终端接到屏蔽节点下方的孤立节点。
图8E示出了单元电容器的东西横截面，示出了导体的终端接到屏蔽节点下方的孤立节点。
图9示出了单元电容器的实施例的透视图。
图10示出了单元电容器的另一实施例的透视图。
图11示出了单元电容器的另一实施例的透视图。
图12示出了四位二进制加权电容器阵列。
图13示出了四位二进制加权电容器阵列的俯视图，示出了导体到阵列的孤立节点的路由。
图14示出了四位二进制阵列的俯视图，示出了第二金属层上的屏蔽节点和第一金属层上的路由。
图15示出了由四个四位二进制加权阵列形成的六位二进制加权阵列。
在不同附图中使用相同的附图标记表示相似或相同的项目。
具体实施例
虽然制造变化可能是电容器阵列中的非线性源，但是布局中的系统不规则性可导致显著的非线性，尤其是对于具有低电容的单元电容器。如本文进一步解释的，布局和路由的不规则性可能对单元电容器均匀性产生负面影响，因此解决这种不规则性可以改善单元电容器匹配，并因此改善电容器阵列的线性度以及诸如电容器DAC的应用。当单元电容器连接在一起(或聚合)以构成每个DAC抽头时(例如，对于二进制编码电容器阵列，位0(b0)获得一个单元电容器，b1获得两个单元电容器，b2得到四个单元电容器等)，通常会发生这种不规则性。与较高电容单元电容器相比，具有低电容单元电容器的电容器DAC单元电容器的不匹配会产生更明显的影响。保持匹配的较低电容单元电容器设计会允许较高性能电路更节省用电。另外，使用较小的单元电容器会降低设计的总面积(即成本)。
图1A-4C示出了单元电容器设计的各种现有技术方法。图1A示出了单元电容器的俯视图，该单元电容器具有形成在中心的第一电容器板101和形成为指状物103的第二电容器板。第一电容器板将被称为孤立板或节点，因为该电容器板与阵列中的其他单元电容器孤立(除了与之连接的电容器以形成加权电容器)。第二电容器板103将被称为共享板或节点，因为该板通过导体电联接到阵列中所有单元电容器的共享节点(参见图5E)。指状物103形成单元电容器的共享节点。图1B中所示的南北横截面示出了在三个金属层105、107和109中形成的孤立节点，其中，通孔106连接金属层。东西横截面示出了夹在共享节点的指状物103之间的孤立节点101。指状物103形成垂直壁。由于金属层通过其间是电介质的通孔联接，所以金属层的壁是不连续。
图2A示出了第二现有技术方法，其具有形成在单元电容器顶部的较宽金属区域，以形成共享节点203的顶部，代替了图1A中所示的指状物。图2B示出了单元电容器的南北横截面。图2B示出了共享节点203在孤立节点201的顶部金属层205上方形成一个金属层。图2C示出了与通孔208联接的共享节点的垂直部分，和在两个金属层上的孤立节点201，具有的一个通孔206连接两个金属层。
图3A示出了现有技术的单元电容器阵列的另一实施例，其中，共享节点303的顶部在孤立节点周围形成环。从图3B和图3C中可以看出，共享节点303的环封装了孤立节点301。
图4A示出了现有技术的单元电容器阵列的另一个实施例，其中，较宽的金属区域形成单元电容器的共享节点403的顶板。从图4B和图4C中可以看出，共享节点403的下部403b和顶板403a封装了孤立节点401。共享节点的顶板403a是孤立节点401上方的一个金属层。
到孤立节点的路由可导致在共享节点与孤立节点的导体之间形成寄生电容，并且导致不需要的电荷被注入共享节点作为孤立节点开关的导体。不需要的电荷导致电容器阵列的非线性。为了解决这个问题，实施例将屏蔽嵌入到单元电容器中，使得到阵列中的每个单元电容器的布线(这里也称为导体)不会导致在共享(输出)节点和单元电容器的孤立节点的布线之间形成寄生电容。在电容器DAC应用中，该布线用于DAC抽头进入加权阵列。另外，这里描述的具有嵌入式屏蔽的实施例减轻了由共享节点封装孤立节点引起的路由限制。
以下示出了包含嵌入式屏蔽的一些示例性单元电容器。参见图5A-5D，一个实施例提供了改进的单元电容器，其非常适合于单元电容器的小电容值。图5A示出了单元电容器500的俯视图，单元电容器500包括孤立节点501和共享节点503的两个指状物。共享节点连接到电容器阵列的其他共享节点，如图5E所示。屏蔽节点设置在共享节点下方。在孤立节点501的顶部内部可以看到通孔502的顶部。图5B示出了在三个金属层504、506和508中形成的孤立节点501的南北横截面，其中，通孔502连接了金属层以形成柱结构。注意，在本文所述的实施例中，所示的金属层的数量是示例性的，并且可以利用各种因素(诸如电容器阵列的设计需求和所使用的处理技术之类)所指示的附加金属层。图5C是单元电容器500的东西横截面，示出了孤立节点501、共享节点503的两个指状物、和屏蔽节点505的两个指状物。屏蔽节点有助于受控地包含电场线，如本文进一步解释的。在图5A-5D中所示的示例中，孤立柱结构形成在第一金属层(M1)及路由布线上以驱动全部发生在M1上的孤立节点。图5D示出了布线到孤立节点501的柱结构的基部的导线510。有利的是，在屏蔽节点505下面终止该导线，使得在M1中的导线的终端与在M2中的屏蔽节点之间存在重叠509，这有助于包含电场线，否则电场线可以联接在M1上的布线和共享节点503之间。
图5E示意性地示出了所有单元电容器的共享节点503(如电容器板530所示)如何通过低阻抗路径联接到公共节点531，而单独的控制线bl、b2、b3驱动单元电容器的孤立节点532，以选择性地对单元电容器充电。在电容器DAC中，电容器将根据要转换为模拟值的数字代码进行充电。屏蔽节点有助于防止从路由到孤立节点中的电场线联接到共享节点，并导致不需要的电荷进入共享节点。单元电容器实施例还在将导线路由到孤立节点时提供了更大的灵活性，并减少了否则可能存在的不规则性，从而改善了电容器阵列中的线性度。
图6A示出了另一实施例，其提供了非常适合于小单元电容值的改进的单元电容器。图6A示出了单元电容器600的俯视图，单元电容器600包括孤立节点601和形成在单元电容器顶部的较宽金属区域，以形成共享节点603。形成屏蔽节点605的两个指状物可以在共享节点603下面看到。图6B是单元电容器600的南北横截面，示出了通过通孔602在两个金属层604和606中形成的孤立节点601，其中，通孔602连接金属层以形成柱结构。共享节点垂直地与孤立节点相邻，并且与图5A的实施例中形成的横向电容相比，形成的电容主要是垂直的。注意，如电容器阵列的设计需求和所采用的工艺技术的因素所指示，额外的金属层可以被用于孤立节点。图6C示出了单元电容器600的东西横截面，其包含孤立节点601、共享节点603和屏蔽节点605的两个指状物。屏蔽节点有助于受控地包含电场线。在图6A-6D中所示的示例中，孤立柱结构的基部形成在金属M1上，并且M1还包含用于驱动孤立节点的布线。
图6D示出了导线610路由到孤立节点601的基部。有利的是，终止屏蔽节点605下方而不是在孤立节点的基部的导线610，从而在M1的导线的终端处和在M2的屏蔽节点605之间的重叠609有助于包含从导线终端发出的电场线。请注意，路由可以从东部或西部进入，并在屏蔽节点的任一指状物下终止。
图7A示出了另一实施例，其提供了改进的单元电容器，其非常适合于小的单元电容值。图7A示出了单元电容器700的俯视图，该单元电容器700包括孤立节点701和在孤立节点701周围形成环的共享节点703。图7B示出了单元电容器700的南北横截面，其横截面包括形成在三个金属层中的孤立节点701，其具有的通孔702连接金属层，以形成柱结构。图7B的横截面还示出了环形结构的北侧和南侧，其中，共享节点703和屏蔽节点705围绕孤立节点701。图7C示出了共享节点703和围绕孤立节点701的屏蔽节点705的环形结构的东侧和西侧。在图7A-7E所示的示例中，孤立柱结构形成在M1上，并且M1还包含用于驱动孤立节点的布线。
图7D示出了单元电容器700的南北横截面，其示出了导线710路由到孤立节点701的基部。导线710从右侧进入单元电容器700。由于将导线710终止在屏蔽节点705下方而不是在孤立节点701的基部处是有利的，因此在M1中的导线与M2中的屏蔽节点705之间存在重叠709，以帮助包含电场线。注意，导线可以从北部或南部进入，并且终止于屏蔽节点环结构的任何其他三个侧面之下。
图7E示出了单元电容器700的东西横截面，其示出了导线712路由到孤立节点701的基部。导线712从左侧进入单元电容器。有利的是，由于在屏蔽节点705下方而不是在共享节点的基部终止导线712，所以在M1中的导线712的终端和在M2中的屏蔽节点705之间具有重叠709，以帮助包含电场线。注意，导线712可以从东部或西部进入，并且终止于屏蔽节点环结构的任何其他三个侧面下方。
图8A示出了另一实施例，其提供了非常适合于小单元电容值的改进的单元电容器。图8A示出了单元电容器800的俯视图，单元电容器800包括孤立节点801和在孤立节点801上方形成板的共享节点803。屏蔽节点805的环结构在共享节点803下方可见。图8B示出了单元电容器800的南北横截面，其包括形成在具有通孔802的两个金属层中的孤立节点801，通孔802连接金属层以形成柱结构。图8B的横截面还示出了共享节点803的板，在孤立节点的柱结构的顶部和围绕孤立节点801的屏蔽节点805的环结构的上一层金属层。图8C的横截面示出了共享节点803的板，在孤立节点801的柱结构的顶部和围绕孤立节点801的屏蔽节点805的环结构的上一层金属层。如图8A-8E所示的示例中，孤立柱结构的基部形成在M1上，和驱动孤立节点并将孤立节点连接到阵列中的其他单元电容器的必要导体(如果需要聚合单元电容器)则全部形成在M1上。
图8D示出了单元电容器800的南北横截面，其示出了导体810路由到孤立节点801的基部。导线810从左侧进入单元电容器800。有利的是，由于在屏蔽节点805下方而不是在孤立节点801的基部终止导线810，所以在M1中的路由和在M2中的屏蔽节点805之间具有重叠809，以帮助包含电场线。注意，路由可以来自北部或南部，并且终止于屏蔽节点环结构的任何其他三个侧面下方。
图8E示出了单元电容器800的东西横截面，其示出了导体812路由到孤立节点801的柱结构。导线812从右侧进入单元电容器800。有利的是，由于在屏蔽节点805下方终止导体，所以在M1中的路由和在M2中的屏蔽节点805之间具有重叠811，以帮助包含电场线。注意，路由可以来自东部或西部，并且终止于屏蔽节点环结构的任何其他三个侧面下方。
图9示出了类似于图5A到5D中所示的单元电容器的透视图。图9示出了作为指状物结构的孤立节点901，其具有比共享节点903和屏蔽节点905短的长度。在其他实施例中，孤立节点的长度和形状可以不同。如图9所示，共享节点903由孤立节点的顶部任何一例的两个指状物形成。屏蔽节点905形成在孤立节点的任一例上并且在共享节点下方。图9示出了将孤立节点(为黑色)的不同金属层联接的通孔902。虽然显示了连接每层孤立节点的两个通孔，其他实施例可以具有更多或更少的通孔。图9的示例示出了用于孤立节点的三个金属层，但是其他实施例可以在其他数量的金属层(例如，四个、五个或六个)中形成孤立节点的柱结构。共享节点和屏蔽节点均可以形成在一个或多个金属层上。在图5A至5D和图9的实施例中，共享节点和孤立节点之间的横向电容支配单元电容器的电容。
图10示出了类似于图9中所示的单元电容器的透视图，除了孤立节点1001形成在由通孔1002联接的四个金属层(M1-M4)中之外。共享节点1003形成在M4和屏蔽节点1005形成在M2并且比形成共享节点的M4更靠近M1上的孤立节点布线。将屏蔽节点定位成更靠近孤立节点的布线有助于减少孤立节点布线和共享节点之间形成的附加电容。
本文描述的单元电容器提供到孤立节点的布线与共享节点之间的减小的寄生电容。这实现了更好的线性度。本文所述的单元电容器允许使用0.1fF单元电容器，甚至低至.075fF单元电容器。
图11示出了类似于图6A至6D中所示的单元电容器的透视图。如图11所示，共享节点1103形成为形成在孤立节点1101的顶部金属层上方的导电板。屏蔽节点1105形成在孤立节点1101的任一例上并且在共享节点1103下方。图11显示通孔(为黑色)。图11的示例示出了用于孤立节点的两个金属层，但是其他实施例可以在其他数量的金属层(例如，三个、四个、五个或六个)中形成孤立节点的柱结构。在图6A至6D和11的实施例中，共享节点和孤立节点之间的垂直电容支配单元电容器。
具有嵌入式屏蔽的单元电容器可以聚合到不同尺寸的电容器中，以形成例如可以在DAC中使用的二进制编码电容器阵列。使用嵌入式屏蔽有助于确保用于DAC抽头的布线用于驱动阵列中的二进制编码电容，对数据转换器的线性度影响最小。图12示出了图5A的单元电容器的俯视图，其与二进制加权聚合，以形成可以在DAC或其他应用中使用的四位二进制加权电容器阵列。
阵列的位标记在孤立节点的柱结构下方。因此，单个单元电容器形成位0。两个单元电容器形成位1。四个单元电容器形成位2，八个单元电容器形成位3。顶行使用虚拟单元(标有“d”)，以帮助提供单元电容器的均匀性。在图12的示例中，虚拟只包含在一例，但是其他实施例包括顶行和底行以及两侧上的虚拟单元。DAC抽头(b3、b2、b1和b0)驱动孤立节点。在所示实施例中，路由到孤立节点发生在孤立柱结构的最低金属层中。对于所示的示例，假设最低金属层是M1。在其他实施例中，孤立柱结构的最低金属层可以形成在不同的金属层上。图12示出了除了在单元电容器中形成的节点之外，在阵列外部的M1上方的附加屏蔽节点1205和共享节点1203。四乘四单位阵列的单元形成图12的四位DAC(无视虚拟单元)。四乘四阵列包括未使用的单元电容器Ox。请注意，未使用的单元电容器应连接到低阻抗节点。
图13示出了图12的四位阵列的俯视图，其中，一些阵列结构被移除以更容易地看到M1上并连接到各种单元电容器的布线。所示的布线具有与孤立节点相同的交叉影线图案。电容器阵列外部的屏蔽结构1205和孤立的节点柱结构已经留在图13中，以更容易理解路由。注意，虚拟节点使用M1上的路由和从M1到M2上的屏蔽节点的通孔1304连接到屏蔽节点。注意，阵列的布线来自图12的示例中的顶部和侧面。例如，位3的布线形成一个音叉结构，以连接到八个单元电容器，从侧面进入阵列，而位0的布线从顶部进入阵列。
图14示出了处于M2水平的图12的四位阵列的另一俯视图，示出了屏蔽节点。图14示出了与每个单元电容器相关联的屏蔽节点，以及在三个侧面上围绕电容器阵列的附加屏蔽节点1205。M1上的路由可以在屏蔽节点下方看到。屏蔽节点联接到低阻抗节点，例如接地节点或其他低阻抗节点，使得来自联接到屏蔽节点的M1布线的场线的任何电荷可以由低阻抗节点安全地处理。屏蔽节点可以联接到低阻抗节点，例如，通过将屏蔽节点经由通孔1415(为了便于说明，而仅示出其中两个)联接到接地平面。这有助于确保不会通过杂散电容将不需要的电荷注入共享节点。
图15示出了如何利用图12的四位二进制加权阵列结构来形成6位电容器阵列。图15显示了驱动阵列的布线从四个侧面进入阵列。请注意，某些单元不连续。例如，可以看到b2由四个单元电容器形成，两个在顶部，两个在底部，由进入阵列的四个不同的b2导体1501驱动。此外，可以在阵列的顶部和底部看到虚拟行(标记为d)。其他实施例还可以包括阵列左侧和右侧的虚拟行。虚拟行确保每个单元电容器看起来是相同的。返回参考图12，在底部不存在虚拟行可导致形成位3单元电容器的底行的单元电容器看到不同的金属端子，导致那些单元电容器不同于位3的顶行的单元电容器。到阵列和阵列的边缘的路由可能导致必须管理的不规则性。这可能导致电容器阵列中的不期望的非线性。
单元电容器的结构和到孤立节点的路由的灵活性允许电容器阵列的共同质心放置。常见的质心放置允许取消x-y方向上的线性过程梯度。仍然参照图15，由位b5驱动的32个单元电容器在围绕阵列中心的x和y方向上对称地形成。因此，图15的共同质心放置有助于确保在x-y方向上消除线性过程梯度。类似地，位b4、b3和b2具有共同的质心放置。可以看到位1围绕y轴对称。位b0只利用一个单元电容器来防止共同的质心放置。注意，只有一个单元电容是用于形成电容器阵列的64个单元电容器的额外(0x)。
因此，已经描述了用于单元电容器的各种实施例以及它们在电容器阵列中的使用。这里阐述的本发明的描述是说明性的，并不意图限制如所附权利要求中阐述的本发明的范围。在不脱离所附权利要求中阐述的本发明的范围和精神的情况下，可以基于这里阐述的描述做出对本文公开的实施例进行改变和修改。

Claims (21)

1.一种集成电路上的电容器阵列，包括：
多个单元电容器，所述单元电容器中的每个单元电容器包括，
孤立电容器节点，形成在集成电路的两个或多个金属层上的垂直结构中，并通过每个金属层之间的至少一个通孔联接；
共享电容器节点，共享电容器节点与孤立电容器节点相邻而形成，共享电容器节点通过低阻抗路径联接到公共节点，多个单元电容器的其他共享电容器节点联接到所述公共节点；以及
屏蔽节点，与在至少一个金属层中的孤立电容器节点相邻形成，在所述金属层中形成孤立电容器节点，屏蔽节点联接到接地节点。
2.根据权利要求1所述的电容器阵列，其中：
共享电容器节点设置在N-1金属层上方的第N金属层中，其中，孤立电容器节点的顶部设置在N-1金属层，其中，N是大于或等于3的整数。
3.根据权利要求1所述的电容器阵列，其中：
共享电容器节点包括在相同金属层中的两个指状物，其中设置有孤立电容器节点的顶部，孤立电容器节点的顶部设置在同一金属层中的共享电容器节点的两个指状物之间。
4.根据权利要求1所述的电容器阵列，其中，所述共享电容器节点在相同金属层中的所述孤立电容器节点周围形成环，所述孤立电容器节点的顶部设置在所述金属层中。
5.根据权利要求1所述的电容器阵列，其中，所述屏蔽节点在所述孤立电容器节点周围形成环，并且设置在与共享电容器节点不同的所述金属层。
6.根据权利要求1至5中任一项所述的电容器阵列，其中，导体电连接到所述孤立电容器节点的基部，并且所述导体终止在所述屏蔽节点下方。
7.根据权利要求1至5中任一项所述的电容器阵列，其中，将导体路由到所述阵列中以连接到相应的孤立电容器节点设置在单个金属层中。
8.根据权利要求7所述的电容器阵列，其中，所述导体中的相应导体在所述单个金属层中的所述阵列的四个侧面中的每一个上进入所述阵列。
9.根据权利要求7所述的电容器阵列，其中，所述屏蔽节点形成在比设置所述共享电容器节点的第N个金属层更靠近所述单个金属层的金属层中，其中，N是至少为4的整数。
10.根据权利要求1至5中任一项所述的电容器阵列，其中，所述阵列是二进制加权电容器阵列，其具有用于至少更高加权电容器值的共同质心放置，从而消除用于更高加权电容值的、x和y方向上的线性过程梯度。
11.根据权利要求1至5中任一项所述的电容器阵列，还包括形成在所述阵列的外围上的多个虚拟单元电容器，所述虚拟单元电容器联接到所述接地节点。
12.一种制造电容器阵列的方法，包括：
形成多个单元电容器，其中，形成每个单元电容器包括，
在垂直结构中形成孤立电容器节点，所述垂直结构包括集成电路的两个或多个金属层以及所述两个或多个金属层中的每个金属层之间的一个或多个通孔；
形成与第N个金属层中的孤立电容器节点的第一部分相邻的共享电容器节点，N为三或大于三的整数；
形成低阻抗路径以将所述共享电容器节点联接到公共节点，多个单位电容器的其他共享电容器节点联接到所述公共节点；
在除第N个金属层之外的至少一个金属层中形成屏蔽节点；和
形成屏蔽导体以将所述屏蔽节点电联接到接地节点。
13.根据权利要求12所述的制造电容器阵列的方法，还包括：
形成第N-1个金属层中的孤立电容器节点的顶部。
14.根据权利要求12所述的制造电容器阵列的方法，还包括将共享电容器节点形成为在同一金属层中的两个指状物，其中，孤立电容器节点的顶部设置在其中，孤立电容器节点的顶部被设置在同一金属层中的两个指状物之间。
15.根据权利要求12所述的制造电容器阵列的方法，还包括将所述共享电容器节点形成为围绕相同金属层中的所述孤立电容器节点的环形结构，孤立电容器节点的顶部形成在其中。
16.根据权利要求12所述的制造电容器阵列的方法，还包括在与第N个金属层不同的金属层中的孤立电容器节点周围的环中形成屏蔽节点。
17.根据权利要求12至16中任一项所述的制造电容器阵列的方法，还包括：
使用单个金属层将导体路由到电容器阵列，以联接到相应的孤立电容器节点作为控制信号；和
终止连接到相应屏蔽节点下面的相应孤立电容器节点的导体。
18.根据权利要求17所述的制造电容器阵列的方法，还包括形成所述导体以在单个金属层中的电容器阵列的四个侧面上进入电容器阵列。
19.根据权利要求17所述的制造电容器阵列的方法，还包括：比共享电容器节点设置其中的第N个金属层更靠近单个金属层的金属层中形成屏蔽节点，其中，N是四或大于四的整数。
20.根据权利要求12至16中任一项所述的制造电容器阵列的方法，还包括在电容器阵列中聚合单元电容器，以形成二进制加权电容器阵列，其具有用于较高加权的聚合电容器值的共同质心放置，从而对于较高加权的聚合电容器值，消除在x和y方向上的线性过程梯度。
21.一种电容器阵列，包括：
多个单元电容器，每个单元电容器包括，
孤立电容器节点，形成在集成电路的多个金属层上，在多个金属层的每一个之间具有至少一个通孔；
在垂直或水平方向中的至少一个方向上与孤立电容器节点相邻的共享电容器节点；
由至少两个指状物形成的屏蔽节点，所述屏蔽节点与多个金属层中的至少一个上的孤立电容器节点相邻，并且位于与共享电容器节点不同的金属层上；以及
其中，所述屏蔽节点电联接到接地节点，并且所述屏蔽节点插在连接到所述孤立电容器节点的基部的控制线与所述共享电容器节点之间。
CN201910572835.7A 2018-06-27 2019-06-27 屏蔽单元电容器阵列 Active CN110649018B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/019,746 2018-06-27
US16/019,746 US10840232B2 (en) 2018-06-27 2018-06-27 Shielding in a unit capacitor array

Publications (2)

Publication Number Publication Date
CN110649018A CN110649018A (zh) 2020-01-03
CN110649018B true CN110649018B (zh) 2024-02-02

Family

ID=68886316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910572835.7A Active CN110649018B (zh) 2018-06-27 2019-06-27 屏蔽单元电容器阵列

Country Status (3)

Country Link
US (1) US10840232B2 (zh)
CN (1) CN110649018B (zh)
DE (1) DE102019117376B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867904B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device
WO2021061857A1 (en) * 2019-09-23 2021-04-01 Brigham Young University Time-interleaved successive approximation register analog to digital converter with grouped digital to analog capacitors
CN113571637B (zh) * 2021-09-24 2022-02-11 晶芯成(北京)科技有限公司 Mom电容器及集成电路装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681880A (zh) * 2007-06-27 2010-03-24 三美电机株式会社 半导体装置
CN102820279A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 垂直相互交叉的半导体电容器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292091B1 (en) 2000-10-11 2007-11-06 Silicon Laboratories Inc. Method and apparatus for reducing interference
KR100794521B1 (ko) 2005-12-17 2008-01-16 삼성전자주식회사 커패시터 어레이
KR20090033177A (ko) * 2006-06-02 2009-04-01 케네트, 인크 개선된 금속-절연체-금속 캐패시터
US8963286B2 (en) 2011-05-09 2015-02-24 Marvell International Ltd. Finger metal oxide metal capacitor structures
JP6244967B2 (ja) 2014-02-19 2017-12-13 株式会社ソシオネクスト キャパシタアレイおよびａｄ変換器
US9418788B2 (en) 2014-03-16 2016-08-16 Apple Inc. Precision half cell for sub-FEMTO unit cap and capacitive DAC architecture in SAR ADC
US9887257B2 (en) * 2015-12-01 2018-02-06 Altera Corporation Scalable fixed-footprint capacitor structure
JP6717071B2 (ja) 2016-06-15 2020-07-01 セイコーエプソン株式会社 キャパシター回路、回路装置、物理量検出装置、電子機器及び移動体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681880A (zh) * 2007-06-27 2010-03-24 三美电机株式会社 半导体装置
CN102820279A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 垂直相互交叉的半导体电容器

Also Published As

Publication number Publication date
US10840232B2 (en) 2020-11-17
CN110649018A (zh) 2020-01-03
DE102019117376B4 (de) 2023-03-16
DE102019117376A1 (de) 2020-01-02
US20200006314A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
CN110649018B (zh) 屏蔽单元电容器阵列
US8384144B2 (en) Metal-insulator-metal capacitors
KR101252989B1 (ko) 그리드 판들을 갖는 집적 캐패시터
KR100433199B1 (ko) 입력/출력 셀 배치방법 및 반도체 장치
CN111223436B (zh) 阵列基板、显示面板及显示装置
CN107132685B (zh) 一种显示基板、显示面板和显示装置
US7873191B2 (en) Capacitive array
US10249705B2 (en) Capacitor array structure
US10892099B2 (en) Fringe capacitor for high resolution ADC
US5111271A (en) Semiconductor device using standard cell system
US20220180784A1 (en) Display panel and display device
US7502218B2 (en) Multi-terminal capacitor
CN113543470B (zh) 基于电阻串数模转换器的版图结构和芯片
EP0135019B1 (en) Interconnection of elements on integrated cirrcuit substrate
CN111129304A (zh) Mom电容器、电容阵列结构以及其制造方法
US5656850A (en) Microelectronic integrated circuit including hexagonal semiconductor "and"g
US20230370085A1 (en) Matching unit capacitor with multiple metal layers
TWI761205B (zh) 帶有仿製電容結構的半導體電容陣列布局
US11798469B1 (en) Display panel and display device
CN100492643C (zh) 电阻网络例如电阻梯形网络及其制造方法
US20240079314A1 (en) Multilayer capacitors with interdigitated fingers
CN115863356A (zh) 阵列基板和显示面板
CN103824838A (zh) 集成电路组件
CN114779954A (zh) 一种触控面板和显示装置
CN114726374A (zh) 一种电容阵列结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant