CN113571637B - Mom电容器及集成电路装置 - Google Patents
Mom电容器及集成电路装置 Download PDFInfo
- Publication number
- CN113571637B CN113571637B CN202111118330.7A CN202111118330A CN113571637B CN 113571637 B CN113571637 B CN 113571637B CN 202111118330 A CN202111118330 A CN 202111118330A CN 113571637 B CN113571637 B CN 113571637B
- Authority
- CN
- China
- Prior art keywords
- electrode
- electrodes
- finger
- insulating layer
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种MOM电容器及集成电路装置,通过在MOM电容器中堆叠的多层电容单元的整体上方和/或下方设置呈梳状结构的虚拟电极,以降低MOM电容器与其周围的信号线路之间的寄生电容,并抑制噪声,进而提高器件性能,同时还能避免铜制程等中的最低密度违规问题以及CMP制程中的碟陷等问题。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种MOM电容器及集成电路装置。
背景技术
如今,堆叠指状MOM(Metal-Oxide-Meta,金属-氧化物-金属)电容器被广泛用于大规模集成电路中,例如应用在集成电路的采样保持模块、模数转换器、滤波器以及射频通信模块等中。这些应用中均需要MOM电容器件的设计满足以下两个要求:(1)尽可能地改善单位电容的匹配精度,该匹配精度会直接影响整个模块的线性度、速度、面积、功耗等因素;(2)尽可能地抑制MOM电容器和与其接近的信号线之间的耦合电容所引入的噪声,因为该噪声会影响集成电路器件的性能。
因此,如何设计MOM电容器,以在大大提高单位电容的匹配精度的同时,尽可能地抑制MOM电容器和与其接近的信号线之间的耦合电容所引入的噪声,成为本领域技术人员的研究热点之一。
发明内容
本发明的目的在于提供一种MOM电容器及集成电路装置,能够大大提高单位电容的匹配精度,并尽可能地抑制MOM电容器和与其接近的信号线之间的耦合电容所引入的噪声,以提高器件性能。
为了实现上述目的,本发明提供一种MOM电容器,其具有在衬底上层叠设置多层电容单元,所述MOM电容器还包括设置在所述多层电容单元与所述衬底之间的第一虚拟电极和/或设置在所述多层电容单元上方的第二虚拟电极,所述第一虚拟电极和所述第二虚拟电极均为具有若干指状电极和至少一个汇流电极的梳状结构,所述第一虚拟电极通过第一绝缘层与衬底绝缘隔离并通过最底层的第二绝缘层与所述多层电容单元绝缘隔离。
可选地,每层所述电容单元均具有第二绝缘层以及形成在所述第二绝缘层中的第一电极和第二电极,且第一电极和第二电极均为具有若干指状电极和至少一个汇流电极的梳状结构,第一电极和第二电极的指状电极相互交叉并以预设间距并排设置。
可选地,所述第一虚拟电极和/或所述第二虚拟电极的指状电极与所述第一电极的指状电极的长度延伸方向平行或者相交。
可选地,当所述第一虚拟电极和/或所述第二虚拟电极的指状电极与所述第一电极的指状电极的长度延伸方向平行时,所述第一虚拟电极和/或所述第二虚拟电极的指状电极分别与所述第一电极的指状电极对准。
可选地,当所述第一虚拟电极和/或所述第二虚拟电极的指状电极与所述第一电极的指状电极的长度延伸方向平行时,所述第一虚拟电极和/或所述第二虚拟电极的指状电极分别与一层电容单元中所述第一电极和第二电极的指状电极在组合状态下的间隔对准。
可选地,当所述第一虚拟电极和/或所述第二虚拟电极的指状电极与所述第一电极的指状电极的长度延伸方向相交时,所述第一虚拟电极和/或所述第二虚拟电极的指状电极分别与任意一层电容单元中所述第一电极和第二电极的所有指状电极均异面垂直。
可选地,所述第一虚拟电极和/或所述第二虚拟电极的指状电极的间距为一层电容单元中所述第一电极和第二电极的指状电极在组合状态下的间距的n倍,n为大于等于1的自然数。
可选地,所述第一虚拟电极和/或所述第二虚拟电极的指状电极的电极宽度等于或大于所述第一电极的指状电极的电极宽度。
可选地,所述第一虚拟电极和/或所述第二虚拟电极的指状电极的电极宽度大于等于所述第一电极的宽度与紧挨的所述第一电极与第二电极之间的间隙宽度之和,且小于等于所述第一电极的宽度、所述第二电极的宽度与紧挨的所述第一电极与第二电极之间的间隙宽度之和。
可选地,当所述的MOM电容器包括第二虚拟电极时,所述的MOM电容器还包括层叠在所述多层电容单元上方的第三绝缘层,所述第二虚拟电极形成在所述第三绝缘层中并通过所述第三绝缘层与所述多层电容单元绝缘隔离。
基于同一发明构思,本发明还提供一种集成电路装置,其包括本发明所述的MOM电容器。
与现有技术相比,本发明的技术方案至少具有以下有益效果之一:
1、通过在MOM电容器中堆叠的多层电容单元的整体上方和/或下方设置虚拟电极,以降低MOM电容器与其周围的信号线路之间的寄生电容,并抑制噪声,进而提高器件性能。
2、由于第一虚拟电极和第二虚拟电极均为梳状结构,因此可以避免虚拟电极制作过程中的最低密度违规问题,以及,避免通过化学机械研磨(CMP)工艺形成虚拟电极时在虚拟电极表面产生的碟陷问题,进而避免该碟陷问题影响噪声屏蔽效果的问题。
附图说明
图1为第一实施例MOM电容器的纵向剖面结构示意图。
图2为沿图1中的A线处的横向剖面结构示意图。
图3为沿图1中的B线处的横向结构剖面示意图。
图4为本发明第一实施例MOM电容器的一变形示例的纵向结构剖面示意图。
图5为本发明第一实施例MOM电容器的制造方法中执行步骤S10、S12、S14、S16时的剖面结构示意图。
图6为本发明第一实施例MOM电容器制造方法中执行步骤S20、S22、S24、S26时的剖面结构示意图。
图7为本发明第二实施例MOM电容器的纵向剖面结构示意图。
图8为本发明第三实施例MOM电容器的纵向剖面结构示意图。
图9为本发明第四实施例MOM电容器的横向剖面结构示意图。
图10为沿图9中C线处的综向剖面结构示意图。
图11-14为本发明其他实施例MOM电容器的纵向剖面结构示意图。
其中,各图中的附图标记具体如下:
10:衬底;12:第一虚拟电极;12a:第一虚拟电极的指状电极;12b:第一虚拟电极的汇流电极;14:第一绝缘层;16:第一电极;16a:第一电极的指状电极;16b:第一电极的汇流电极;18:第二电极;18a:第二电极的指状电极;18b:第二电极的汇流电极;20:第二绝缘层;22:第二虚拟电极;24:第三绝缘层;30:绝缘层;32:导电层;34:绝缘层;36:导电层;100:MOM电容器;200:MOM电容器;202:MOM电容器;300:MOM电容器;A:截面线;B:截面线;C:截面线;R:光刻胶;W1:第一实施例的指状电极12a的电极宽度;W4:第二实施例的指状电极12a的电极宽度;W2:指状电极16a的电极宽度;W3:指状电极18a的电极宽度;P1:第一实施例的指状电极12a的间距;P5:第二实施例的指状电极12a的间距;P6:第三实施例的指状电极12a的间距;P2: 指状电极16a的周期或间距;P3:指状电极18a的周期或间距;P4:指状电极16a和指状电极18a组合状态下的周期或间距;T1:沟槽;T2:沟槽;T3:沟槽;G1: 第一电极和第二电极组合状态下紧挨的指状电极16a和指状电极18a之间的间距;X:水平轴;Y:垂直于X轴的水平轴;Z:垂直于X轴和Y轴的方向轴。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为"在…上"、"连接到"其它元件或层时,其可以直接地在其它元件或层上、连接其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为"直接在…上"、"直接连接到"其它元件或层时,则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的"一"、"一个"和"所述/该"也意图包括复数形式,除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语"和/或"包括相关所列项目的任何及所有组合。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
第一实施例
如图1的纵向剖面结构示意图、图2的横向剖面结构示意图及图3的横向剖面结构示意图所示,本实施例提供一种MOM电容器100,其结构包括:衬底10,第一虚拟电极(又可以称为第一屏蔽电极)12,第一绝缘层14,第一电极16,第二电极18,第二绝缘层20,第二虚拟电极(又可以称为第二屏蔽电极)22以及第三绝缘层24。
图2为本实施例的MOM电容器100沿图1中线A处的横向剖面结构示意图(即为图1中A线处的XY平面结构示意图)。图3为本实施例的MOM电容器100沿图1中线B处的剖面结构示意图(即为图1中A线处的XY平面结构示意图)。另外,为了更为清楚地描述本发明,本申请附图中所示各部分的尺寸可能与实际尺寸不同。
衬底10为表面区域中形成MOM电容器100的衬底。衬底10可以为任意合适的衬底材料,例如为硅衬底、锗衬底、硅锗衬底、绝缘体上硅衬底等等。衬底10表面上形成有第一虚拟电极12、第一绝缘层14、第一电极16、第二电极18、第二绝缘层20、第二虚拟电极22以及第三绝缘层24,从而构成MOM电容器100。
第一虚拟电极12为用于对MOM电容器100进行电磁屏蔽的屏蔽电极。第一虚拟电极12可由导电材料构成,例如,由金属或合金构成。具体而言,第一虚拟电极12例如由铜(Cu)构成。第一虚拟电极12的厚度(即其在图1中的Z向上)优选为0.1μm以上且0.5μm以下。
如图2所示,第一虚拟电极12可以为包括若干指状电极12a和至少一个汇流电极12b的梳状结构。各个指状电极12a均为长方条形电极且线宽(即在X方向上的延伸长度)为W1。多个指状电极12a以P1为间距(周期)分别间隔且平行设置。每一个汇流电极12b与多个指状电极12a相互连接。作为一种示例,第一虚拟电极12为包括若干指状电极12a和一个汇流电极12b的梳状结构,该汇流电极12b连接所有的指状电极12a同侧的端部。
本实施例中,各个指状电极12a均与该汇流电极12b正交,但是在本发明的其他实施例中,也允许至少部分指状电极12a和汇流电极12b相交但不正交。在本发明的其他实施例中,还允许有多个汇流电极12b分布在所有指状电极12a的两侧,并采用类似同一侧的第一电极16和第二电极18的设置方式实现与指状电极12a的连接,例如一部分指状电极12a与一侧的汇流电极12b连接,另一部分指状电极12a与另一侧的汇流电极12b连接。
也就是说,第一虚拟电极12的电极宽度为W1,并以相邻指状电极12a的间距(周期)为P1设置。电极宽度W1的设置范围遵循的设计规则包括:在使用的化学机械研磨(ChemicalMechanical Polishing,CMP,)形成第一虚拟电极12的过程中不产生碟陷(Dishing)。在第一虚拟电极12采用铜(Cu)的情形中,所述电极宽度W1的设置范围优选依设计规则,例如设置W1为12μm以下。
在本实施例中,电极宽度W1优选等于下述第一电极16的电极宽度W2和第二电极18的电极宽度W3。间距P1优选等于下述第一电极16与第二电极18组合状态下的间距P4的恒定倍数,即P1=n* P4,n为大于等于1的自然数。在本实施例的MOM电容器100中,间距P1等于间距P4。此外,在本说明书中,所谓“等于”,可以包含相差±20%的情形。间距P1也可等于间距P4的2倍或4倍。
在本实施例的一变形示例中,如图4的纵向剖面结构示意图所示,电极宽度W1可以分别大于第一电极16的电极宽度W2和第二电极18的电极宽度W3。也就是说,电极宽度W1可依设计规则设为:不产生碟陷(Dishing)的最大宽度以下,以及,使得相邻指状电极12a之间的间隔符合设计规则的最小宽度以上。
第一绝缘层14为其内形成有第一虚拟电极12的绝缘层。第一绝缘层14可由绝缘性材料构成,例如由氧化硅(SiOX)膜构成。此外,第一绝缘层14可以为氮化硅(SiN)膜等其他绝缘层。第一绝缘层14形成于衬底10表面上,第一虚拟电极12的厚度不足以在Z向上贯穿第一绝缘层14,以使得第一虚拟电极12与衬底10之间通过第一虚拟电极12底部的第一绝缘层14实现绝缘隔离。衬底10表面上各处的第一绝缘层14的厚度优选为0.2μm以上且1.0μm以下。
本实施例中,MOM电容器100具有多层堆叠的电容单元,因此,第一电极16和第二电极18均设置多层,且同一层的第一电极16和第二电极18为构成MOM电容器100的相应层的电容单元的电极,相邻两层电容单元的电极之间以及底层的电容单元与第一虚拟电极12之间均通过第二绝缘层20绝缘隔离。也就是说,一层第二绝缘层20以及位于该层第二绝缘层20中的第一电极16和第二电极18构成一层电容单元。
各层的第一电极16和第二电极18可均由导电材料构成,例如由金属或合金构成。具体而言,第一电极16和第二电极18例如由铜(Cu)构成。各层的第一电极16和第二电极18的厚度优选分别为0.1μm以上且0.5μm以下。
如图3所示,每一层的第一电极16可以为包括若干指状电极16a和至少一个汇流电极16b的梳状结构。指状电极16a为长方条形电极且电极宽度为W2。同层的多个指状电极16a以P2为间距(周期)分别间隔且平行设置。每个汇流电极16b与其同层的多个指状电极16a相互连接。作为一种示例,每一层的第一电极16可以为包括若干指状电极16a和一个汇流电极16b的梳状结构,该汇流电极16b连接其同层的所有指状电极16a的同侧端部。
本实施例中,每一层的第一电极16中,各个指状电极16a均与该汇流电极16b正交,但是在本发明的其他实施例的每一层的第一电极16中,也允许至少部分指状电极16a和汇流电极16b相交但不正交。
如图3所示,每一层的第二电极18可以为包括若干指状电极18a和至少一个汇流电极18b的梳状结构。指状电极18a为长方条形电极且电极宽度为W3。同层的多个指状电极18a以P3为间距(周期)分别间隔且平行设置。每个汇流电极18b与其同层的多个指状电极18a相互连接。作为一种示例,每一层的第二电极18可以为包括若干指状电极18a和一个汇流电极18b的梳状结构,且该汇流电极18b连接其同层的多个指状电极18a的同侧端部。
本实施例中,每一层的第二电极18中,各个指状电极18a均与该汇流电极18b正交,但是在本发明的其他实施例的每一层的第二电极16中,也允许至少部分指状电极18a和汇流电极18b相交但不正交。
对于每一层电容单元而言,其指状电极16a的电极宽度W2和间距P2以及指状电极18a的电极宽度W3和间距P3优选设定为符合MOM电容器设计规则的值。在第一电极16和第二电极18由铜(Cu)构成的情形中,电极宽度W2和电极宽度W3优选为5nm以上且0.5μm以下。此外,间距P2和间距P3优选为20nm以上且2.0μm以下。
如图3所示,对于每一层电容单元而言,在第一电极16和第二电极18中,构成梳状结构的指状电极16a和指状电极18a交替设置。其中,第一电极16的指状电极16a与第二电极18的指状电极18a在组合状态下的间距(周期)P4优选遵照MOM电容器100的设计规则设置。在第一电极16和第二电极18由铜(Cu)构成的情形中,间距P4优选为10nm以上且1.0μm以下。作为一种示例,第二绝缘层20为多层绝缘层堆叠而成的结构,其层数与MOM电容器的电容单元层数相同,且每一层第二绝缘层20为其内填充有第一电极16和第二电极18的绝缘层。各层第二绝缘层20可由绝缘性材料构成,例如由氧化硅(SiOX)膜构成。此外,第二绝缘层20还可以为氮化硅(SiN)膜等其他绝缘层。底层的第二绝缘层20形成于第一虚拟电极12和第一绝缘层14表面上。本实施例中,对于每一层电容单元而言,第一电极16和第二电极18的厚度均不足以在Z向上贯穿该层的第二绝缘层20,以使得第一电极16和第二电极18分别与下方的电极之间通过第一绝缘层20实现绝缘隔离。作为一种示例,各层第二绝缘层20的厚度优选为0.2μm以上且1.0μm以下。
也就是说,该示例中,第一电极16、第二电极18所组成的电极层与第二绝缘层20交替循环层叠。在本实施例的MOM电容器100中,以第一电极16、第二电极18所组成的电极层和第二绝缘层20沿厚度方向(Z方向)三次交替循环层叠为例。
第二虚拟电极22为用于对MOM电容器100进行电磁屏蔽的屏蔽电极。第二虚拟电极22可由导电材料构成,例如,由金属或合金构成。具体而言,第二虚拟电极22例如由铜(Cu)构成。第二虚拟电极22的厚度优选为0.1μm以上且0.5μm以下。
与第一虚拟电极12类似,第二虚拟电极22可以为包括若干平行且间隔设置的指状电极和至少一个汇流电极的梳状结构。第二虚拟电极22的指状电极的电极宽度和间距优选与指状电极12a的电极宽度W1和间距P1相等,第二虚拟电极22的一个汇流电极连接多个第二虚拟电极22的指状电极的同侧端部。此外,间距P1可以为间距P4的自然数倍,即P1=n*P4,n为大于等于1的自然数,例如n=1、2或4等等。
第三绝缘层24为其内设置第二虚拟电极22的绝缘层。第三绝缘层24可由绝缘性材料构成,例如由氧化硅(SiOX)膜构成。此外,第三绝缘层24可以为氮化硅(SiN)膜等其他绝缘层。第三绝缘层24形成于第一电极16、第二电极18以及第二绝缘层20表面上。第二虚拟电极22的厚度不足以在Z向上贯穿第二绝缘层24,以使得第二虚拟电极22与下方的第一电极16和第二电极180之间通过第二绝缘层24实现绝缘隔离。第二虚拟电极22底部及其外围的第三绝缘层24的厚度优选为0.2μm以上且1.0μm以下。
也就是说,本实施例中,各层电容单元的第一电极16的指状电极16a和第二电极18的指状电极18a相互交叉并以预设间距P4并排平行设置,第一虚拟电极12和第二虚拟电极22相互对准,第一虚拟电极12的指状电极12a的长度延伸方向与各层的第一电极16的指状电极16a的长度延伸方向均平行,指状电极12a、16a、18a、22a的长度延伸方向均为Y向,且各层电容单元中的第一电极16和第二电极18组合状态下的各个指状电极16a、18a均与第一虚拟电极12相应的指状电极12a一一对准。
本实施例的MOM电容器100可利用其第一虚拟电极12和第二虚拟电极22,实现其与周围的信号线路等之间的屏蔽,并降低寄生电容和抑制噪声。此外,在MOM电容器100中,由于第一虚拟电极12和第二虚拟电极22的电极宽度W1和间距P1分别设置为与第一电极16和第二电极18的电极宽度W2、W3和间距P4相对应的值,因此可易于控制第一虚拟电极12和第二虚拟电极22与第一电极16和第二电极18之间的寄生电容,抑制噪声。
此外,在形成第一虚拟电极12和第二虚拟电极22时,可减少因化学机械研磨(CMP)而产生的碟陷(Dishing)。
以下,参考图5和图6,对本实施例的MOM电容器100的制造方法进行说明。图5所示为通过执行步骤S10、S12、S14、S16以在衬底10表面上形成第一虚拟电极12和第一绝缘层14的过程。图6所示为通过执行步骤S20、S22、S24、S26以在第一虚拟电极12和第一绝缘层14的表面上形成最底层电容单元(即包括第一电极16、第二电极18以及第二绝缘层20)的过程。
在步骤S10中,在衬底10表面上形成绝缘层30。在第一绝缘层14为氧化硅(SiOX)或氮化硅膜(SiN)的情形中,可通过化学气相沉积法(CVD法)等方法形成作为绝缘层30的氧化硅(SiOX)或氮化硅膜(SiN)。绝缘层30的形成厚度优选为0.2μm以上且1.0μm以下。
在步骤S12中,在绝缘层30中形成沟槽T1。在绝缘层30表面上涂敷光刻胶R后,利用光刻技术在光刻胶R上形成与第一虚拟电极12形状对应的图案,并去除该图案内的光刻胶。随后,以光刻胶R为掩膜,刻蚀绝缘层30,以形成沟槽T1。其中,与第一虚拟电极12的指状电极12a对应部分的沟槽T1宽度设为与第一虚拟电极12的电极宽度W1相等。此外,与第一虚拟电极12的指状电极12a对应部分的沟槽T1的设置间距(周期)设为与第一虚拟电极12的间距P1相等。另外,沟槽T1的深度优选设为与第一虚拟电极12的厚度相对应的深度,例如优选设为0.1μm以上且0.5μm以下。在形成沟槽T1之后,去除光刻胶R。形成沟槽T1后的绝缘层30构成MOM电容器100中的第一绝缘层14。
需要说明的是,当W1=W2=W3,P1=P4时,可以采用双重曝光技术来在光刻胶R中构建第一电极16的图案和第二电极18的图案的组合,以制造第一虚拟电极12,也就是说,此时形成的第一虚拟电极12的图案与一层第一电极16的图案和第二电极18的图案的组合相同。由此可以避免增加掩膜版成本。
在步骤S14中,在第一绝缘层14的沟槽T1中填充形成用于构成第一虚拟电极12的导电层32。在第一虚拟电极12为金属(例如铜(Cu))的情形中,可通过电镀法在沟槽T1中填充形成用于构成第一虚拟电极12的导电层32。
在步骤S16中,将导电层32的多余部分去除,以形成第一虚拟电极12。其中,作为一种示例,可以通过以化学机械研磨(CMP)法,对导电层32的多余部分进行研磨,以去除第一绝缘层14顶面上的导电层32,形成填充于沟槽T1内的呈梳状结构的第一虚拟电极12。
在所述化学机械研磨(CMP)过程中,通过将第一虚拟电极12的指状电极12a的电极宽度W1设置为符合不产生碟陷(Dishing)的设计规则的值,可以减少研磨时碟陷(Dishing)的产生。例如,在第一虚拟电极12为铜(Cu)的情形中,通过将电极宽度W1设为12μm以下,可以减少碟陷(Dishing)的产生。
以下,参考图6,对在最底层的第二绝缘层20内形成位于同一层的第一电极16和第二电极18的过程进行说明。
在步骤S20中,在第一虚拟电极12和第一绝缘层14的表面上形成绝缘层34。在第二绝缘层20为氧化硅(SiOX)或氮化硅膜(SiN)的情形中,可通过化学气相沉积法(CVD法)等方法形成作为绝缘层34的氧化硅(SiOX)或氮化硅膜(SiN)。绝缘层34的形成厚度优选为0.2μm以上且1.0μm以下。
在步骤S22中,在绝缘层34中形成沟槽T2和沟槽T3。在绝缘层34表面上涂敷光刻胶R后,利用光刻技术在光刻胶R上形成与第一电极16和第二电极18形状对应的图案,并去除该图案内的光刻胶。随后,以光刻胶R为掩膜,刻蚀绝缘层34,以形成沟槽T2和沟槽T3。其中,与第一电极16的指状电极16a对应部分的沟槽T2宽度设为与第一电极16的指状电极16a的电极宽度W2相等。与第二电极18的指状电极18a对应部分的沟槽T3宽度设为与第二电极18的指状电极18a的电极宽度W3相等。此外,与第一电极16的指状电极16a对应部分的沟槽T2的间距(周期)设为与第一电极16的指状电极16a的间距P2相等。与第二电极18的指状电极18a对应部分的沟槽T3的设置间距(周期)设为与第二电极18的指状电极18a的间距P3相等。另外,沟槽T2内填充的第一电极16的指状电极16a与沟槽T3内填充的第二电极18的指状电极18a在组合状态下的间距为P4。
另外,沟槽T2和沟槽T3的深度分别优选设为与第一电极16和第二电极18的厚度相对应的深度,例如分别优选设为0.1μm以上且0.5μm以下。在形成沟槽T2和沟槽T3之后,去除光刻胶R。形成沟槽T2和沟槽T3后的绝缘层34构成MOM电容器100中的最底层的第二绝缘层20。
在步骤S24中,在第二绝缘层20的沟槽T2和沟槽T3中填充分别形成第一电极16和第二电极18的导电层36。在第一电极16和第二电极18为金属(例如铜(Cu))的情形中,可通过电镀法在沟槽T2和沟槽T3中同步填充形成用于分别构成第一电极16和第二电极18的导电层36。
在步骤S26中,将导电层36的多余部分去除,以形成第一电极16和第二电极18。其中,作为一种示例,可以通过以化学机械研磨(CMP)法对导电层36的多余部分进行研磨,以形成填充于沟槽T2内的呈梳状结构的第一电极16和填充于沟槽T3内的呈梳状结构的第二电极18。
在所述化学机械研磨(CMP)过程中,通过将第一电极16的指状电极16a的电极宽度W2和第二电极18的指状电极18a的电极宽度W3设置为符合不产生碟陷(Dishing)的设计规则的值,可以减少研磨时碟陷(Dishing)的产生。例如,在第一电极16和第二电极18为铜(Cu)的情形中,通过将电极宽度W2和电极宽度W3设为12μm以下,可以减少碟陷(Dishing)的产生。
在MOM电容器100结构为第一电极16、第二电极18以及第二绝缘层20多次层叠的情形中,只需将上述步骤S20~S26重复相应的次数即可。此外,通过重复上述步骤S10~S16,以按照与第一虚拟电极12和第一绝缘层14类似的方式形成第二虚拟电极22和第三绝缘层24。
按照上述方式,可以制造含有第一虚拟电极12、第一绝缘层14、第一电极16、第二电极18、第二绝缘层20、第二虚拟电极22以及第三绝缘层24的MOM电容器100。
本实施的MOM电容器及其制造方法,由于第一虚拟电极12、第二虚拟电极22均为梳状结构,因此,可以在降低MOM电容器与周围的信号线路等之间的寄生电容并抑制该寄生电容引入的噪声的同时,还能避免虚拟电极制程中的最低铜密度违规等问题。此外,第一虚拟电极12、第二虚拟电极22的图案可以分别是一层第一电极16和第二电极18的图案组合,由此简化工艺,降低成本。
第二实施例
如图7所示,在本发明的第二实施例MOM电容器200中,第一虚拟电极12和第二虚拟电极22的电极宽度改为W4,间距(周期)改为P5。在本实施例中,第一虚拟电极12和第二虚拟电极22对准设置且宽度均为电极宽度W4,且电极宽度W4等于一个指状电极16a的电极宽度W2、一个指状电极18a的电极宽度W3以及紧挨的指状电极16a与指状电极18a之间间隙宽度G1之和,即W4=W2+W3+ G1。与此同时,电极宽度W4处于符合使得化学机械研磨(CMP)过程中不产生碟陷(Dishing)的设计规则的范围内。在第一虚拟电极12为铜(Cu)的情形中,依照设计规则,电极宽度W4优选为12μm以下。作为一种示例,第一虚拟电极12与第二虚拟电极22的间距P5等于MOM电容器100间距P1的4倍,即P5=4* P1。
除将第一虚拟电极12和第二虚拟电极22的电极宽度改为W4且将间距(周期)改为P5之外,MOM电容器200可按照与第一实施例MOM电容器100类似的方式制造而得。
也就是说,本实施例中,各层电容单元中的第一电极16的指状电极16a和第二电极18的指状电极18a相互交叉并以预设间距P4并排平行设置,第一虚拟电极12和第二虚拟电极22相互对准且两者的指状电极12a、22a的宽度相同,第一虚拟电极12的指状电极12a的长度延伸方向与各层的第一电极16的指状电极16a的长度延伸方向均平行,指状电极12a、16a、18a、22a的长度延伸方向均为Y向,且第一电极16和第二电极18组合状态下的相应的紧挨的两个指状电极16a、18a及其间隙与第一虚拟电极12相应的一个指状电极12a对准,第一虚拟电极12的指状电极12a间的间隙也与第一电极16和第二电极18组合状态下的相应的紧挨的两个指状电极16a、18a及相应的三个电极间隙对准。
本实施例的MOM电容器200可利用第一虚拟电极12和第二虚拟电极22,实现与其周围的信号线路等之间的屏蔽。此外,在MOM电容器200中,易于控制第一虚拟电极12和第二虚拟电极22与第一电极16和第二电极18之间的寄生电容。
另外,在形成第一虚拟电极12和第二虚拟电极22时,可减少因化学机械研磨(CMP)而产生的碟陷(Dishing)。
第三实施例
如图8所示,在本发明的第三实施例MOM电容器202中,第一虚拟电极12和第二虚拟电极22的电极宽度改为W4,间距(周期)改为P6。在本实施例中,第一虚拟电极12和第二虚拟电极22对准设置且电极宽度均为W4,且W4等于指状电极16a的电极宽度W2、指状电极18a的电极宽度W3以及指状电极16a与指状电极18a之间间隙宽度G1之和,即W4=W2+W3+G1。与此同时,电极宽度W4处于符合使得化学机械研磨(CMP)过程中不产生碟陷(Dishing)的设计规则的范围内。在第一虚拟电极12为铜(Cu)的情形中,依照设计规则,电极宽度W4优选为12μm以下。此外,第一虚拟电极12与第二虚拟电极22的间距P5等于MOM电容器100间距P1的2倍,即P5=2* P1。
除将第一虚拟电极12和第二虚拟电极22的电极宽度改为W4且将间距(周期)改为P6之外,MOM电容器202可按照与第一实施例MOM电容器100类似的方式制造而得。
此外,作为第三实施例的另一个示例,在本实施例的MOM电容器200中,也允许W2+G1<W4<W2+W3+ G1,或者W3+ G1<W4<W2+W3+ G1。
也就是说,本实施例中,各层电容单元中的第一电极16的指状电极16a和第二电极18的指状电极18a相互交叉并以预设间距P4并排平行设置,第一虚拟电极12和第二虚拟电极22相互对准且两者的指状电极12a、22a的宽度相同,第一虚拟电极12的指状电极12a的长度延伸方向与第一电极16的指状电极16a的长度延伸方向平行,即指状电极12a、16a、18a、22a的长度延伸方向均为Y向,且各层的第一电极16和第二电极18组合状态下的相应的紧挨的两个指状电极16a、18a及其间隙与第一虚拟电极12相应的一个指状电极12a对准,第一虚拟电极12的指状电极12a间的间隙与第一电极16和第二电极18组合状态下的相应的紧挨的两个指状电极16a、18a之间的间隙对准。
本实施例的MOM电容器202可利用第一虚拟电极12和第二虚拟电极22,实现与其周围的信号线路等之间的屏蔽。此外,在MOM电容器202中,易于控制第一虚拟电极12和第二虚拟电极22与第一电极16和第二电极18之间的寄生电容。
另外,在形成第一虚拟电极12和第二虚拟电极22时,可减少因化学机械研磨(CMP)而产生的碟陷(Dishing)。
第四实施例
如图9和图10所示,与第一实施例至第三实施例的MOM电容器100相比,本发明第四实施例的MOM电容器300将第一虚拟电极12和第二虚拟电极22同时旋转90°。图9本实施例的MOM电容器300的横向剖面结构示意图。图10为沿图9中线C处的纵向剖面结构示意图。
在本实施例的MOM电容器300中,第一虚拟电极12的指状电极12a的长度延伸方向(即为X方向)沿与第一电极16的指状电极16a和第二电极18的指状电极18a的长度延伸方向(即Y方向)正交的方向延伸。类似地,第二虚拟电极22的指状电极的长度延伸方向也沿与第一电极16的指状电极16a和第二电极18的指状电极18a的长度延伸方向正交的方向延伸。
在本实施例中,第一虚拟电极12的电极宽度和第二虚拟电极22的电极宽度均为W1,且W1与指状电极16a的电极宽度W2和指状电极18a的电极宽度W3相等。第一虚拟电极12的指状电极12a的间距和第二虚拟电极22的指状电极22a的间距均为P1,且P1分别与一层指状电极16a和指状电极18a在组合状态下的间距P4相等。此外,间距P1也可以为间距P4的1部、2倍或4倍等等,即P1=n* P4,n为大于等于1的自然数。
本实施例的MOM电容器300与第二实施例MOM电容器200类似,其第一虚拟电极12的电极宽度和第二虚拟电极22的电极宽度也可分别改为W4,并将第一虚拟电极12中指状电极12a的间距(周期)和第二虚拟电极22中指状电极22a的间距分别改为P5。也就是说,电极宽度W4也可为指状电极16a的电极宽度W2、指状电极18a的电极宽度W3以及指状电极16a与指状电极18a之间间隙宽度G1之和,而且间距P5也可设为等于MOM电容器100的间距P1的4倍。
此外,本实施例的MOM电容器300与第三实施例MOM电容器202类似,第一虚拟电极12的电极宽度和第二虚拟电极22的电极宽度也可改为W4,并将指状电极12a的间距(周期)和指状电极22a的间距均改为P6。也就是说,电极宽度W4也可为指状电极16a的电极宽度W2、指状电极18a的电极宽度W3以及指状电极16a与指状电极18a之间间隙宽度G1之和,而且间距P5也可设为等于MOM电容器100的间距P1的2倍。
除将第一虚拟电极12和第二虚拟电极22的延伸方向改变之外,MOM电容器300可按照与第一实施例MOM电容器100类似的方式制造而得。
作为本实施例的另一个示例,在本实施例的MOM电容器200中,也允许W2+ G1<W4<W2+W3+ G1,或者W3+ G1<W4<W2+W3+ G1。
也就是说,本实施例中,各层电容单元的第一电极16的指状电极16a和第二电极18的指状电极18a相互交叉并以预设间距P4并排平行设置,且各层指状电极16a、18a的长度延伸方向均为Y方向,第一虚拟电极12和第二虚拟电极22相互对准且两者的指状电极的宽度相同,第一虚拟电极12的指状电极12a的长度延伸方向与各层第一电极16的指状电极16a的长度延伸方向均异面垂直。
本实施例的MOM电容器300可利用第一虚拟电极12和第二虚拟电极22,实现与其周围的信号线路等之间的屏蔽。此外,在MOM电容器300中,易于控制第一虚拟电极12和第二虚拟电极22与第一电极16和第二电极18之间的寄生电容。
另外,在形成第一虚拟电极12和第二虚拟电极22时,可减少因化学机械研磨(CMP)而产生的碟陷(Dishing)。
除此之外,通过将第一虚拟电极12和第二虚拟电极22的指状电极的延伸方向设置为与第一电极16的指状电极16a和第二电极18的指状电极18a正交,可以使得第一虚拟电极12和第二虚拟电极22的汇流电极与第一电极16的汇流电极16b和第二电极18的汇流电极18b在平面上不相互重叠。如此,可以容易地引出从第一虚拟电极12、第一电极16、第二电极18以及第二虚拟电极22延伸出的线路。
更重要的是,本实施例中,一方面,由于第一虚拟电极12和第二虚拟电极22的各个指状电极均与第一电极16的指状电极16a和第二电极18的指状电极18a正交,因此能最大程度地减小第一虚拟电极12和第二虚拟电极22分别与第一电极16和第二电极18之间产生的寄生电容,从而能获得更高的噪声抑制性能;另一方面,由于第一虚拟电极12的各个指状电极均与最底层的第一电极16的指状电极16a和第二电极18的指状电极18a正交,第二虚拟电极22的各个指状电极均与最顶层的第一电极16的指状电极16a和第二电极18的指状电极18a正交,因此能够在堆叠的电容单元的上下两侧均形成类似金属罩的结构,起到更好的电磁屏蔽效果。
本发明的其他实施例
请参考图11,本发明的一个其他实施例的MOM电容器,可以是第一实施例的MOM电容器的一个变形,其与第一实施例的MOM电容器的区别在于,第一虚拟电极12的各个指状电极和第二虚拟电极22的各个指状电极均以一一对应的方式对准任意一层第一电极16和第二电极18组合状态下的指状电极间的间隔。进一步地,第一虚拟电极12的各个指状电极的电极宽度(即上述的W1)和第二虚拟电极22的各个指状电极的电极宽度可以分别大于或小于或等于一层第一电极16和第二电极18组合状态下的指状电极间的间距(即上述的P4)。
请参考图12,本发明的另一个其他实施例的MOM电容器,可以是第一实施例至第四实施例中任一实施例的MOM电容器的变形。本实施例中,允许第一虚拟电极12和第二虚拟电极22的指状电极按照相同方向布设,但是两者的指状电极不对准。作为一种示例,本实施例是第一实施例的MOM电容器的变形,其第一虚拟电极12的各个指状电极均以一一对应的方式对准任意一层第一电极16和第二电极18组合状态下的指状电极间的间隔,第二虚拟电极22的各个指状电极均以一一对应的方式对准任意一层第一电极16和第二电极18组合状态下的各个指状电极。
请参考图13,本发明的又一个其他实施例的MOM电容器,可以是第一实施例至第三实施例中的任一实施例和第四实施例的MOM电容器的组合,该实施例中,允许第一虚拟电极12和第二虚拟电极22的指状电极采用不同的方向设置。例如本实施例是基于第一实施例和第四实施例的MOM电容器的变形,第一虚拟电极12的各个指状电极沿X方向延伸,第二虚拟电极22的各个指状电极沿Y方向延伸,且第二虚拟电极22的各个指状电极以一一对应的方式对准任意一层第一电极16和第二电极18组合状态下的各个指状电极。在该实施例中,第一虚拟电极12和第二虚拟电极22正交,能够在堆叠的电容单元的上方或者下方设置类似金属罩的结构,以提高电磁屏蔽效果。
请参考图14,本发明的再一个其他实施例的MOM电容器,可以是第一实施例至第四实施例中的任一实施例的MOM电容器的变形。该实施例中,允许第一虚拟电极12和第二虚拟电极22择一设置。例如本实施例是基于第一实施例的MOM电容器的变形,其设置有第二虚拟电极22,但是省略了第一虚拟电极12以及第一绝缘层14。
需要说明的是,上述各实施例中均以第一虚拟电极12和第二虚拟电极22的指状电极的电极宽度相同、第一电极16和第二电极18的指状电极的电极宽度相同为例,但是本发明的技术方案并不仅仅限定于此,在本发明的其他实施例中,还允许第一虚拟电极12的指状电极的电极宽度和第二虚拟电极22的指状电极的电极宽度不相同,和/或,允许第一电极16和第二电极18的指状电极的电极宽度不相同。
此外,本发明还提供一种集成电路装置,其包括上述任一实施例中所述的MOM电容器。所述MOM电容器用于构建该集成电路装置的采样保持模块、模数转换器、滤波器或射频通信模块等等功能模组。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于本发明技术方案的范围。
Claims (9)
1.一种MOM电容器,其具有在衬底上层叠设置多层电容单元,其特征在于,所述MOM电容器还包括设置在所述多层电容单元与所述衬底之间的第一虚拟电极和设置在所述多层电容单元上方的第二虚拟电极,所述第一虚拟电极和所述第二虚拟电极均为具有若干指状电极和至少一个汇流电极的梳状结构,所述衬底的表面上依次层叠有第一绝缘层和第二绝缘层,所述第一虚拟电极形成在所述第一绝缘层中且未贯穿所述第一绝缘层,以通过第一绝缘层与衬底绝缘隔离,所述第一虚拟电极还通过最底层的第二绝缘层与所述多层电容单元绝缘隔离;所述的MOM电容器还包括层叠在所述多层电容单元上方的第三绝缘层,所述第二虚拟电极形成在所述第三绝缘层中且未贯穿所述第三绝缘层,以通过所述第三绝缘层与所述多层电容单元绝缘隔离,所述第二虚拟电极还通过第一绝缘层、第二绝缘层和第三绝缘层与所述衬底绝缘隔离;其中,所述第一虚拟电极的指状电极和所述第二虚拟电极的指状电极正交。
2.如权利要求1所述的MOM电容器,其特征在于,每层所述电容单元均具有第二绝缘层以及形成在所述第二绝缘层中的第一电极和第二电极,且第一电极和第二电极均为具有若干指状电极和至少一个汇流电极的梳状结构,第一电极和第二电极的指状电极相互交叉并以预设间距并排设置。
3.如权利要求2所述的MOM电容器,其特征在于,所述第一虚拟电极或所述第二虚拟电极的指状电极与所述第一电极的指状电极的长度延伸方向平行或者相交。
4.如权利要求3所述的MOM电容器,其特征在于,当所述第一虚拟电极或所述第二虚拟电极的指状电极与所述第一电极的指状电极的长度延伸方向平行时,所述第一虚拟电极或所述第二虚拟电极的指状电极分别与所述第一电极的指状电极对准,或者,所述第一虚拟电极或所述第二虚拟电极的指状电极分别与一层电容单元中所述第一电极和第二电极的指状电极在组合状态下的间隔对准。
5.如权利要求3所述的MOM电容器,其特征在于,当所述第一虚拟电极或所述第二虚拟电极的指状电极与所述第一电极的指状电极的长度延伸方向相交时,所述第一虚拟电极或所述第二虚拟电极的指状电极分别与任意一层电容单元中所述第一电极和第二电极的所有指状电极均异面垂直。
6.如权利要求2所述的MOM电容器,其特征在于,所述第一虚拟电极和/或所述第二虚拟电极的指状电极的间距为一层电容单元中所述第一电极和第二电极的指状电极在组合状态下的间距的n倍,n为大于等于1的自然数。
7.如权利要求2所述的MOM电容器,其特征在于,所述第一虚拟电极和/或所述第二虚拟电极的指状电极的电极宽度等于或大于所述第一电极的指状电极的电极宽度。
8.如权利要求2所述的MOM电容器,其特征在于,所述第一虚拟电极和/或所述第二虚拟电极的指状电极的电极宽度大于等于所述第一电极的宽度与紧挨的所述第一电极与第二电极之间的间隙宽度之和,且小于等于所述第一电极的宽度、所述第二电极的宽度与紧挨的所述第一电极与第二电极之间的间隙宽度之和。
9.一种集成电路装置,其特征在于,包括权利要求1-8中任一项所述的MOM电容器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111118330.7A CN113571637B (zh) | 2021-09-24 | 2021-09-24 | Mom电容器及集成电路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111118330.7A CN113571637B (zh) | 2021-09-24 | 2021-09-24 | Mom电容器及集成电路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113571637A CN113571637A (zh) | 2021-10-29 |
CN113571637B true CN113571637B (zh) | 2022-02-11 |
Family
ID=78174200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111118330.7A Active CN113571637B (zh) | 2021-09-24 | 2021-09-24 | Mom电容器及集成电路装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113571637B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116632001B (zh) * | 2023-07-24 | 2023-10-13 | 合肥晶合集成电路股份有限公司 | 一种半导体装置及半导体装置的设计辅助装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152085A (ja) * | 2001-11-13 | 2003-05-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
TWI229354B (en) * | 2003-12-31 | 2005-03-11 | Via Tech Inc | Capacitor pair structure for increasing the match thereof |
JP2006303220A (ja) * | 2005-04-21 | 2006-11-02 | Nec Electronics Corp | 半導体装置 |
JP2015002247A (ja) * | 2013-06-14 | 2015-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101585959B1 (ko) * | 2015-02-10 | 2016-01-20 | 전자부품연구원 | 무선랜 ap의 adc에 적용 가능한 mom 커패시터 |
CN110649018A (zh) * | 2018-06-27 | 2020-01-03 | 硅谷实验室公司 | 屏蔽单元电容器阵列 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4525965B2 (ja) * | 2004-01-06 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN108288013B (zh) * | 2017-01-09 | 2020-04-28 | 上海箩箕技术有限公司 | 成像传感器和成像模组 |
US10910320B2 (en) * | 2017-11-30 | 2021-02-02 | Mediatek Inc. | Shielded MOM capacitor |
-
2021
- 2021-09-24 CN CN202111118330.7A patent/CN113571637B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152085A (ja) * | 2001-11-13 | 2003-05-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
TWI229354B (en) * | 2003-12-31 | 2005-03-11 | Via Tech Inc | Capacitor pair structure for increasing the match thereof |
JP2006303220A (ja) * | 2005-04-21 | 2006-11-02 | Nec Electronics Corp | 半導体装置 |
JP2015002247A (ja) * | 2013-06-14 | 2015-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101585959B1 (ko) * | 2015-02-10 | 2016-01-20 | 전자부품연구원 | 무선랜 ap의 adc에 적용 가능한 mom 커패시터 |
CN110649018A (zh) * | 2018-06-27 | 2020-01-03 | 硅谷实验室公司 | 屏蔽单元电容器阵列 |
Also Published As
Publication number | Publication date |
---|---|
CN113571637A (zh) | 2021-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8053865B2 (en) | MOM capacitors integrated with air-gaps | |
KR101252989B1 (ko) | 그리드 판들을 갖는 집적 캐패시터 | |
KR101269291B1 (ko) | 상호맞물려진 횡측 핀(fin)들을 갖는 집적 캐패시터 | |
TW200908149A (en) | Intertwined finger capacitors | |
KR101172783B1 (ko) | 용량 소자 및 반도체 장치 | |
KR20010039886A (ko) | 반도체 장치 | |
US20110108950A1 (en) | Vertical metal insulator metal capacitor | |
JP2018174306A (ja) | チップインダクタおよびその製造方法 | |
TW200915937A (en) | Capacitor-embedded substrate and method of manufacturing the same | |
CN113571637B (zh) | Mom电容器及集成电路装置 | |
JP2005528784A (ja) | 集積キャパシタンス構造を備える半導体素子、ならびにその製造方法 | |
JPH04245665A (ja) | 半導体集積回路構造 | |
JP7269298B2 (ja) | Momデバイス及びmomデバイスの製造方法並びに集積回路 | |
US9230913B1 (en) | Metallization layers configured for reduced parasitic capacitance | |
US11791376B2 (en) | Capacitor structure | |
KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
JP5942471B2 (ja) | 半導体装置 | |
CN102592968B (zh) | 一种多层金属-氮化硅-金属电容的制造方法 | |
RU2705762C1 (ru) | Полупроводниковый конденсатор | |
CN111900251B (zh) | Mom电容器及半导体元件 | |
US20230370085A1 (en) | Matching unit capacitor with multiple metal layers | |
CN113363234B (zh) | 半导体结构及其形成方法 | |
EP4084103B1 (en) | A fringe capacitor arranged based on metal layers with a selected orientation of a preferred direction | |
CN108735728B (zh) | 具隔离拟置图案的三维半导体元件 | |
CN107924954B (zh) | 沟槽电容器和用于制造沟槽电容器的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |