CN115863356A - 阵列基板和显示面板 - Google Patents
阵列基板和显示面板 Download PDFInfo
- Publication number
- CN115863356A CN115863356A CN202211599892.2A CN202211599892A CN115863356A CN 115863356 A CN115863356 A CN 115863356A CN 202211599892 A CN202211599892 A CN 202211599892A CN 115863356 A CN115863356 A CN 115863356A
- Authority
- CN
- China
- Prior art keywords
- lead
- driving signal
- driving
- group
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical group [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000010410 layer Substances 0.000 claims description 51
- 238000005452 bending Methods 0.000 claims description 12
- 230000003247 decreasing effect Effects 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 239000002346 layers by function Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种阵列基板及具有该阵列基板的显示面板,涉及显示技术领域,该阵列基板划分有显示区和非显示区,且包括至少一个驱动信号线组、至少一个引线组和至少一个驱动芯片。一个驱动信号线组包括多条驱动信号线,且沿第一方向并列排布在显示区内,每条驱动信号线向第二方向延伸,第一方向和第二方向相交。一个引线组包括m条引线,与驱动信号线对应连接。对于一个引线组的m条引线,其中一部分连续相邻的多条引线与一个驱动信号线组中的第奇数条驱动信号线连接,另一部分连续相邻的多条引线与该驱动信号线组中的第偶数条驱动信号线连接。以此,通过设计驱动芯片与驱动信号线之间的走线方式,减少了阵列基板的布线对实现其窄边框的影响。
Description
技术领域
本申请涉及显示技术领域,具体涉及一种阵列基板和具有该阵列基板的显示面板。
背景技术
随着显示技术的不断发展,人们对高屏占比的显示装置需求也越来越高,而显示装置的边框的规格是影响其屏占比的重要因素之一。因此,亟待提出一种新的方案来改善显示装置的边框规格影响显示装置实现高屏占比的问题。
发明内容
本申请的第一方面提供一种阵列基板,该阵列基板划分有显示区和非显示区,且包括至少一个驱动信号线组、至少一个引线组和至少一个驱动芯片。一个驱动信号线组包括多条驱动信号线,且沿第一方向并列排布在显示区内,每条驱动信号线向第二方向延伸,第一方向和第二方向相交。一个引线组包括m条引线,与驱动信号线对应连接。一个驱动芯片沿第一方向设置,位于显示区的一侧且位于非显示区内,驱动信号线通过对应的引线与驱动芯片连接,一个驱动信号线组的多条驱动信号线依次远离对应相连的驱动芯片。对于一个引线组的m条引线,其中一部分连续相邻的多条引线与一个驱动信号线组中的第奇数条驱动信号线连接,另一部分连续相邻的多条引线与该驱动信号线组中的第偶数条驱动信号线连接。
在上述方案中,通过设计驱动芯片与驱动信号线之间的走线方式,减少了阵列基板的布线对实现其窄边框的影响。
结合第一方面,在一些实施方式中,在一个驱动信号线组的多条驱动信号线中,仅有一对相邻的驱动信号线对应的引线相邻。
在上述方案中,通过进一步限定驱动信号线和引线之间的连接方式,能够更有效地降低布线对实现阵列基板的窄边框的影响。
结合第一方面,在一些实施方式中,引线组和与其对应的驱动信号线组形成连接组,在至少一个连接组中,引线和驱动信号线的条数都为m,m为大于2的整数,第1至m条驱动信号线依次远离驱动芯片。m为偶数且大于2,当1≤x≤m/2时,第x条引线与第2x-1条驱动信号线连接,且当m/2<x≤m时,第x条引线与第2(m-x)+2条驱动信号线连接。
在上述方案中,设计了驱动信号线和引线的数目为偶数时,不同条数的引线和对应的条数的驱动信号线连接的方式,以在保证每条引线的数量相等的前提下,降低布线的难度,节约生产成本。
结合第一方面,在一些实施方式中,引线组和与其对应的驱动信号线组形成连接组,在至少一个连接组中,引线和驱动信号线的条数都为m,m为大于2的整数,第1至m条驱动信号线依次远离驱动芯片。m为奇数且大于3,当1≤x≤(m+1)/2时,第x条引线与第2x-1条驱动信号线连接,且当(m+1)/2<x≤m时,第x条引线与第2(m-x)+2条驱动信号线连接。
在上述方案中,设计了驱动信号线和引线的数据为奇数时,每条不同的引线与对应的驱动信号线的连接方式,以提供相对简单的布线方式以达到每条引线的长度相等的目的。
结合第一方面,在一些实施方式中,引线组和与其对应的驱动信号形成连接组,在至少一个连接组中,引线和驱动信号线的条数都为m,m为大于2的整数,第1至m条驱动信号线依次远离驱动芯片。在m为偶数且大于2的情况下,当1≤x≤m/2时,第x条引线与第m-2(x-1)条驱动信号线连接,且当m/2<x≤m时,第x条引线与第2x-m-1条驱动信号线连接。或者,在m为奇数且大于3的情况下,当1≤x≤(m+1)/2时,第x条引线与第m-2(x-1)条驱动信号线连接,且当(m+1)/2<x≤m时,第x条引线与第2x-m-1条驱动信号线连接。
在上述方案中,提供了另一种布线方式,以使得多条引线的长度从两端到中间的方向减少,以此通过简单的方式就实现了提高显示效果的作用。
结合第一方面,在一些实施方式中,驱动芯片包括相对设置的第一驱动芯片和第二驱动芯片。驱动信号线组包括与第一驱动芯片对应的第一驱动信号线组和与第二驱动芯片对应的第二驱动信号线组。引线组包括与第一驱动信号线组对应的第一引线组和与第二驱动信号线组对应的第二引线组。第一驱动芯片通过第一引线组与第一驱动信号线组连接,第二驱动芯片通过第二引线组与第二驱动信号线组连接。
在上述方案中,通过设置两个驱动芯片并且限定了每个驱动芯片相对驱动信号线的延伸方向平行设置,以使得进一步减少了布线对实现阵列基板的窄边框的影响。进一步地,将每个驱动芯片设置在阵列基板的弯折区能够最大程度的实现阵列基板的窄边框化。
结合第一方面,在一些实施方式中,第一引线组与第一驱动信号线组的连接方式与第二引线组与第二驱动信号线组的连接方式相同。
结合第一方面,在一些实施方式中,设有驱动芯片的两侧边上分别设有可相对显示区向阵列基板的背光面弯折的弯折区,第一驱动芯片和第二驱动芯片分别设置在弯折区内。进一步地,驱动信号线为栅线或数据线。
在上述方案中,驱动芯片两侧对应的设有弯折区的方案,更有利于实现阵列基板的窄边框化。
结合第一方面,在一些实施方式中,在至少一个引线组中,m条引线的长度相同。
在上述方案中,在每条引线长度相同的情况下,也就代表着引线的金属阻抗的大小基本相当,从而提高了显示效果。
结合第一方面,在一些实施方式中,在至少一个引线组中,当m为偶数且大于2时,第1条引线至第m/2条引线的长度递减,第(m/2)+1条引线至第m条引线的长度递增。当m为奇数且大于3时,第1条引线至第(m+1)/2条引线的长度递减,第(m+3)/2条引线至第m条引线的长度递增。
结合第一方面,在一些实施方式中,引线为直线。
结合第一方面,在一些实施方式中,该阵列基板还包括衬底、显示功能层、第一导电层和第二导电层。显示功能层位于衬底上。第一导电层位于衬底和显示功能层之间,且包括多条驱动信号线。第二导电层位于第一导电层背离衬底的一侧,且包括多条引线。
在上述方案中,驱动信号线和引线位于不同的膜层,以降低引线与驱动信号线之间产生寄生电容的概率,阵列基板的刷频频率,从而提高其显示效果。
结合第一方面,在一些实施方式中,该阵列基板还包括位于衬底和显示功能层之间的薄膜晶体管,第一导电层还包括薄膜晶体管的源电极和漏电极。
在上述方案中,第一导电层上设置了多个功能结构,简化了阵列基板的结构。
结合第一方面,在一些实施方式中,该阵列基板还包括位于第一导电层和第二导电层之间的绝缘层。进一步地,绝缘层的材料的介电常数小于氧化硅的介电常数。进一步地,绝缘层的材料为有机胶。
在上述方案中,绝缘层的设计能够进一步减少走线之间的寄生电容,提高显示效果。
本申请第二方面提供一种显示面板,该显示面板包括上述第一方面的任意一种的阵列基板。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍。
图1是根据本申请一实施例的阵列基板的布线示意图。
图2是根据本申请一实施例的阵列基板的布线示意图。
图3是根据本申请一实施例的阵列基板的布线示意图。
图4是根据本申请另一实施例的阵列基板的布线示意图。
图5是根据本申请另一实施例的阵列基板的布线示意图。
图6是根据本申请一实施例的阵列基板的布线示意图。
图7是根据本申请一实施例的阵列基板的截面图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
随着市场对显示面板的轻薄化、高屏占比的需求越来越高,在显示面板的制备过程中对其边框规格的要越来越小,这就需要在产品设计过程中将显示面板的边框尽量做小。但是,显示面板的部分边框例如下边框需要设置绑定芯片的区域和封装区域,而不能做的太小,因此,出现显示面板的下边框过大,从而影响实现显示面板的高屏占比,进而影响产品竞争力和附加值。基于此,本申请实施例提供一种阵列基板,在该阵列基板中设置了一种新的用于引线与驱动芯片和驱动信号线的连接的设计方案,以此来减少该阵列基板的边框尤其可以有效地减少下边框。关于该阵列基板中的布线方式,具体如下。
本申请实施例提供了一种阵列基板,该阵列基板划分有显示区和非显示区,且且包括至少一个驱动信号线组、至少一个引线组和至少一个驱动芯片。一个驱动信号线组包括多条驱动信号线,且沿第一方向并列排布在显示区内,每条驱动信号线向第二方向延伸,第一方向和第二方向相交。一个引线组包括m条引线,与驱动信号线对应连接。一个驱动芯片沿第一方向设置,位于显示区的一侧且位于非显示区内,驱动信号线通过对应的引线与驱动芯片连接,一个驱动信号线组的多条驱动信号线依次远离对应相连的驱动芯片。对于一个引线组的m条引线,其中一部分连续相邻的多条引线与一个驱动信号线组中的第奇数条驱动信号线连接,另一部分连续相邻的多条引线与该驱动信号线组中的第偶数条驱动信号线连接。如此,通过设计一种新的驱动芯片与驱动信号线之间的连接方式,减少了连接二者的引线在阵列基板的非显示区内的长度,从而减少了阵列基板的布线对实现其窄边框的影响。
示例性地,如图1所示,该阵列基板1包括显示区AA和非显示区NA,且该阵列基板1包括一驱动信号线组10、一个驱动芯片40和与该驱动信号线组10对应的用以实现驱动信号线组10中的驱动信号线与驱动芯片40的连接的一引线组30。具体地,在该显示基板1的显示区AA内包括阵列排布的子像素20和沿着子像素20排布方向分布的逐列移位的一组驱动信号线10,具体地,该驱动信号线组10包括两条,即依次排布的第一条驱动信号线11和第二条驱动信号线12。非显示区NA内设有一个驱动芯片40,该驱动芯片40沿着四条驱动信号线11、12、13、14的并列排布的方向位于显示区AA的一侧,并且驱动芯片40通过引线组30分别与不同的驱动信号线11、12连接。而与驱动信号线组10对应的引线组30包括四条引线,具体地,第一条引线31连接第一条驱动信号线11和驱动芯片40,第二条引线32连接第三条驱动信号线13和驱动芯片40,第三条引线33连接第四条驱动信号线14和驱动芯片40,第四条引线34连接第二条驱动信号线12和驱动芯片40,最终实现了驱动芯片40向驱动信号线组10输入驱动信号。并且从图1中可以看出,对于一个引线组30的四条引线31、32、33、34来说,连续相邻的第一条引线31和第二条引线32分别与驱动信号线组10中的第奇数条驱动信号线11、13连接,另一部分连续相邻的第三条引线33和第四条引线34与该驱动信号线组10中的第偶数条驱动信号线14、12连接。
除了限定同一引线组中部分相邻的引线可以分别与同一驱动信号线组中的奇数条驱动信号线连接或分别与同一驱动信号线组中的偶数条驱动信号线连接的方案外,本实施例中还针对该布线方式进行了进一步的限定。
例如,在一些实施例中,在一个驱动信号线组的多条驱动信号线中,仅有一对相邻的驱动信号线对应的引线相邻。如此,通过进一步限定驱动信号线和引线之间的连接方式,更有效地降低了布线对实现阵列基板的窄边框的不良影响。示例性地,继续参照图1可知,该阵列基板1中,在引线组30与对应的驱动信号线组10之间的布线方式中,仅有一组相邻的驱动信号线即相邻的第三条驱动信号13和第四条驱动信号线14分别对应的引线即第二条引线32和第三条引线33是相邻的,剩余其他任意一组相邻的驱动信号线其对应的引线均不是相邻的。
在实际应用中,多条驱动信号线和对应的多条引线实际上可能是成千上万条,因此,为了能够更清楚地展示该阵列基板中的引线与驱动信号线的连接方式,本实施例中接下来会基于数学公式来介绍在不同的连接规则下,不同的引线与对应的驱动信号线之间的映射关系。
例如,在一个实施例中,引线组和与其对应的驱动信号线组形成连接组,在至少一个连接组中,引线和驱动信号线的条数都为m,m为大于2的整数,第1至m条驱动信号线依次远离驱动芯片。m为偶数且大于2,当1≤x≤m/2时,第x条引线与第2x-1条驱动信号线连接,且当m/2<x≤m时,第x条引线与第2(m-x)+2条驱动信号线连接。如此,设计了驱动信号线和引线的数目为偶数时,不同条数的引线和对应的条数的驱动信号线连接的方式,以在保证每条引线的数量相等的前提下,降低布线的难度,节约生产成本。
示例性地,如图2所示,该阵列基板1包括一个驱动芯片40,一个驱动信号线组10和一个引线组30。该驱动信号线组包括六条驱动信号线11、12、13、14、15、16,同时该引线组30包括对应的六条引线31、32、33、34、35、36,用以实现驱动信号线组10与驱动芯片40的连接。并且,第一条引线31到第三条引线33之间的所有引线31、32、33连接驱动信号线组10和驱动芯片40的布线方式与第四条引线34到第六条引线36之间的所有引线34、35、36连接驱动信号线组10和驱动芯片40的布线方式不同。具体的布线方式如下:针对第一条引线31到第三条引线33来说其对应的布线规则为:第x条引线30与第2x-1条驱动信号线连接,x为正整数且1≤x≤3,即第一条引线31与第一条驱动信号线11连接,第二条引线32与第三条驱动信号线13连接,第三条引线33与第五条驱动信号线15连接。针对第四条引线34到第六条引线36来说其对应的布线规则为:第x条引线30与第2(6-x)+2条驱动信号线连接,x为正整数且4≤x≤6,即第四条引线34与第六条驱动信号线16连接,第五条引线35与第四条驱动信号线14连接,第六条引线36与第二条驱动信号线12连接。
此外,本实施接下来会基于上述偶数条的引线和驱动信号线的布线情况,将介绍了对应的奇数条数的驱动信号线和引线在阵列基板对应的布线规则和对应的具体实施方案。
例如,在一些实施例中,引线组和与其对应的驱动信号线组形成连接组,在至少一个连接组中,引线和驱动信号线的条数都为m,m为大于2的整数,第1至m条驱动信号线依次远离驱动芯片。m为奇数且大于3,当1≤x≤(m+1)/2时,第x条引线与第2x-1条驱动信号线连接,且当(m+1)/2<x≤m时,第x条引线与第2(m-x)+2条驱动信号线连接。如此,设计了驱动信号线和引线的数据为奇数时,每条不同的引线与对应的驱动信号线的连接方式,以提供相对简单的布线方式以达到每条引线的长度相等的目的。
示例性地,如图3所示,阵列基板1包括一个包含七条驱动信号线11、12、13、14、15、16、17的驱动信号线组10以及与该驱动信号线组10对应的一个包含七条引线31、32、33、34、35、36、37的引线组30,该引线组30实现驱动信号线组10与驱动芯片40之间的信号连同。由图3可知,引线组30和驱动信号线组10均包括奇数条数即七条信号线,并且,第一条引线31到第四条引线34之间的所有引线31、32、33、34连接驱动信号线组10和驱动芯片40的方式与第五条引线35到第七条引线37之间的所有引线35、36、37连接驱动信号线组10和驱动芯片40的方式不同。具体的布线方式如下:第一条引线31到第四条引线34的布线规则具体为:第x条引线30与第2x-1条驱动信号线连接,x为正整数且1≤x≤4,即第一条引线31与第一条驱动信号线11连接,第二条引线32与第三条驱动信号线13连接,第三条引线33与第五条驱动信号线15连接,第四条引线34与第七条驱动信号线17连接。而第五条引线35到第七条引线37的布线规则具体为:第x条引线30与第2(7-x)+2条驱动信号线连接,x为正整数且5≤x≤7,即第五条引线35与第六条驱动信号线16连接,第六条引线36与第四条驱动信号线14连接,第七条引线37与第二条驱动信号线12连接。
基于在阵列基板中设计将引线组中的部分相邻的引线与同一的驱动信号线组中的奇数条的驱动信号线连接,另一部分相邻的引线与同一驱动信号线组中的偶数条的驱动信号线连接的构思,该阵列基板的引线与驱动信号线之间的布线方案并不局限于上述方案中即图2和图3中展示的方案,还可以采用其他的布线方式,具体如下。
在另一些实施例中,引线组和与其对应的驱动信号形成连接组,在至少一个连接组中,引线和驱动信号线的条数都为m,m为大于2的整数,第1至m条驱动信号线依次远离驱动芯片。在m为偶数且大于2的情况下,当1≤x≤m/2时,第x条引线与第m-2(x-1)条驱动信号线连接,且当m/2<x≤m时,第x条引线与第2x-m-1条驱动信号线连接。
示例性地,如图4所示,阵列基板1包括由六条驱动信号线11、12、13、14、15、16组成的一个驱动信号线组10,以及与该驱动信号线组10对应由六条引线31、32、33、34、35、36组成一个引线组30。并且关于实现驱动信号线组10与驱动芯片40之间的连接的布线方式如下:当x为正整数且1≤x≤3时,即第一条引线31到第三条引线33之间的所有引线31、32、33的布线方式为:第x条引线30与第6-2(x-1)条驱动信号线连接,即第一条引线31与第六条驱动信号线16连接,第二条引线32与第四条驱动信号线14连接,第三条引线33与第二条驱动信号线12连接。当x为正整数且4≤x≤6,即第四条引线34到第六条引线36之间的所有引线34、35、36的布线方式为:第x条引线30与第2x-6-1条驱动信号线连接,即第四条引线34与第一条驱动信号线11连接,第五条引线35与第三条驱动信号线13连接,第六条引线36与第五条驱动信号线15连接。
此外,基于上述新的布线规则下的偶数条的引线和偶数条的驱动信号线之间的连接方案,本实施例还针对引线和驱动信号线的条数相等且为奇数的情况,对阵列基板的布线方案进行了介绍,以使得提高布线方案的完整性,具体如下。
在另一些实施例中,在m为奇数且大于3的情况下,当1≤x≤(m+1)/2时,第x条引线与第m-2(x-1)条驱动信号线连接,且当(m+1)/2<x≤m时,第x条引线与第2x-m-1条驱动信号线连接。
示例性地,如图5所示,阵列基板1包括一个由七条驱动信号线11、12、13、14、15、16、17组成的一个驱动信号线组10,与该驱动信号线组10对应由七条引线31、32、33、34、35、36、37组成一个引线组30,以及一个驱动芯片40。关于实现驱动信号线组10与驱动芯片40之间的连接的布线方式如下:当x为正整数且1≤x≤4时,即第一条引线31到第四条引线34之间的所有引线31、32、33、34的布线方式为:第x条引线30与第7-2(x-1)条驱动信号线连接,即第一条引线31与第七条驱动信号线17连接,第二条引线32与第五条驱动信号线15连接,第三条引线33与第三条驱动信号线13连接,第四条引线34与第一条驱动信号线11连接。此外,当x为正整数且5≤x≤7时,即关于第五条引线35到第七条引线37之间的所有引线35、36、37的布线方式为:第x条引线30与第2x-7-1条驱动信号线连接,即第五条引线35与第二条驱动信号线12连接,第六条引线36与第四条驱动信号线14连接,第七条引线37与第六条驱动信号线16连接。
以上实施例中均是从设计驱动信号线和驱动芯片之间的引线的布线方式来降低布线对实现阵列基板的窄边框化的影响,在接下来,本实施例会设计驱动芯片的个数以及相对在阵列基板中的位置,来进一步降低阵列基板中的布线对实现阵列基板的窄边框化的影响。
例如,在一些实施例中,驱动芯片包括相对设置的第一驱动芯片和第二驱动芯片。驱动信号线组包括与第一驱动芯片对应的第一驱动信号线组和与第二驱动芯片对应的第二驱动信号线组。引线组包括与第一驱动信号线组对应的第一引线组和与第二驱动信号线组对应的第二引线组。第一驱动芯片通过第一引线组与第一驱动信号线组连接,第二驱动芯片通过第二引线组与第二驱动信号线组连接。如此,通过设置两个驱动芯片并且限定了每个驱动芯片相对驱动信号线的延伸方向平行设置,以使得进一步减少了布线对实现阵列基板的窄边框的影响。进一步地,将每个驱动芯片设置在阵列基板的弯折区能够最大程度的实现阵列基板的窄边框化。
示例性地,如图6所示,阵列基板1包括位于显示区AA相对左右两侧的两个驱动芯片即第一驱动芯片40a和第二驱动芯片40b以及与每个驱动芯片40a、40b对应的驱动信号线组10a、10b和引线组30a、30b形成的两个连接组。每个驱动芯片40a、40b的延伸方向与驱动信号线组10中的信号线延伸方向平行,且两个驱动芯片40a、40b在同一水平面上。驱动信号线组10包括第一驱动信号线组10a和第二驱动信号线组10b,且每个驱动信号线组10a、10b均包括三条驱动信号线,对应的引线组30包括第一引线组30a和第二引线组30b,且每个引线组30a、30b均包括三条引线。第一引线组30a和第一驱动信号线组10a组成一个连接组,第二引线组30b和第二驱动信号线组10b形成另一个连接组。第一引线组30a用于实现第一驱动信号线组10a与第一驱动芯片40a之间的信号连通,具体地,第一条引线31a与第三条驱动信号线13a连接,第二条引线32a与第一条驱动信号线11a连接,第三条引线33a与第二条驱动信号线12a连接。第二引线组30b用于实现第二驱动信号线组10b与第二驱动芯片40b之间的信号连通。具体地,第一条引线31b与第三条驱动信号线13b连接,第二条引线32b与第一条驱动信号线11b连接,第三条引线33b与第二条驱动信号线12b连接。
应理解的是,阵列基板中的驱动芯片的个数不局限于上述示例中的个数,还可以是更多的个数,例如三个,驱动信号线和引线的条数也不局限于上述示例中的条数,可以是更多的条数。并且,在设有两个驱动芯片的阵列基板中,每个驱动芯片对应的驱动信号线和引线的个数可以相等也可以不等,并且其对应的布线方式可以相同也可以不同,这些就根据阵列基板的功能需求进行设计,在此就不做赘述。
再例如,在一些实施例中,第一引线组与第一驱动信号线组的连接方式与第二引线组与第二驱动信号线组的连接方式相同。如此,简化了阵列基板的整体的布线设计方案的难度,降低了该阵列基板的生产成本。
再例如,在一些实施方式中,设有驱动芯片的两侧边上分别设有可相对显示区向阵列基板的背光面弯折的弯折区,第一驱动芯片和第二驱动芯片分别设置在弯折区内。进一步地,驱动信号线为栅线或数据线。如此,驱动芯片两侧对应的设有弯折区的方案,更有利于实现阵列基板的窄边框化。
此外,本实施例中还考虑到每条引线的长度对驱动信号线的强度的影响,结合阵列基板的布线方式对引线的长度对阵列基板的布线方案进行了具体的设计。
例如,在一些实施方式中,在至少一个引线组中,m条引线的长度相同。如此,每条引线的长度等价于其金属阻抗的大小,在每条引线长度相同的情况下,也就代表着引线的金属阻抗的大小基本相当,从而降低了不同引线输入的驱动信号强度之间产生差异的概率,从而提高了显示效果。示例性地,如图1、图2和图3所示,该阵列基板1包括的引线组30中的所有引线的长度相等或近似相等。
考虑到将长度规律性变化的引线配合信号强度规律性变化的输入信号可以有效地提高阵列基板的显示效果,本申请实施例中还对阵列基板中包含的引线组中的引线长度进行了其他的设计,具体如下。
在一些实施例中,在至少一个引线组中,当m为偶数且大于2时,第1条引线至第m/2条引线的长度递减,第(m/2)+1条引线至第m条引线的长度递增。当m为奇数且大于3时,第1条引线至第(m+1)/2条引线的长度递减,第(m+3)/2条引线至第m条引线的长度递增。
示例性地,当每个引线组30中的引线条数为偶数时,参照图4可知,该阵列基板1中的包含的六条引线31、32、33、34、35、36分别用于连接驱动芯片40和驱动信号线组30,并且第一条引线31到第三条引线33之间的所有引线31、32、33的长度依次递减,第四条引线34到第六条引线36之间的所有引线34、35、36的长度依次递增。当每个引线组30中的引线条数为奇数时,参照图5可知,该阵列基板1中的包含的七条引线31、32、33、34、35、36、37分别用于连接驱动芯片40和驱动信号线组30,并且第一条引线31到第四条引线34之间的所有引线31、32、33、34的长度依次递增,第五条引线35到第七条引线37之间的所有引线35、36、37的长度依次递减。
此外,本实施例还对每条引线的形状进行了限定,在一些实施例中,引线为直线。每条引线均为直线的设计方式,降低了阵列基板的布线设计难度以及生产难度,节约了生产成本。示例性地,如图1-6所示,所有驱动信号线组10对应的引线组30中的所有引线均为直线。
应理解的是,引线的长度变化不局限上述的示例中方案提到的相等或者递增或递减的方案,并且引线走线的形状呈现的的形状不局限于上述示例中的直线,其还可以是曲线例如波浪线或者弧线或者折线等,并且上述示例中提到的直线也不是绝对直线,这些都可以根据实际生产需求来设计,在此就不做赘述。
在一些实施例中,如图7所示,该阵列基板1还包括衬底50、显示功能层60、第一导电层70和第二导电层。显示功能层60位于衬底50上。第一导电层70位于衬底50和显示功能层60之间,且包括多条驱动信号线10。第二导电层位于第一导电层70背离衬底50的一侧,且包括多条引线30。如此,驱动信号线10和引线30位于不同的膜层,以降低引线30与驱动信号线10之间产生寄生电容的概率,阵列基板1的刷频频率,从而提高其显示效果。
在一些实施例中,如图7所示,该阵列基板1还包括位于衬底50和显示功能层60之间的薄膜晶体管,第一导电层70还包括薄膜晶体管的源电极71和漏电极72。如此,第一导电层70上设置了多个功能结构,简化了阵列基板1的结构。
在一些实施例中,如图7所示,该阵列基板1还包括位于第一导电层70和第二导电层80之间的绝缘层90。进一步地,绝缘层90的材料的介电常数小于氧化硅的介电常数。在至少一个实施例中,绝缘层90的材料为有机胶。如此,绝缘层90的设计能够进一步减少走线之间的寄生电容,提高显示效果。
应理解的是,阵列基板的膜层结构不局限于上述示例中的膜层,还可以包括其他的膜层,例如设置在显示功能层背离衬底一侧的封装层、设置在显示功能层与衬底之间的栅极绝缘层和层间介质层等,这些都可以根据阵列基板的功能需求进行设计,在此就不做赘述。
本申请实施例还提供了一种显示面板,该显示面板包括上述实施例中的任意一种的阵列基板。
在至少一个实施例中,显示面板还包括用于实现触控的触控传感器、触控芯片以及柔性电路板。为了实现触控显示面板的轻薄化,触控传感器设置在显示面板的封装层中,触控芯片设置在柔性电路板上,且通过触控信号线向触控传感器传输信号。
在至少一个实施例中,该显示面板可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示和触控功能的产品或部件。该显示面板的实施可以参见上述阵列基板的实施例,重复之处不再赘述。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种阵列基板,其特征在于,划分有显示区和非显示区,且所述阵列基板包括:
至少一个驱动信号线组,一个驱动信号线组包括多条驱动信号线,且沿第一方向并列排布在所述显示区内,每条所述驱动信号线向第二方向延伸,所述第一方向和所述第二方向相交;
至少一个引线组,一个引线组包括m条引线,与所述驱动信号线对应连接;
至少一个驱动芯片,一个所述驱动芯片沿所述第一方向设置,位于所述显示区的一侧且位于所述非显示区内,所述驱动信号线通过对应的所述引线与所述驱动芯片连接,一个驱动信号线组的多条驱动信号线依次远离对应相连的所述驱动芯片;
其中,对于一个所述引线组的m条引线,其中一部分连续相邻的多条引线与一个驱动信号线组中的第奇数条驱动信号线连接,另一部分连续相邻的多条引线与该驱动信号线组中的第偶数条驱动信号线连接。
2.根据权利要求1所述的阵列基板,其特征在于,在一个所述驱动信号线组的多条驱动信号线中,仅有一对相邻的所述驱动信号线对应的所述引线相邻。
3.根据权利要求1所述的阵列基板,其特征在于,所述引线组和与其对应的所述驱动信号线组形成连接组,在至少一个所述连接组中,所述引线和所述驱动信号线的条数都为m,m为大于2的整数,第1至m条所述驱动信号线依次远离所述驱动芯片,以及
m为偶数且大于2,当1≤x≤m/2时,第x条所述引线与第2x-1条所述驱动信号线连接,且当m/2<x≤m时,第x条所述引线与第2(m-x)+2条所述驱动信号线连接;或者
m为奇数且大于3,当1≤x≤(m+1)/2时,第x条所述引线与第2x-1条所述驱动信号线连接,且当(m+1)/2<x≤m时,第x条所述引线与第2(m-x)+2条所述驱动信号线连接。
4.根据权利要求1所述的阵列基板,其特征在于,所述引线组和与其对应的所述驱动信号形成连接组,在至少一个所述连接组中,所述引线和所述驱动信号线的条数都为m,m为大于2的整数,第1至m条所述驱动信号线依次远离所述驱动芯片,以及
m为偶数且大于2,当1≤x≤m/2时,第x条所述引线与第m-2(x-1)条所述驱动信号线连接,且当m/2<x≤m时,第x条所述引线与第2x-m-1条所述驱动信号线连接;或者
m为奇数且大于3,当1≤x≤(m+1)/2时,第x条所述引线与第m-2(x-1)条所述驱动信号线连接,且当(m+1)/2<x≤m时,第x条所述引线与第2x-m-1条所述驱动信号线连接。
5.根据权利要求3或4中所述的阵列基板,其特征在于,所述驱动芯片包括相对设置的第一驱动芯片和第二驱动芯片;
所述驱动信号线组包括与所述第一驱动芯片对应的第一驱动信号线组和与所述第二驱动芯片对应的第二驱动信号线组;以及
所述引线组包括与所述第一驱动信号线组对应的第一引线组和与所述第二驱动信号线组对应的第二引线组;
其中,所述第一驱动芯片通过所述第一引线组与所述第一驱动信号线组连接,所述第二驱动芯片通过所述第二引线组与所述第二驱动信号线组连接;
优选地,所述第一引线组与所述第一驱动信号线组的连接方式与所述第二引线组与所述第二驱动信号线组的连接方式相同;
优选地,设有所述驱动芯片的两侧边上分别设有可相对所述显示区向所述阵列基板的背光面弯折的弯折区,所述第一驱动芯片和所述第二驱动芯片分别设置在所述弯折区内;
优选地,所述驱动信号线为栅线或数据线。
6.根据权利要求1至4中任意一项所述的阵列基板,其特征在于,
在至少一个所述引线组中,m条所述引线的长度相同;
或者,
在至少一个所述引线组中,当m为偶数且大于2时,第1条所述引线至第m/2条所述引线的长度递减,第(m/2)+1条所述引线至第m条所述引线的长度递增;当m为奇数且大于3时,第1条所述引线至第(m+1)/2条所述引线的长度递减,第(m+3)/2条所述引线至第m条所述引线的长度递增。
7.根据权利要求1至4中任意一项所述的阵列基板,其特征在于,所述引线为直线。
8.根据权利要求1至4中任意一项所述的阵列基板,其特征在于,还包括:
衬底;
显示功能层,位于所述衬底上;
第一导电层,位于所述衬底和所述显示功能层之间,包括多条所述驱动信号线;
第二导电层,位于所述第一导电层背离所述衬底的一侧,包括多条所述引线;
优选地,还包括位于所述衬底和所述显示功能层之间的薄膜晶体管,所述第一导电层还包括所述薄膜晶体管的源电极和漏电极。
9.根据权利要求8所述的阵列基板,其特征在于,还包括位于所述第一导电层和所述第二导电层之间的绝缘层;
优选地,所述绝缘层的材料的介电常数小于氧化硅的介电常数;
优选地,所述绝缘层的材料为有机胶。
10.一种显示面板,其特征在于,包括权利要求1-9任意一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211599892.2A CN115863356A (zh) | 2022-12-12 | 2022-12-12 | 阵列基板和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211599892.2A CN115863356A (zh) | 2022-12-12 | 2022-12-12 | 阵列基板和显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115863356A true CN115863356A (zh) | 2023-03-28 |
Family
ID=85672581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211599892.2A Pending CN115863356A (zh) | 2022-12-12 | 2022-12-12 | 阵列基板和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115863356A (zh) |
-
2022
- 2022-12-12 CN CN202211599892.2A patent/CN115863356A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108447887B (zh) | 显示面板和显示装置 | |
CN104969283B (zh) | 显示装置 | |
US11150755B2 (en) | Touch display integrated circuit | |
CN112466209B (zh) | 显示面板和显示装置 | |
CN206619595U (zh) | 显示面板 | |
CN107153474A (zh) | 触控面板 | |
CN210955021U (zh) | 显示面板及电子设备 | |
CN113778267B (zh) | 显示面板及显示装置 | |
CN107665064A (zh) | 传感器及显示装置 | |
CN107153475A (zh) | 触控面板 | |
US20240241410A1 (en) | Display module | |
US11561634B2 (en) | Display module, fabrication method thereof and display device | |
CN114284302A (zh) | 阵列基板、显示面板及显示装置 | |
CN115863356A (zh) | 阵列基板和显示面板 | |
CN114648921B (zh) | 阵列基板、显示面板及显示装置 | |
US12073049B2 (en) | Display panel and display apparatus with additional electrode layer for improving mutual capacitance variation | |
CN115347002A (zh) | 一种显示面板和显示装置 | |
CN113448129A (zh) | 显示面板及显示装置 | |
CN115938227B (zh) | 显示面板及显示装置 | |
US12032776B2 (en) | Display panel and mobile terminal | |
TW201841109A (zh) | 觸控顯示整合驅動電路以及使用其之觸控顯示裝置 | |
CN115331601B (zh) | 显示面板和显示装置 | |
CN115762382A (zh) | 一种显示面板和显示装置 | |
CN116056517A (zh) | 显示面板和显示装置 | |
CN114944126A (zh) | 阵列基板、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |