CN112466209B - 显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种显示面板和显示装置，该显示面板的像素驱动电路包括位于第二显示区的第一类像素驱动电路，该第一类像素驱动包括第一像素驱动电路；发光元件包括位于高透光区的第一发光元件，该第一发光元件通过设置于衬底基板上的阳极信号线与第一像素驱动电路电连接；衬底基板上还设置有耦合结构；其中，每个像素驱动电路包括驱动晶体管和与驱动晶体管的栅极电连接的连接线；在第一方向上，各第一类像素驱动电路的连接线与阳极信号线和/或耦合结构具有第一交叠区域，且各第一类像素驱动电路对应的第一交叠区域的面积之和均在第一预设范围内。本发明实施例能够提高显示面板的显示均一性，进而提高显示面板的显示效果。

Description

显示面板和显示装置

技术领域

本发明涉及显示面板技术领域，尤其涉及一种显示面板和显示装置。

背景技术

随着显示技术的发展，显示装置逐渐由窄边框向无边框的视觉效果进步，以提高显示装置的屏占比，该高屏占比的显示装置的光学传感器模块，例如摄像头、红外感测器等，会设置于其显示区，且为使设置有光学传感器模块的区域具有较高的透光率，通常会降低光学传感器模块设置区的像素密度。

当前，如何在进一步提高光学传感器模块设置区的透光面积的前提下，确保显示装置的显示均一性，成为亟待解决的技术问题。

发明内容

本发明实施例提供一种显示面板和显示装置，以确保显示面板中的各发光元件的显示均一性，提高显示面板的显示效果。

第一方面，本发明实施例提供了一种显示面板，包括：显示区；所述显示区包括高透光区、围绕所述高透光区的第一显示区以及位于所述第一显示区与所述高透光区之间的第二显示区；

所述显示区设置有多个发光元件和多个像素驱动电路；所述发光元件包括位于所述高透光区的第一发光元件，所述像素驱动电路包括位于所述第二显示区的第一类像素驱动电路；所述第一类像素驱动电路包括第一像素驱动电路；

所述显示面板还包括：衬底基板；所述发光元件和所述像素驱动电路均位于所述衬底基板上；

位于所述衬底基板上的多条阳极信号线和耦合结构；所述阳极信号线用于电连接所述第一发光元件和所述第一像素驱动电路；

其中，每个所述像素驱动电路包括驱动晶体管和与所述驱动晶体管的栅极电连接的连接线；在第一方向上，各所述第一类像素驱动电路的连接线与所述阳极信号线和/或所述耦合结构具有第一交叠区域，且各所述第一类像素驱动电路对应的所述第一交叠区域的面积之和均在第一预设范围内；所述第一方向定义为与所述衬底基板所在平面相交，且与垂直于所述衬底基板所在平面的方向具有预设夹角的方向。

第二方面，本发明实施例还提供了一种显示装置，包括第一方面所述的显示面板。

本发明实施例提供的显示面板和显示装置，将用于驱动位于高透光区的第一发光元件的第一像素驱动电路设置于第二显示区，并通过各阳极信号线一一对应地电连接各第一发光元件和第一像素驱动电路，以使高透光区中原用于设置像素驱动电路的位置处能够透光，从而增大高透光区的透光面积。同时，通过在衬底基板上设置相应的耦合结构，并在第一方向上，使位于第二显示区的各第一类像素驱动电路的连接线与阳极信号线和/或耦合结构具有第一交叠区域，且各第一类像素驱动电路对应的第一交叠区域的面积之和均在第一预设范围内，以使各第一类像素驱动电路的连接线与阳极信号线和/或耦合结构所构成的耦合电容保持一致，确保阳极信号线和/或耦合结构耦合至和第一类像素驱动电路的连接线的信号量保持一致，从而能够使位于第二显示区的各第一类像素驱动电路所驱动的发光元件的发光情况保持一致，且通过对各第一像素驱动电路进行相同的补偿即可使显示面板各显示区的发光元件的发光情况保持一致，进而能够提高显示面板的显示均一性，有利于提高显示面板的显示效果。

附图说明

图1是相关技术的一种显示面板的局部结构示意图；

图2是本发明实施例提供的一种显示面板的俯视结构示意图；

图3是本发明实施例提供的一种显示面板的局部膜层结构示意图；

图4是本发明实施例提供的一种像素驱动电路的等效电路图；

图5是本发明实施例提供的又一种显示面板的局部膜层结构示意图；

图6是本发明实施例提供的又一种像素驱动电路的等效电路图；

图7是本发明实施例提供的一种像素驱动电路的膜层俯视图；

图8是与图6对应的一种像素驱动电路的等效电路图；

图9是图7中沿A-A截面的一种膜层结构示意图；

图10是本发明实施例提供一种显示面板的局部结构示意图；

图11是本发明实施例提供的又一种显示面板的局部膜层结构示意图；

图12是本发明实施例提供的又一种显示面板的局部结构示意图；

图13是本发明实施例提供的又一种显示面板的局部结构示意图；

图14是本发明实施例提供的又一种显示面板的局部结构示意图；

图15是本发明实施例提供的又一种显示面板的局部膜层结构示意图；

图16是本发明实施例提供的又一种显示面板的局部结构示意图；

图17是本发明实施例提供的又一种显示面板的局部结构示意图；

图18是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1是相关技术的一种显示面板的局部放大结构示意图。如图1所示，为使设置摄像头的高透光区0111能够实现显示的同时，具有较大的透光面积，可将用于驱动高透光区0111中发光元件031的像素驱动电路021设置于第二显示区0113；此时，高透光区0111中的发光元件可通过阳极信号线041与设置于第二显示区0113的像素驱动电路021电连接。

由于第二显示区0113中既要设置位于第二显示区0113的发光元件对应的像素驱动电路，又要设置与高透光区0111中的发光元件031对应的像素驱动电路，使得第二显示区01113中有限的空间内设置有较多的像素驱动电路；当采用阳极信号线041电连接位于高透光区0111的发光元件031和位于第二显示区0113的像素驱动电路021时，该阳极信号线041会在第二显示区0113与各像素驱动电路具有交叠，且在该交叠的位置处像素驱动电路与阳极信号线041构成耦合电容。

但是，当位于第二显示区0113的各像素驱动电路021与各阳极信号线041的交叠面积不同时，各像素驱动电路021与阳极信号线041所构成的耦合电容不同，使得阳极信号线021传输的信号耦合至各像素驱动电路021的信号量具有差异；尤其是，当各阳极信号线041传输的信号耦合至各像素驱动电路021中与其驱动晶体管的栅极电连接的连接线上的信号量具有差异时，会使各像素驱动电路中驱动晶体管根据其栅极电位产生的驱动电流的波动具有差异，从而影响显示画面的一致性，甚至会造成显示分屏。

为解决上述技术问题，本发明实施例提供一种显示面板，该显示面板包括：显示区；该显示区包括高透光区、围绕高透光区的第一显示区以及位于第一显示区与高透光区之间的第二显示区。显示区设置有多个发光元件和多个像素驱动电路；发光元件包括位于高透光区的第一发光元件，像素驱动电路包括位于第二显示区的第一类像素驱动电路；该第一类像素驱动电路包括第一像素驱动电路；显示面板还包括：衬底基板；发光元件和像素驱动电路均位于衬底基板上；位于衬底基板上的多条阳极信号线和耦合结构；阳极信号线用于电连接第一发光元件和第一像素驱动电路；其中，每个像素驱动电路包括驱动晶体管和与驱动晶体管的栅极电连接的连接线；在第一方向上，各第一类像素驱动电路的连接线与阳极信号线和/或耦合结构具有第一交叠区域，且各第一类像素驱动电路对应的第一交叠区域的面积之和均在第一预设范围内；将第一方向定义为与衬底基板所在平面相交，且与垂直于衬底基板所在平面的方向具有预设夹角的方向。

采用上述技术方案，一方面，将用于驱动位于高透光区的第一发光元件的第一像素驱动电路设置于第二显示区，并通过各阳极信号线一一对应地电连接各第一发光元件和第一像素驱动电路，以使高透光区中原用于设置像素驱动电路的位置处能够透光，从而增大高透光区的透光面积。另一方面，由于各像素驱动电路包括驱动晶体管和与驱动晶体管的栅极电连接的连接线，且驱动晶体管可根据其栅极的电位提供驱动电流至对应的发光元件，以驱动发光元件进行发光，因此当与驱动晶体管的栅极电连接的连接线上的电位被改变时，驱动晶体管的栅极电位随之变化，将影响该驱动晶体管对应驱动的发光元件的发光情况；通过在衬底基板上设置相应的耦合结构，并在第一方向上，使位于第二显示区的各第一类像素驱动电路的连接线与阳极信号线和/或耦合结构具有第一交叠区域，且各第一类像素驱动电路对应的第一交叠区域的面积之和均在第一预设范围内，以使各第一类像素驱动电路的连接线与阳极信号线和/或耦合结构所构成的耦合电容保持一致，确保阳极信号线和/或耦合结构耦合至和第一类像素驱动电路的连接线的信号量保持一致，从而能够使位于第二显示区的各第一类像素驱动电路所驱动的发光元件的发光情况保持一致，且通过对各第一像素驱动电路进行相应的补偿即可使显示面板各显示区的发光元件的发光情况保持一致，进而能够提高显示面板的显示均一性，有利于提高显示面板的显示效果。

以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

本发明实施例提供的显示面板的第二显示区位于高透光区与第一显示区之间，即当第一显示区围绕高透光区时，第二显示区可以位于第一显示区与高透光区之间，且围绕高透光区，或者第二显示区可以位于高透光区的至少一侧，本发明实施例对此不做具体限定。为便于描述，本发明实施例均以第二显示区位于高透光区与第一显示区之间，且位于高透光区的一侧为例，对本发明实施例的技术方案进行示例性的说明。

图2是本发明实施例提供的一种显示面板的俯视结构示意图，图3是本发明实施例提供的一种显示面板的膜层结构示意图。结合图2和图3所示，显示面板100的显示区110包括高透光区111、第一显示区112和第二显示区113，且第一显示区112围绕高透光区111，第二显示区113位于第一显示区112与高透光区111之间。其中，高透光区111为具有较大的透光面积和较高的光透过率的区域，可用于设置感光器件，例如摄像头、红外传感器等。此时，无需增加显示面板100的边框尺寸，即可设置相应的感光器件，从而有利于显示面板的窄边框化，提高显示面板的屏占比。需要说明的是，本申请中的围绕是指至少部分围住；可以理解的，当高透光区位于整个显示区的边缘，则第一显示区112三面围绕高透光区111；当高透光区位于整个显示区的角落，则第一显示区112两面围绕高透光区111。

显示面板100的显示区110还设置有多个发光元件30和多个像素驱动电路20；且发光元件30包括位于高透光区111的第一发光元件31，像素驱动电路20包括位于第二显示区113的第一类像素驱动电路20A；该第一类像素驱动电路20A包括第一像素驱动电路21。其中，第一像素驱动电路21可以与第一发光元件31一一对应电连接，并驱动第一发光元件31进行发光；或者，每个第一像素驱动电路21也可以与两个或多个第一发光元件31电连接，以使该第一像素驱动电路21能够驱动两个或多个第一发光元件31进行发光；如此，高透光区111中原用于设置第一像素驱动电路21的部分位置可用于透光，从而能够增大高透光区111的透光面积，使得更多的光线透过高透光区111，而被设置于该高透光区111的感光器件所接收，提高感光器件的感光性能。

此外，发光元件30还可以包括位于第二显示区113的第二发光元件32和位于第一显示区112的第三发光元件32；位于第二显示区113的第一类像素驱动电路20A还可以包括第二像素驱动电路22，像素驱动电路20还可以包括位于第一显示区112的第三像素驱动电路23；其中，第二像素驱动电路22可以与第二发光元件32一一对应电连接，并驱动第二发光元件32进行发光；第三像素驱动电路23可以与第三发光元件33一一对应电连接，并驱动第三发光元件33进行发光；如此，第一显示区112、第二显示区113以及高透光区111均设置有发光元件30，使得第一显示区112、第二显示区113以及高透光区111均能够显示发光，显示面板100能够真正实现全屏显示。

显示面板100还可以包括衬底基板10，且各发光元件30和各像素驱动电路30均设置于衬底基板10上；该衬底基板10上还设置有阳极信号线41和耦合结构51。其中，阳极信号线41用于电连接位于高透光区111的第一发光元件31和位于第二显示区113的第一像素驱动电路21，以将各第一像素驱动电路21产生的驱动电流一一对应的传输至各第一发光元件31，驱动各第一发光元件进行发光。其中，阳极信号线41会从高透光区111延伸至第二显示区113，并在第二显示区113延伸至与该阳极信号线41电连接的第一像素驱动电路处，且当位于第二显示区113的各第一像素驱动电路21与高透光区111之间的距离不同时，各阳极信号线41在第二显示区113的延伸长度具有差异，致使位于第二显示区113的各第一类像素驱动电路20A所交叠的阳极信号线41的数量具有差异。

另外，图4是本发明实施例提供的一种像素驱动电路的等效电路图。如图4所示，每个像素驱动电路20可以包括驱动晶体管T和与驱动晶体管T的栅极电连接的连接线N1，驱动晶体管T可通过该连接线与像素驱动电路20的其它有源或无源器件电连接；且各像素驱动电路20的驱动晶体管T可根据其栅极电位，一一对应地向各发光元件30提供驱动电流，以驱动各发光元件30进行发光；因此，像素驱动电路20中与其驱动晶体管T的栅极直接电连接的连接线N1处的电位发生变化时，将会影响驱动晶体管T的栅极电位，从而影响各发光元件30的显示发光亮度。

由于第二显示区中的各第一类像素驱动电路的设置区域有限，使得与各第一类像素驱动电路具有交叠的阳极信号线与该第一类像素驱动电路中的连接线的距离较近，从而使与第一类像素驱动电路具有交叠的阳极信号线与该第一类像素驱动电路的第一连接线构成相应的耦合电容。其中，所交叠的阳极信号线的数量多的第一类像素驱动电路的连接线与各阳极信号线构成的耦合电容较大；而所交叠的阳极信号线的数量少的第一类像素驱动电路的连接线与各阳极信号线构成的耦合电容相对较小，从而使得各阳极信号线上传输的信号对各第一类像素驱动电路的连接线的电位的影响具有差异。

继续结合参考图2和图3所示，通过在衬底基板10上设置耦合结构51，且在第一方向Z'上，各第一类像素驱动电路20A的连接线与阳极信号线41和/或耦合结构51具有第一交叠区域，且各第一类像素驱动电路20A对应的第一交叠区域的面积之和均在第一预设范围内。示例性的，在第一方向Z'上，当位于第二显示区113的一个第一类像素驱动电路20A的连接线与一条阳极信号线41和一个耦合结构51具有交叠，则该第一类像素驱动电路20A对应的第一交叠区域的面积之和包括：该第一类像素驱动电路20A的连接线与阳极信号线41的交叠区域的面积和该第一类像素驱动电路20A的连接线与耦合结构51的交叠区域的面积之和；当位于第二显示区113的一个第一类像素驱动电路20A的连接线与多条阳极信号线41具有交叠，则该第一类像素驱动电路20A对应的第一交叠区域的面积之和包括：该第一类像素驱动电路20A的连接线与各条阳极信号线41的交叠区域的面积和；当位于第二显示区113的一个第一类像素驱动电路20A的连接线与多个耦合结构51具有交叠，则该第一类像素驱动电路20A对应的第一交叠区域的面积之和包括：该第一类像素驱动电路20A的连接线与各耦合结构51的交叠区域的面积和。

其中，将第一方向Z'定义为与衬底基板10所在平面相交，且与垂直于衬底基板10所在平面的方向Z具有预设夹角θ的方向，即垂直于衬底基板10所在平面的方向Z顺时针或逆时针旋转预设夹角θ的方向即为第一方向Z'，该预设夹角的取值范围例如可以为-30°≤θ≤30°。此时，阳极信号线41和/或耦合结构51与各第一类像素驱动电路20A的连接线的第一交叠区域，并不限于阳极信号线41和/或耦合结构51与各第一类像素驱动电路20A的连接线在衬底基板上的垂直投影的交叠区域，而是包括与各第一类像素驱动电路20A的连接线所在区域以及其周围一定区域具有交叠的区域。

如此，通过在第一方向Z'上，使位于第二显示区113的各第一类像素驱动电路20A的连接线与阳极信号线41和/或耦合结构51的第一交叠区域面积之和均在第一预设范围内，能够确保各第一类像素驱动电路20A的连接线与阳极信号线41和/或耦合结构51所构成的耦合电容保持一致，以使阳极信号线41和/或耦合结构51耦合至各第一类像素驱动电路20A的连接线的信号量保持一致，从而能够使位于第二显示区113的各第一类像素驱动电路20A所驱动的发光元件30的发光情况保持一致，且通过对各第一像素驱动电路进行相应的补偿即可使显示面板100各显示区的发光元件的发光情况保持一致，进而能够提高显示面板的显示均一性，有利于提高显示面板的显示效果。

在本发明实施例中，每个像素驱动电路中与驱动晶体管的栅极电连接线可以与驱动晶体管同层设置，也可以根据实际需要使驱动晶体管的栅极和连接线分别位于不同的膜层，本发明实施例对此不做具体限定；但是，对于各种结构的像素驱动电路，连接线应该为该像素驱动电路中与驱动晶体管的栅极电连接，且受阳极信号线的影响最大的结构，其具体设置方式本发明实施例不做限定。

可选的，结合参考图3和图4所示，在第一方向Z'上，各第一类像素驱动电路20A的驱动晶体管T的栅极与阳极信号线和/或耦合结构具有第四交叠区域，且各第一类像素驱动电路20A对应的第四交叠区域的面积之和均在第二预设范围内；如此，能够使各第一类像素驱动电路20A的驱动晶体管T的栅极与阳极信号线和/或耦合结构所构成的总耦合电容保持一致，以使阳极信号线41和/或耦合结构51耦合至各第一类像素驱动电路20A中驱动晶体管T的栅极的信号量保持一致，确保各第一类像素驱动电路20A中的驱动晶体管T的栅极和与驱动晶体管T的栅极电连接的连接线所受到的干扰量均保持一致，从而能够使位于第二显示区113的各第一类像素驱动电路20A所驱动的发光元件30的发光情况保持一致，且通过对各第一像素驱动电路进行相应的补偿，即可使显示面板各显示区的发光元件的发光情况保持一致，进而能够提高显示面板的显示均一性，有利于提高显示面板的显示效果。

需要说明的是，需要说明的是，图3和图4均为本发明实施例示例性的附图，图3和图4中仅以一个驱动晶体管和一个连接线代替像素驱动电路的结构；而在本发明实施例中像素驱动电路中还可以包括驱动晶体管、连接线以及其它有源和/或无源器件，本发明实施例对此不做具体限定。

可选的，图5是本发明实施例提供的又一种显示面板的局部膜层结构示意图，图6是本发明实施例提供的又一种像素驱动电路的等效电路图。结合图5和图6所示，每个像素驱动电路20还包括至少一个开关晶体管M；该开关晶体管M的第一极通过连接线N1与驱动晶体管T的栅极电连接；此时，在第一方向Z′上，各第一类像素驱动电路20A的开关晶体管M的第一极与阳极信号线41和/或耦合结构51具有第五交叠区域，且各第一类像素驱动电路20A对应的第五交叠区域的面积之和均在第二预设范围内。

如此，能够使各第一类像素驱动电路20A中通过连接线N1与驱动晶体管T的栅极电连接的开关晶体管M的第一极与阳极信号线41和/或耦合结构51所构成的总耦合电容保持一致，以使阳极信号线41和/或耦合结构51耦合至各第一类像素驱动电路20A中开关晶体管M的第一极的信号量保持一致，确保各第一类像素驱动电路20A中的与驱动晶体管T的栅极电连接的连接线N1、开关晶体管M的第一极所受到的干扰量均保持一致，从而能够使位于第二显示区113的各第一类像素驱动电路20A所驱动的发光元件30的发光情况保持一致，且通过对各第一像素驱动电路进行相应的补偿，即可使显示面板各显示区的发光元件的发光情况保持一致，进而能够提高显示面板的显示均一性，有利于提高显示面板的显示效果。

可选的，继续结合参考图5和图6，当每个像素驱动电路20还包括至少一个开关晶体管M，且开关晶体管M的第一极通过连接线N1与驱动晶体管T的栅极电连接时，可将每个像素驱动电路20中开关晶体管M的第一极、驱动晶体管的T栅极以及连接线N1所在区域作为第一区域；此时，在第一方向Z'上，各第一类像素驱动电路20A的第一区域与阳极信号线41和/或耦合结构51具有第七交叠区域，且各第一类像素驱动电路20A对应的第七交叠区域的面积之和均在第二预设范围内。

由于开关晶体管M的第一极、连接线N1均与驱动晶体管T的栅极电连接，因此开关晶体管M的第一极所在区域、连接线N1所在区域以及驱动晶体管的栅极所在区域受到阳极信号线41和/或耦合结构51的干扰时，均会对驱动晶体管的栅极电位产生影响，从而影响驱动晶体管提供至对应的光元件的驱动电流，而影响发光元件的发光情况；因此，当在第一方向上，各第一类像素驱动电路中开关晶体管M的第一极、连接线N1以及驱动晶体管的栅极所在的第一区域与阳极信号线41和/或耦合结构51具有第七交叠区域时，可将各第一类像素驱动电路对应的第七交叠区域的面积之和均设置在第二预设范围内，能够使各第一类像素驱动电路20A的第一区域中各器件与阳极信号线41和/或耦合结构51所构成的总耦合电容保持一致，以使阳极信号线41和/或耦合结构51耦合至各第一类像素驱动电路20A的第一区域的各器件的信号量保持一致，确保各第一类像素驱动电路20A的第一区域中的各器件所受到的干扰量均保持一致，从而能够使位于第二显示区113的各第一类像素驱动电路20A所驱动的发光元件30的发光情况保持一致，且通过对各第一像素驱动电路进行相应的补偿，即可使显示面板各显示区的发光元件的发光情况保持一致，进而能够提高显示面板的显示均一性，有利于提高显示面板的显示效果。

需要说明的是，图5和图6仅为本发明实施例示例性的附图，图5和图6中仅示例性的示出了每个像素驱动电路包括一个开关晶体管；而在本发明实施例中每个像素驱动电路包括至少一个开关晶体管，即每个像素驱动电路可以包括一个、两个或多个开关晶体管，且除此外，本发明实施例提供的像素驱动电路还可以包括其它结构，本发明实施例对此不做具体限定。

示例性的，图7是本发明实施例提供的一种像素驱动电路的膜层俯视图，图8是与图7对应的一种像素驱动电路的等效电路图，图9是图7中沿A-A截面的一种膜层结构示意图。结合图7、图8和图9所示，该像素驱动电路20可以包括驱动晶体管T、开管晶体管M1和M2、阈值补偿晶体管M3、复位晶体管M4、发光控制晶体管M5和M6、以及存储电容Cst，其驱动原理与现有技术中的7T1C的像素驱动电路的驱动原理类似，在此不再赘述。

相应的，像素驱动电路20可以包括设置于衬底基板上的半导体层201、第一金属层202、第二金属层203、第三金属层204以及位于各膜层之间的绝缘层。其中，半导体层201可以包括像素驱动电路20中各晶体管的有源层为第一金属层202可以包括像素驱动电路20中各晶体管的栅极以及存储电容Cst的第二极板，且存储电容Cst的第二极板Cst2与驱动晶体管T的栅极Gt电连接，且存储电容Cst的第二极板Cst2与驱动晶体管T的栅极Gt为一体结构；第二金属层203可以包括存储电容Cst的第一极板Cst1，该存储电容Cst的第一极板Cst1与电源信号线61电连接，并接收电源信号线61传输的电源信号PVDD，且存储电容Cst的第一极板Cst1会与存储电容Cst的第二极板正对设置，该存储电容Cst的第一极板Cst1会覆盖驱动晶体管T的栅极Gt，此时存储电容Cst的第一极板Cst1将会作为屏蔽结构，使得存储电容Cst的第一极板Cst1背离衬底基板10一侧的其他结构的传输信号无法耦合至驱动晶体管T的栅极Gt；而第三金属层204则可以包括用于设置电连接驱动晶体管的栅极和开关晶体管(M1、M2)的第一极Dm的连接线N1、传输电源信号PVDD的电源信号线61以及传输数据信号Vdata的数据信号线62等，此时由于相较于开关晶体管(M1、M2)的第一极Dm，连接线N1具有较大的尺寸，且相较于像素驱动电路20中的其它膜层，该连接线N1所在的膜层最靠近阳极信号线所在的膜层，因此相较于驱动晶体管T的栅极Gt、开关晶体管(M1、M2)的第一极，阳极信号线和/或耦合结构所传输的信号对连接线N1的影响较大；据此，将各第一类像素驱动电路对应的第一交叠区域的面积之和设置在第一预设范围内，即可使阳极信号线41和/或耦合结构51上所传输的信号对各第一类像素驱动电路中驱动晶体管T的栅极Gt的电位的影响保持一致，从而能够确保各第一类像素驱动电路所驱动的各发光元件30的显示均一性；同时，当将各第一类像素驱动电路对应的第七交叠区域的面积之和均在第二预设范围内时，能够进一步确保阳极信号线41和/或耦合结构51上所传输的信号对各第一类像素驱动电路中驱动晶体管T的栅极Gt的电位的影响保持一致，可进一步提高各第一类像素驱动电路所驱动的各发光元件30的显示均一性

需要说明的是，在本发明实施例中阳极信号线和耦合结构均位于衬底基板上；此时，阳极信号线可以与耦合结构分别位于不同的膜层，此时需要设置阳极信号的膜层和耦合结构的膜层；或者，阳极信号线与耦合结构可以同层设置，此时阳极信号线与耦合结构能够在同种工艺下采用同种材料制备，以达到简化显示面板的工艺制程，提高显示面板的生产效率，降低显示面板的制备成本，且有利于显示面板的薄型化的目的。而在能够确保各第一类像素驱动电路所对应的第一交叠区域的总面积均在第一预设范围内的前提下，本发明实施例对此不做具体限定。

可选的，耦合结构包括多个耦合单元；每个所述耦合单元与一条所述阳极信号线连接构成一体结构。此时，耦合结构与阳极信号线同层设置，从而能够简化显示面板的工艺制程，提高显示面板的生产效率，降低显示面板的制备成本，且有利于显示面板的薄型化；同时，当每个耦合单元与一条阳极信号线为一体结构时，能够确保各条阳极信号线所传输的信号互不干扰，且通过一次掩膜即可同时形成各耦合单元和各阳极信号线，从而简化显示面板的工艺步骤。

可选的，图10是本发明实施例提供一种显示面板的局部结构示意图，图11是本发明实施例提供的又一种显示面板的局部膜层结构示意图。结合图10和图11所示，当耦合结构包括多个耦合单元511，且每个耦合单元511与一条阳极信号线41连接构成一体结构时，第一发光元件31通过过孔与阳极信号线41的第一端401电连接；阳极信号线41的第二端402通过过孔与第一像素驱动电路21电连接；至少部分阳极信号线41的第二端402还与至少一个耦合单元511电连接；该耦合单元511包括至少一个延伸部(5021和5031)，且各延伸部(5021和5031)的延伸方向X与各阳极信号线41的延伸方向X平行。

如此，耦合单元511的延伸部(5021和5031)可仅与一条阳极信号线41电连接，而与其它阳极信号线互不交叠，以确保各阳极信号线所传输的信号互不干扰。同时，当将耦合单元511的各延伸部(5021和5031)的延伸方向设置为平行于阳极信号线41时，延伸部(5021和5031)可以作为阳极信号线41的补偿结构，补偿各第一类像素驱动电路20A中所交叠的阳极信号线41，确保各第一类像素驱动电路20A对应的第一交叠区域总面积在第一预设范围内，从而达到提高显示面板的显示均一性的目的。

可选的，继续结合参考图10和图11所示，当位于第二显示区113的各第一类像素驱动电路20A阵列排布时，阳极信号线41的延伸方向X可以为位于第二显示区113的各第一类像素驱动电路20A的行方向X(-X、+X)；每个耦合单元511包括连接点5011和一个延伸部(5021和5031)；延伸部(5021和5031)通过连接点5011与一条阳极信号线413的第二端402电连接；在第一方向Z′上，与同一个耦合单元511具有交叠的各第一类像素驱动电路20A位于同一行；延伸部包括第一部分5031和第二部分5021；第一部分5031定义为延伸部中位于连接点5011一侧且从连接点5011开始向靠近高透光区113一侧延伸的部分；第二部分5021定义为延伸部中位于连接点5011一侧且从连接点5011开始向远离高透光区113一侧延伸的部分；其中，在第一方向Z′上，延伸部的第一部分5031与位于该延伸部电连接的连接点5011和与该延伸部电连接的连接点5011相邻且位于该延伸部电连接的连接点5011靠近高透光区113一侧的另一个连接点5012之间的各第一类像素驱动电路20A具有交叠，即连接点5012与连接点5011相邻且位于连接点5011靠近高透光区113一侧，则与连接点5011电连接的延伸部的第一部分5031会与第一像素驱动电路213和214以及位于第一像素驱动电路213和214之间的其它像素驱动电路具有交叠；在第一方向Z′上，延伸部的第二部分5021与位于该延伸部电连接的连接点5011远离高透光区113一侧的各第一类像素驱动电路20A具有交叠。

如此，通过将耦合单元511的延伸部沿-X和/或+X的方向延伸，可使与阳极信号线41的交叠区域较小的第一类像素驱动电路20A采用该延伸部进行补偿，从而使得各第一类像素驱动电路20A所对应的第一交叠区域的面积在预设范围内，确保各第一类像素驱动电路20A所驱动的发光元件的显示一致性。

可选的，如图10所示，当阳极信号线41位于第二显示区113的部分为第三部分时，每条阳极信号线41的第三部分的长度和与该阳极信号线113连接的耦合单元的延伸部的长度之和在预设长度范围内。

示例性的，阳极信号线413位于第二显示区113的第三部分和与该阳极信号线413电连接的耦合单元511的延伸部(5031和5021)的长度之和为第一长度，阳极信号线413和与其电连接耦合单元的组成结构的负载量为第一负载量；阳极信号线414位于第二显示区113的第三部分和与该阳极信号线414电连接的耦合单元的延伸部(5032和5022)的长度之和为第二长度，阳极信号线414和与其电连接耦合单元的组成结构的负载量为第二负载量。若各阳极信号线41以及各耦合单元的材料和宽度保持一致，则当第一长度和第二长度均在预设长度范围内时，该第一长度和第二长度具有较小的长度差异，使得第一负载量与第二负载量相差较小，从而能够使阳极信号线413与阳极信号线414所传输信号的损耗量保持一致，进而确保与阳极信号线413电连接的第一发光元件31与阳极信号线414电连接的第一发光元件31的显示一致性。

如此，当各阳极信号线41以及各耦合单元的材料和宽度保持一致，且各阳极信号线41的第三部分的长度和与其连接的耦合单元的延伸部的长度之和均在预设长度范围内，能够使各阳极信号线41的第三部分的长度和与其连接的耦合单元的延伸部的组成结构的负载量保持一致，从而确保与各阳极信号线41电连接的第一发光元件31的显示一致性，进而提高显示面板的显示均一性。

需要说明的是，图10仅为本发明实施例示例性的附图，图10中每个耦合单元包括一个延伸部；而在本发明实施例中每个耦合单元可以包括至少一个延伸部，即耦合单元可以包括一个、两个或多个延伸部，本发明实施例对此不做具体限定。

可选的，图12是本发明实施例提供的又一种显示面板的局部结构示意图。结合图11和图12所示，当位于第二显示区113的各第一类像素驱动电路20A阵列排布，且阳极信号线41的延伸方向为位于第二显示区113的第一类像素驱动电路20A的行方向时，耦合单元511(512)可以包括连接点5011(5012)，且同一耦合单元511(512)的各延伸部5031(5032)通过连接点5011(5012)与一条阳极信号线413(414)电连接；在第一方向Z′上，与同一个耦合单元511(512)具有交叠的各第一类像素驱动电路20A位于同一行；在第一方向Z′上，耦合单元511(512)的各延伸部5031(5032)与位于该耦合单元511(512)的连接点5031(5032)和与该耦合单元的连接点5031(5032)相邻且位于该耦合单元的连接点5031(5032)靠近高透光区113一侧的另一个耦合单元的连接点之间的各第一类像素驱动电路20A具有交叠；其中，沿第二方向-X依次排列的各耦合单元511(512)的延伸部5031(5032)的数量逐渐增加；第二方向-X定义为高透光区111指向第二显示区113且与第一类像素驱动电路20A的行方向X平行的方向。

示例性的，当连接点5032为连接点5031相邻且位于该连接点5031靠近高透光区113一侧的另一个耦合单元512的连接点时，耦合单元511的延伸部5031会与连接点5031和连接点5032之间的第一像素驱动电路213和214以及位于第一像素驱动电路213和214之间的其它像素驱动电路(图中未示出)具有交叠；同时，耦合单元512与耦合单元511沿第二方向-X依次排列，使得耦合单元511的延伸部的数量大于耦合单元512的延伸部的数量。由于与耦合单元511电连接的阳极信号线413会依次经过位于与该阳极信号线413电连接的第一像素驱动电路213与高透光区111之间且位于同一行的各第一类像素驱动电路20A具有交叠；与耦合单元512电连接的阳极信号线414会依次经过位于与该阳极信号线414电连接的第一像素驱动电路214与高透光区111之间且位于同一行的各第一类像素驱动电路20A具有交叠，但与第一像素驱动电路213没有交叠，使得与第一像素驱动电路214交叠的阳极信号线41的数量多于与第一像素驱动电路213交叠的阳极信号线的数量；因此，通过使与阳极信号线413电连接的耦合单元511中的延伸部5031的数量多于与阳极信号线414电连接的耦合单元512中的延伸部5032的数量，能够使与阳极信号线41的交叠区域较小的第一像素驱动电路413采用该延伸部进行补偿，从而使得各第一类像素驱动电路20A所对应的第一交叠区域的面积在预设范围内，确保各第一类像素驱动电路20A所驱动的发光元件的显示一致性，进而提高显示面板的显示均一性。

可选的，在第一方向上，与第一像素驱动电路交叠的阳极信号线的数量为P，且与该第一像素驱动电路电连接的阳极信号线所连接的延伸部的数量为Q；其中，P+Q为固定值。

示例性的，继续结合参考图11和图12，与第一像素驱动电路213交叠的阳极信号线的数量为3，且与该第一像素驱动电路213电连接的阳极信号线413所连接的延伸部5031的数量为3；而与第一像素驱动电路214交叠的阳极信号线的数量为4，且与该第一像素驱动电路214电连接的阳极信号线414所连接的延伸部5032的数量为2；即若与第一像素驱动电路213交叠的阳极信号线和第一像素驱动电路213电连接的阳极信号线413所电连接的延伸部5031的数量之和为第一数量，而与第一像素驱动电路214交叠的阳极信号线和第一像素驱动电路214电连接的阳极信号线414所电连接的延伸部5031的数量之和为第二数量，则第一数量等于第二数量。如此，能够使各第一像素驱动电路21与阳极信号线和耦合单元的交叠区域的面积之和均在第一预设范围内，从而使得各第一像素驱动电路21所驱动的各第一发光元件31的发光情况保持一致，进而有利于提高显示面板的显示均一性，提高显示面板的显示效果。

可选的，第一类像素驱动电路还可以包括第二像素驱动电路；发光元件还包括位于第二显示区的第二发光元件，第二发光元件与第二像素驱动电路电连接。当位于第二显示区的各第一类像素驱动电路阵列排布，且阳极信号线包括位于第二显示区内的第三部分；第三部分沿各第一类像素驱动电路的行方向延伸时，在第一方向上，位于同一行的各第一类像素驱动电路中，位于第一像素驱动电路靠近高透光区一侧的第二像素驱动电路的连接线与耦合结构具有第二交叠区域，以及位于该第一像素驱动电路远离高透光区一侧的第二像素驱动电路的连接线与耦合结构具有第三交叠区域；其中，第二交叠区域的面积小于第三交叠区域的面积。

示例性的，图13是本发明实施例提供的又一种显示面板的局部结构示意图。结合图11和图13所示，位于第二显示区113的第一类像素驱动电路20A包括第一像素驱动电路21和第二像素驱动电路22；第二显示区113中还设置有第二发光元件32，该第二发光元件32与第二像素驱动电路22电连接。当第一像素驱动电路21与第二像素驱动电路22阵列排布，且阳极信号线沿行方向延伸时，位于同一行的第一像素驱动电路21、第二像素驱动电路221和222中，第二像素驱动电路221位于第一像素驱动电路21靠近高透光区111的一侧，使得与位于该第二像素驱动电路221远离高透光区111一侧的第一像素驱动电路21电连接的阳极信号线均具有交叠；而第二像素驱动电路222位于第一像素驱动电路21远离高透光区111的一侧，使得与位于该第二像素驱动电路222远离高透光区111一侧的第一像素驱动电路21电连接的阳极信号线均具有交叠，而与第二像素驱动电路222和第二像素驱动电路221之间的第一像素驱动电路21电连接的阳极信号线无交叠，从而在第一方向Z′上，第二像素驱动电路222的连接线N1与阳极信号线的交叠面积小于第二像素驱动电路221的连接线N1与阳极信号线的交叠面积。

此外，由于各像素驱动电路的设置区域有限，使得各阳极信号线与对应的第一像素驱动电路21的驱动电流信号输出端out电连接时，该阳极信号线和与其电连接的第一像素驱动电路21的连接线N1之间的水平距离较近；此时，该阳极信号线在衬底基板10上的正投影和与其电连接的第一像素驱动电路21的连接线在衬底基板10上的正投影没有交叠但具有较小的间距，即在第一方向Z'上，阳极信号线和与其电连接的第一像素驱动电路21的连接线N1具有交叠，使得阳极信号线和与其电连接的第一像素驱动电路21的连接线N1构成耦合电路，因此该阳极信号线所传输的信号会耦合至与其电连接的第一像素驱动电路21的连接线N1上。

如此，在第一方向Z′上，通过将第二像素驱动电路222的连接线N1所交叠的耦合结构的面积设置为大于第二像素驱动电路221的连接线N1所交叠的耦合结构的面积，从而能够采用耦合结构进行补偿，确保位于第二显示区的各第二像素驱动电路221的连接线与阳极信号线41和/或耦合结构的交叠区域的总面积保持一致，以使各第二像素驱动电路22所驱动的第二发光元件32的发光情况保持一致，进而提高显示面板的显示效果。

其中，耦合结构可以包括多个耦合单元511；每个耦合单元511与一条阳极信号线41的第三部分电连接，且与其它阳极信号线41相互绝缘。如此，各耦合单元对应接收各阳极信号线41所传输的信号，以使各耦合单元和/或阳极信号线耦合至各第一类像素驱动电路20A的连接线上的信号量保持一致。此时，各耦合单元可以与各阳极信号线同层设置或不同层设置，在能够满足耦合单元511与一条阳极信号线41的第三部分电连接，且与其它阳极信号线41相互绝缘的前提下，本发明实施例对此不做具体限定。

此外，当耦合结构包括多个耦合单元时，在第一方向上，每个耦合单元与一个第二像素驱动电路具有交叠，且每个耦合单元和与其交叠的第二像素驱动电路电连接。示例性的，图14是本发明实施例提供的又一种显示面板的局部结构示意图，图15是本发明实施例提供的一种显示面板的局部膜层结构示意图。结合图14和图15所示，各耦合单元对应接收与其交叠的第二像素驱动电路22中的信号，该信号例如可以为第二像素驱动电路22输出至第二发光元件32的驱动电流信号。此时，同样能够确保各耦合单元和/或阳极信号线耦合至各第一类像素驱动电路20A的连接线上的信号量保持一致。

可选的，在第一方向上，位于同一行的各第一类像素驱动电路中，位于相邻的两个第一像素驱动电路之间的各第二像素驱动电路的连接线与耦合结构的交叠区域的面积相同。

示例性的，继续结合图11和图13所示，由于位于相邻两个第一像素驱动电路211和212之间的各第二像素驱动电路222(2221、2222、2223)均与位于该第二像素驱动电路222远离高透光区111一侧的各第一像素驱动电路21电连接的阳极信号线41具有交叠，使得在第一方向Z′上，位于相邻两个第一像素驱动电路211和212之间的各第二像素驱动电路222的连接线N1与阳极信号线41构成的耦合电容保持一致，因此在第一方向Z′上，将位于相邻两个第一像素驱动电路211和212之间的各第二像素驱动电路222(2221、2222、2223)与耦合结构的交叠区域设置为相同面积，能够使位于相邻两个第一像素驱动电路211和212之间的各第二像素驱动电路222(2221、2222、2223)与耦合结构和阳极信号线的交叠区域的面积之和保持一致，从而能够使位于相邻两个第一像素驱动电路211和212之间的各第二像素驱动电路222(2221、2222、2223)所驱动的第二发光元件32的发光情况保持一致。

相应的，位于相邻的第一像素驱动电路212和213之间的各第二像素驱动电路221(2211、2212、2213)也能与耦合结构和阳极信号线的交叠区域的面积之和保持一致，从而使位于位于相邻的第一像素驱动电路212和213之间的各第二像素驱动电路221(2211、2212、2213)所驱动的第二发光元件32的发光情况保持一致。可选的，当耦合结构所在膜层位于发光元件和像素驱动电路之间，且耦合结构包括多个耦合单元时，各第二发光元件可通过过孔与各耦合单元一一对应电连接；各耦合单元通过过孔与各第二像素驱动电路一一对应电连接，且在第一方向上，每个耦合单元还和与其电连接的第二像素驱动电路的连接线具有交叠。

示例性的，图16是本发明实施例提供的又一种显示面板的局部结构示意图。结合图15和图16所示，耦合结构51可与阳极信号线41同层设置，以达到简化工艺，减小显示面板的厚度的目的。此时，各第二发光元件32可通过过孔与各耦合单元511一一对应电连接，各耦合单元511再通过过孔与各第二像素驱动电路22电连接，使得耦合单元511可作为第二发光元件32与第二像素驱动电路22电连接的搭接结构，以降低电连接第二发光元件和第二像素驱动电路的过孔的打孔难度，从而有利于提高生产效率和产品良率。同时，与第二像素驱动电路22电连接的耦合单元511可延伸至该第二像素驱动电路22的连接线的位置，使得该第二像素驱动电路22的连接线与耦合单元511具有交叠，从而能够采用耦合单元补偿各第一类像素驱动电路的连接线在第一方向Z′上所交叠的阳极信号线的区域面积，使得各第一类像素驱动电路的连接线在第一方向Z′与阳极信号线和耦合单元的交叠面积之和保持一致。

可选的，当耦合结构包括多个耦合单元，且位于第二显示区的各阳极信号线沿第一类像素驱动电路的行方向延伸时，多条阳极信号线中至少部分阳极信号线为第一阳极信号线，该第一阳极信号线包括第四部分和第五部分，且第四部分位于第五部分远离高透光区的一侧；每条第一阳极信号线的第四部分与一个耦合单元构成一体结构。沿第三方向，第一阳极信号线的第四部分与耦合单元构成的一体结构的总宽度大于该第一阳极信号线的第五部分的宽度；其中，第三方向定义为与行方向垂直且与衬底基板所在平面平行的方向。

示例性的，图17是本发明实施例提供的又一种显示面板的局部结构示意图。如图17所示，第一阳极信号线411包括第四部分404和第五部分405，且第四部分404与一个耦合单元511为一体结构，且在第三方向Y上，该第四部分404的宽度W2大于第五部分405的宽度W1，以使第四部分404能够作为补偿结构，确保各第一类像素驱动电路20A在第一方向上与耦合结构和/或阳极信号线交叠区域的面积之和保持一致。

其中，与不同的第一类像素驱动电路20A具有交叠的各耦合单元中，与较远离高透光区113一侧的第一类像素驱动电路20A具有交叠的耦合单元511的面积大于与较靠近高透光区113一侧的第一类像素驱动电路20A具有交叠的耦合单元的面积。例如，与第一类像素驱动电路213交叠的耦合的单元511的面积大于与第一类像素驱动电路214交叠的耦合单元511的面积，使得各第一类像素驱动电路20A在第一方向上与耦合结构和/或阳极信号线交叠区域的面积之和保持一致。

可选的，每条阳极信号线可以包括位于高透光区的第一线段和位于第二显示区的第二线段；其中，位于高透光区的阳极信号线的第一线段可以为透明导线，以使设置阳极信号线的位置也能够进行透光，从而进一步增加高透光区的透光面积；而第二线段位于透光要求较低的第二显示区，因此阳极信号线的第二线段可以为透明导线或非透明导线。

基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括本发明实施例提供的显示面板，因此该显示装置也具有本发明实施例提供的显示面板所具有技术特征和有益效果，相同之处可参照上文理解，下文中不再赘述。

示例性的，图18是本发明实施例提供的一种显示装置的结构示意图。如图18所示，该显示装置包括本发明实施例提供的显示面板100，该显示装置可以为手机、平板电脑、智能可穿戴设备(例如，智能手表)以及本领域技术人员可知的其他具有指纹识别功能的显示装置，本发明实施例对此不作限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (20)

1.一种显示面板，其特征在于，包括：显示区；所述显示区包括高透光区、围绕所述高透光区的第一显示区以及位于所述第一显示区与所述高透光区之间的第二显示区；

所述显示区设置有多个发光元件和多个像素驱动电路；所述发光元件包括位于所述高透光区的第一发光元件，所述像素驱动电路包括位于所述第二显示区的第一类像素驱动电路；所述第一类像素驱动电路包括第一像素驱动电路；

所述显示面板还包括：衬底基板；所述发光元件和所述像素驱动电路均位于所述衬底基板上；

位于所述衬底基板上的多条阳极信号线和耦合结构；所述阳极信号线用于电连接所述第一发光元件和所述第一像素驱动电路；

其中，每个所述像素驱动电路包括驱动晶体管和与所述驱动晶体管的栅极电连接的连接线；在第一方向上，各所述第一类像素驱动电路的连接线与所述阳极信号线和所述耦合结构具有第一交叠区域，且各所述第一类像素驱动电路对应的所述第一交叠区域的面积之和均在第一预设范围内；所述第一方向定义为与所述衬底基板所在平面相交，且与垂直于所述衬底基板所在平面的方向具有预设夹角的方向。

2.根据权利要求1所述的显示面板，其特征在于，所述耦合结构包括多个耦合单元；每个所述耦合单元与一条所述阳极信号线连接构成一体结构。

3.根据权利要求2所述的显示面板，其特征在于，所述第一发光元件通过过孔与所述阳极信号线的第一端电连接；所述阳极信号线的第二端通过过孔与所述第一像素驱动电路电连接；

至少部分所述阳极信号线的第二端还与至少一个所述耦合单元电连接；所述耦合单元包括至少一个延伸部，且各所述延伸部的延伸方向与各所述阳极信号线的延伸方向平行。

4.根据权利要求3所述的显示面板，其特征在于，位于所述第二显示区的各所述第一类像素驱动电路阵列排布；所述阳极信号线的延伸方向为位于所述第二显示区的各所述第一类像素驱动电路的行方向；

所述耦合单元包括连接点和一个所述延伸部；所述延伸部通过所述连接点与一条所述阳极信号线的第二端电连接；在所述第一方向上，与同一个所述耦合单元具有交叠的各所述第一类像素驱动电路位于同一行；

所述延伸部包括第一部分和/或第二部分；所述第一部分定义为所述延伸部中位于所述连接点一侧且从所述连接点开始向靠近所述高透光区一侧延伸的部分；所述第二部分定义为所述延伸部中位于所述连接点一侧且从所述连接点开始向远离所述高透光区一侧延伸的部分；

在所述第一方向上，所述延伸部的第一部分与位于该所述延伸部电连接的连接点和与该所述延伸部电连接的连接点相邻且位于该所述延伸部电连接的连接点靠近所述高透光区一侧的另一个连接点之间的各所述第一类像素驱动电路具有交叠；

在所述第一方向上，所述延伸部的第二部分与位于该所述延伸部电连接的连接点远离所述高透光区一侧的各所述第一类像素驱动电路具有交叠。

5.根据权利要求4所述的显示面板，其特征在于，所述阳极信号线位于所述第二显示区的部分为第三部分；

每条所述阳极信号线的第三部分的长度和与该所述阳极信号线连接的所述耦合单元的延伸部的长度之和在预设长度范围内。

6.根据权利要求3所述的显示面板，其特征在于，位于所述第二显示区的各所述第一类像素驱动电路阵列排布；所述阳极信号线的延伸方向为位于所述第二显示区的所述第一类像素驱动电路的行方向；

所述耦合单元包括连接点；同一所述耦合单元的各所述延伸部通过所述连接点与一条所述阳极信号线电连接；在所述第一方向上，与同一个所述耦合单元具有交叠的各所述第一类像素驱动电路位于同一行；

在所述第一方向上，所述耦合单元的各所述延伸部与位于该所述耦合单元的连接点和与该所述耦合单元的连接点相邻且位于该所述耦合单元的连接点靠近所述高透光区一侧的另一个所述耦合单元的连接点之间的各所述第一类像素驱动电路具有交叠；

其中，沿第二方向依次排列的各所述耦合单元的延伸部的数量逐渐增加；所述第二方向定义为所述高透光区指向所述第二显示区且与所述第一类像素驱动电路的行方向平行的方向。

7.根据权利要求6所述的显示面板，其特征在于，在所述第一方向上，与所述第一像素驱动电路交叠的所述阳极信号线的数量为P，且与该所述第一像素驱动电路电连接的所述阳极信号线所连接的所述延伸部的数量为Q；其中，P+Q为固定值。

8.根据权利要求1所述的显示面板，其特征在于，位于所述第二显示区的各所述第一类像素驱动电路阵列排布；

所述第一类像素驱动电路还包括第二像素驱动电路；所述发光元件还包括位于所述第二显示区的第二发光元件，所述第二发光元件与所述第二像素驱动电路电连接；

所述阳极信号线包括位于所述第二显示区内的第三部分；所述第三部分沿各所述第一类像素驱动电路的行方向延伸；

在所述第一方向上，位于同一行的各所述第一类像素驱动电路中，位于所述第一像素驱动电路靠近所述高透光区一侧的所述第二像素驱动电路的连接线与所述耦合结构具有第二交叠区域，以及位于该所述第一像素驱动电路远离所述高透光区一侧的所述第二像素驱动电路的连接线与所述耦合结构具有第三交叠区域；其中，所述第二交叠区域的面积小于所述第三交叠区域的面积。

9.根据权利要求8所述的显示面板，其特征在于，在所述第一方向上，位于同一行的各所述第一类像素驱动电路中，位于相邻的两个所述第一像素驱动电路之间的各所述第二像素驱动电路的连接线与所述耦合结构的交叠区域的面积相同。

10.根据权利要求8所述的显示面板，其特征在于，所述耦合结构包括多个耦合单元；每个所述耦合单元与一条所述阳极信号线的第三部分电连接，且与其它所述阳极信号线相互绝缘。

11.根据权利要求8所述的显示面板，其特征在于，所述耦合结构包括多个耦合单元；

在所述第一方向上，每个所述耦合单元与一个所述第二像素驱动电路具有交叠，且每个所述耦合单元和与其交叠的所述第二像素驱动电路电连接。

12.根据权利要求8所述的显示面板，其特征在于，所述耦合结构所在膜层位于所述发光元件和所述像素驱动电路之间；所述耦合结构包括多个耦合单元；

各所述第二发光元件通过过孔与各所述耦合单元一一对应电连接；各所述耦合单元通过过孔与各所述第二像素驱动电路一一对应电连接；

在所述第一方向上，每个所述耦合单元还和与其电连接的所述第二像素驱动电路的连接线具有交叠。

13.根据权利要求1所述的显示面板，其特征在于，所述耦合结构包括多个耦合单元；

位于所述第二显示区的各所述阳极信号线沿所述第一类像素驱动电路的行方向延伸；多条所述阳极信号线中至少部分所述阳极信号线为第一阳极信号线；所述第一阳极信号线包括第四部分和第五部分，所述第四部分位于所述第五部分远离所述高透光区的一侧；每条所述第一阳极信号线的第四部分与一个所述耦合单元构成一体结构；

沿第三方向，所述第一阳极信号线的第四部分与所述耦合单元构成的一体结构的总宽度大于该所述第一阳极信号线的第五部分的宽度；其中，所述第三方向定义为与所述行方向垂直且与所述衬底基板所在平面平行的方向。

14.根据权利要求13所述的显示面板，其特征在于，与不同的第一类像素驱动电路具有交叠的各所述耦合单元中，与较远离所述高透光区一侧的所述第一类像素驱动电路具有交叠的所述耦合单元的面积大于与较靠近所述高透光区一侧的所述第一类像素驱动电路具有交叠的所述耦合单元的面积。

15.根据权利要求11～14任一项所述的显示面板，其特征在于，所述耦合结构与所述阳极信号线同层设置。

16.根据权利要求1～14任一项所述的显示面板，其特征在于，所述阳极信号线包括位于所述高透光区的第一线段和位于所述第二显示区的第二线段；

所述第一线段为透明导线，所述第二线段为透明导线或非透明导线。

17.根据权利要求1所述的显示面板，其特征在于，在所述第一方向上，各所述第一类像素驱动电路的驱动晶体管的栅极与所述阳极信号线和所述耦合结构具有第四交叠区域，且各所述第一类像素驱动电路对应的所述第四交叠区域的面积之和均在第二预设范围内。

18.根据权利要求1所述的显示面板，其特征在于，每个所述像素驱动电路还包括至少一个开关晶体管；所述开关晶体管的第一极通过所述连接线与所述驱动晶体管的栅极电连接；

在所述第一方向上，各所述第一类像素驱动电路的开关晶体管的第一极与所述阳极信号线和所述耦合结构具有第五交叠区域，且各所述第一类像素驱动电路对应的所述第五交叠区域的面积之和均在第二预设范围内。

19.根据权利要求1所述的显示面板，其特征在于，每个所述像素驱动电路还包括至少一个开关晶体管；所述开关晶体管的第一极通过所述连接线与所述驱动晶体管的栅极电连接；每个所述像素驱动电路中所述开关晶体管的第一极、所述驱动晶体管的栅极以及所述连接线所在区域为第一区域；

在所述第一方向上，各所述第一类像素驱动电路的第一区域与所述阳极信号线和所述耦合结构具有第七交叠区域，且各所述第一类像素驱动电路对应的所述第七交叠区域的面积之和均在第二预设范围内。

20.一种显示装置，其特征在于，包括权利要求1～19任一项所述的显示面板。

Images