CN114613822A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN114613822A
CN114613822A CN202210219893.3A CN202210219893A CN114613822A CN 114613822 A CN114613822 A CN 114613822A CN 202210219893 A CN202210219893 A CN 202210219893A CN 114613822 A CN114613822 A CN 114613822A
Authority
CN
China
Prior art keywords
signal line
display panel
substrate base
base plate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210219893.3A
Other languages
English (en)
Inventor
尚庭华
周洋
刘彪
齐琦
马宏伟
黄耀
张毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210219893.3A priority Critical patent/CN114613822A/zh
Publication of CN114613822A publication Critical patent/CN114613822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种显示面板，包括第一显示区和包围所述第一显示区的第二显示区；所述显示面板包括：衬底基板和位于所述衬底基板上的多个第一像素单元和多个第二像素单元，所述第一像素单元包括第一发光器件和第一像素电路，所述第二像素单元包括第二发光器件和第二像素电路；所述显示面板还包括：第一信号线和第二信号线，所述第一信号线用于给所述第一像素电路提供第一驱动信号；所述第二信号线用于给所述第二像素电路提供第二驱动信号；所述第一信号线的负载电容与所述第二信号线的负载电容相等。本发明实施例提供的显示面板通过使所述第一信号线的负载电容与所述第二信号线的负载电容相等，能够有效提升显示面板均一性。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，特别是指一种显示面板和显示装置。
背景技术
现有技术中，用于为屏下摄像头区的像素单元提供数据电压的数据线采用弯折设计，新增弯折走线增加了数据线上的负载电容(参考图1)，导致面板显示不均，形成纵向条状显示不均(参考图2)。
发明内容
本发明提供一种显示面板和显示装置，能够防止面板显示不均，避免形成纵向条状显示不均。
本发明的第一方面提供一种显示面板，包括显示区和至少部分围绕所述显示区的边框区，所述显示区包括第一显示区和第二显示区，所述第二显示区至少位于所述第一显示区的一侧；
所述显示面板包括：衬底基板和位于所述衬底基板上的多个第一像素单元和多个第二像素单元，所述第一像素单元包括第一发光器件和第一像素电路，所述第二像素单元包括第二发光器件和第二像素电路，所述第一发光器件位于所述第一显示区，所述第一像素电路、所述第二发光器件和所述第二像素电路位于所述第二显示区，所述第二发光器件在所述衬底基板的正投影和所述第二像素电路在所述衬底基板的正投影至少部分交叠，所述第一发光器件和所述第一像素电路通过连接走线连接；
所述显示面板还包括：位于所述衬底基板上的M条第一信号线和N条第二信号线，N>M，M和N均为正整数；
所述第一信号线，位于所述第二显示区，被配置为向所述第一像素电路提供第一驱动信号；
所述第二信号线，位于所述第二显示区，被配置为向所述第二像素电路提供第二驱动信号；
所述第一信号线的负载电容与所述第二信号线的负载电容的差值的绝对值小于所述第一信号线的负载电容或所述第二信号线的负载电容。
可选地，所述第二信号线包括沿第一方向延伸的主体部分和与所述主体部分连接的补偿部分；
所述第一信号线包括与所述第二信号线的主体部分长度相等、且沿第一方向延伸的等效部分和与所述等效部分连接的新增部分；
所述补偿部分与所述新增部分的长度相等。
可选地，所述第二显示区还包括：位于所述衬底基板上的多个虚拟像素电路；
至少部分所述虚拟像素电路复用为所述第一像素电路。
可选地，所述M条第一信号线中的每条负载电容相等，所述N条第二信号线中的每条负载电容相等；或
所述M条第一信号线中的至少一条负载电容与所述N条第二信号线中的至少一条负载电容相等。
可选地，所述第一像素电路至少包括第一存储电容，所述第一存储电容包括相对设置的第一极板和第二极板；
所述第一信号线在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影具有第一交叠区域；
所述显示面板还包括位于所述衬底基板上的补偿图形；
所述第二信号线在所述衬底基板上的正投影与所述补偿图形在所述衬底基板上的正投影具有第二交叠区域；
所述第二交叠区域的面积大于所述第一交叠区域的面积。
可选地，所述补偿图形包括：本体和本体延伸出的突出部分，所述第二信号线在所述衬底基板上的正投影与所述补偿图形的突出部分在所述衬底基板上的正投影具有第二交叠区域。
可选地，所述第二像素电路包括至少一个薄膜晶体管、第一平坦化层以及第二存储电容；
所述第一平坦化层位于所述薄膜晶体管远离所述衬底基板一侧，以覆盖所述薄膜晶体管；
所述第二发光器件位于所述第一平坦化层远离所述衬底基板一侧；
所述薄膜晶体管包括位于所述衬底基板上的有源层，位于所述有源层远离所述衬底基板一侧的栅极，位于所述栅极远离所述衬底基板一侧的源极和漏极，以及位于所述第一平坦化层远离所述衬底基板一侧的连接电极，所述连接电极通过所述第一平坦化层中的过孔与所述源极和所述漏极中之一连接；
所述第二存储电容包括相对设置的第三极板和第四极板，所述第三极板与所述栅极同层设置，所述第四极板位于所述栅极和所述源极之间。
可选地，所述补偿图形复用为所述第二存储电容的第四极板。
可选地，所述第一信号线和所述第二信号线与所述连接电极位于同层。
可选地，所述显示面板还包括：位于所述衬底基板上的导电连接部，所述第二存储电容的第四极板通过过孔与所述导电连接部耦接；
所述显示面板还包括：位于所述衬底基板上的电源线，所述电源线与所述导电连接部耦接，所述导电连接部位于所述第四极板和所述电源线之间；
所述补偿图形复用为所述导电连接部。
可选地，所述补偿图形与所述源极或所述漏极之一位于同层。
可选地，所述边框区至少包括上边框区，所述上边框区设置有N个补偿电容，所述N个补偿电容与所述N条第二信号线一一对应，每个补偿电容的一端与对应的第二信号线耦接，每个补偿电容的另一端与稳压信号输出端耦接。
可选地，所述第一信号线的新增部分至少包括沿第二方向延伸的横向新增部分，所述连接走线与所述横向新增至少部分平行。
可选地，所述第一信号线为第一数据线，被配置为向所述第一像素电路提供第一数据信号；
所述第二信号线为第二数据线，被配置为向所述第二像素电路提供第二数据信号。
本发明的第二方面提供一种显示装置，包括上述的显示面板。
本发明实施例提供的显示面板通过使所述第一信号线的负载电容与所述第二信号线的负载电容相等，能够有效提升显示面板均一性。
附图说明
图1为相关技术中的数据线上的负载电容示意图；
图2为相关技术中纵向条状显示不均示意图；
图3为本发明实施例提供的一种第二信号线上的负载电容示意图；
图4为本发明实施例提供的第二信号线的补偿设计示意图；
图5为本发明实施例提供的虚拟像素电路与第一发光器件的连接示意图；
图6为本发明实施例提供的像素电路与发光器件间距设计示意图；
图7为本发明实施例提供的像素电路的电路图；
图8为本发明实施例提供的显示面板的结构示意图；
图9为本发明实施例提供的一种第一像素电路的布局图；
图10为本发明实施例提供的一种第二像素电路的布局图；
图11为本发明实施例提供的另一种第二像素电路的布局图；
图12为图11中第二栅金属层、第一源漏金属层和第二源漏金属层的布局图；
图13为本发明实施例提供的另一种第二信号线上的负载电容示意图。
附图标记
1-显示区2-边框区3-第一显示区4-第二显示区
S1-第一信号线S2-第二信号线C1-新增电容C2-补偿电容
11-等效部分111-第一部分112-第二部分113-第三部分
12-新增部分121-横向新增部分122-纵向新增部分
21-主体部分22-补偿部分
41-补偿图形411-突出部分
51-导电连接部
10-第二像素电路20-第一像素电路
30-第二发光器件40-第一发光器件
L1-连接走线
611-柔性基底612-阻挡层613-缓冲层614-第一栅极绝缘层
615-第二栅极绝缘层616-层间介质层617-钝化层
618-第一平坦化层619-第二平坦化层620-像素界定层
621-隔垫物层622-发光层623-阴极624-无机封装层
6241-第一无机封装层6242-第二无机封装层625-有机封装层
626-阳极层627-连接电极627a-第一连接电极
627b-第二连接电极628-源极629-漏极630-有源层
631-栅极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
随着全面屏的趋势，手机的显示屏占比是一项重要指标。屏下摄像头(FullDisplay with Camera，FDC)是将摄像头放置到屏幕下方，摄像头上方显示屏区域仍然可正常显示，从而实现全面屏。为提高FDC区的光透过率，通常避免在FDC区设计像素电路，而仅保留发光器件部分。而FDC区的像素电路可采用虚拟像素电路，虚拟像素电路为对FDC区外的显示区的像素电路进行压缩后新增的像素电路。
由于虚拟像素电路和FDC区的发光器件之间具有一定的距离，因此通过连接走线对虚拟像素电路和FDC区的发光器件进行连接。与此同时，用于为虚拟像素电路提供数据信号的数据线需要采用弯折线设计，而新增弯折走线增加了数据线上的负载电容，导致了面板显示不均，形成纵向条状显示不均。
本发明的实施例提供一种显示面板，包括显示区和至少部分围绕所述显示区的边框区，所述显示区包括第一显示区和第二显示区，所述第二显示区至少位于所述第一显示区的一侧；
所述显示面板包括：衬底基板和位于所述衬底基板上的多个第一像素单元和多个第二像素单元，所述第一像素单元包括第一发光器件和第一像素电路，所述第二像素单元包括第二发光器件和第二像素电路，
所述第一发光器件位于所述第一显示区，所述第一像素电路、所述第二发光器件和所述第二像素电路位于所述第二显示区，所述第二发光器件在所述衬底基板的正投影和所述第二像素电路在所述衬底基板的正投影至少部分交叠，所述第一发光器件和所述第一像素电路通过连接走线连接；所述显示面板还包括：位于所述衬底基板上的M条第一信号线和N条第二信号线，N>M，M和N均为正整数；
所述第一信号线，位于所述第二显示区，被配置为向所述第一像素电路提供第一驱动信号；
所述第二信号线，位于所述第二显示区，被配置为向所述第二像素电路提供第二驱动信号；
所述第一信号线的负载电容与所述第二信号线的负载电容的差值的绝对值小于所述第一信号线的负载电容或所述第二信号线的负载电容。
本发明实施例提供的显示面板通过使所述第一信号线的负载电容与所述第二信号线的负载电容差值的绝对值保持在较小范围，能够有效提升显示面板的显示均一性。
参考图3和图4，其中，本发明实施例提供的显示面板的边框区2包围显示区1，显示区1包括第一显示区3和第二显示区4，其中，第一显示区1为FDC区，第二显示区4为非FDC区。
FDC区的第一像素单元仅保留第一发光器件部分，而第一像素电路部分位于非FDC区，这样能够保证FDC区的光透过率。
第一像素电路通过横向连接走线连接至第一像素单元，使得FDC区能够实现发光显示效果。
非FDC区还设置有第二像素单元的第二发光器件和第二像素电路。
图5示出了第二发光器件30、第一发光器件40、第二像素电路10、第一像素电路20、连接电极627、连接走线L1、第一信号线S1以及第二信号线S2。每个像素电路通过连接电极627与发光器件相连。即，每个像素单元均具有一个连接电极627。即，第二像素电路10通过连接电极627(第一连接电极627a)与第二发光器件30相连，第一像素电路20通过连接电极627(第二连接电极627b)与第一发光器件40相连。
例如，如图5所示，连接走线L1的一端与第一发光器件40相连，连接走线L1的另一端通过连接电极627(连接电极第二627b)与第一像素电路20相连。例如，连接电极627可以由单一的导电部件形成，也可以包括位于不同层的两个不同的导电部件形成。例如，连接电极627可以包括位于一个导电层中的一个导电部件和位于另一个导电层中的另一导电部件。
如图5所示，一条连接走线L1通过像素单元的像素电路所在的区域以分别连接该像素单元两侧的第一像素电路20和第一发光器件40。例如，像素单元的像素电路所在的区域与多条通过该区域的连接走线L1交叠。在第二显示区4内的设置第一像素电路20的区域可称作辅助区Ra，辅助区Ra也可称作过渡区。图5以一个第二像素电路10最多与两条连接走线L1交叠为例，在其他的实施例中，一个第二像素电路10还可以与更多条连接走线L1交叠。例如，在一些实施例中，一个第二像素电路10可以与5-15条连接走线L1交叠。一个第二像素电路10与多少条连接走线L1交叠可根据需要而定。如图5所示，第一像素电路20也可以和不与其相连的连接走线L1交叠。
在一些实施例中，可通过在第二方向上压缩第二像素电路10的尺寸以获得设置第一像素电路20的区域。例如，如图5所示，在辅助区，每隔设定列第二像素电路10设置一列第一像素电路20。例如，相邻两列第一像素电路20之间的第二像素电路10的列数可根据需要而定。
第一信号线S1通过绕线的方式连接至第一像素电路20所在列，并向第一像素电路20提供第一驱动信号。
第二信号线S2向一列第二像素电路20提供第二驱动信号。
图6为图4中B部分的放大示意图，其中，本发明实施例的像素单元采用RGBG的像素排列方式，第二像素电路靠近第二发光器件所在位置。
第二像素电路10与第二发光器件30非等间距设计，第二像素电路10间距小于第二发光器件30间距，可用压缩后新增的虚拟像素电路20驱动FDC区域阳极发光，避免在FDC区设计电路单元，提升FDC区光透过率。如图5所示，3个第二像素电路单元尺寸与2个第二发光器件极间距等大。如图6所示，5个第二像素电路单元尺寸与4个第二发光器件极间距等大。
参考图5，每2个第二像素电路压缩出1个虚拟像素电路。
参考图4和图6，每4个第二像素电路压缩出1个虚拟像素电路。
参考图3、图4和图5，所述第一信号线S1，位于所述第二显示区4，被配置为向所述第一像素电路提供第一驱动信号；所述第二信号线S2，被配置为向所述第二像素电路提供第二驱动信号。
第一信号线S1采用绕线设计，因此绕线部分产生了新增电容C1，导致了面板显示不均，形成纵向条状显示不均。
本发明的实施例为使第二信号线S2上的负载电容和第一信号线S1上的负载电容相等，对第二信号线S2进行负载补偿。
可选地，所述第二信号线包括沿第一方向延伸的主体部分和与所述主体部分连接的补偿部分；
所述第一信号线包括与所述第二信号线的主体部分长度相等、且沿第一方向延伸的等效部分和与所述等效部分连接的新增部分；
所述补偿部分与所述新增部分的长度相等。
通过使所述补偿部分与所述新增部分的长度相等，能够使补偿部分的补偿电容与新增部分的新增电容相等，进而避免由于第一信号线上的新增电容导致的纵向条状显示不均。
作为示例，第二信号线S2包括主体部分21和补偿部分22，其中主体部分21沿纵向延伸，补偿部分22包括与虚拟像素电路连接的一第二信号线S2的至少部分。
需要说明的是，图4和图5所示的补偿部分的走线方式仅作为示意，实际生产过程中可以有各种走线方式，图4和图5仅作为示意。
如图4所示，第一信号线S1包括等效部分11和新增部分12，其中等效部分11包括：第一部分111，第二部分112和第三部分113。新增部分12包括两段横向新增部分121和一段纵向新增部分122。
第一信号线S1的第一部分111，第二部分112和第三部分113的长度之和相当于第二信号线S2的主体部分21的长度。两段横向新增部分121的长度之和与补偿部分22的横向部分相等，纵向新增部分122的长度与补偿部分22的纵向部分相等。
同样地，需要说明的是，第一信号线S1的绕线方式仅作为示意，实际生产过程中可以有各种走线方式。
可选地，所述第二显示区还包括：位于所述衬底基板上的多个虚拟像素电路；
至少部分所述虚拟像素电路复用为所述第一像素电路。
通过使虚拟像素电路复用为所述第一像素电路，能够避免在FDC区设置像素电路，从而提高FDC区的光透过率。
如上所述，每列虚拟像素电路是通过压缩4列RGBG像素电路得到的。
另外，虚拟像素电路不仅能够采用4压1的方式得到，还能够通过2压1或8压1等多种方式得到。
可选地，所述M条第一信号线中的每条负载电容相等；所述N条第二信号线中的每条负载电容相等；或所述M条第一信号线中的至少一条的负载电容与所述N条第二信号线中的至少一条的负载电容相等。
通过使所述M条第一信号线中的每条负载电容相等；所述N条第二信号线中的每条负载电容相等，或所述M条第一信号线中的至少一条的负载电容与所述N条第二信号线中的至少一条的负载电容相等，能够使整个显示面板的数据线上的负载电容均相等，能够有效提升显示面板的显示均一性。
为保证显示面板的显示均一性，需要使面板内所有数据线上的负载电容均相等，而不是仅仅使M条第二信号线上的负载电容与M条第一信号线的负载电容相等。
可选地，所述第一像素电路至少包括第一存储电容，所述第一存储电容包括相对设置的第一极板和第二极板；
所述第一信号线在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影具有第一交叠区域；
所述显示面板还包括位于所述衬底基板上的补偿图形；
所述第二信号线在所述衬底基板上的正投影与所述补偿图形在所述衬底基板上的正投影具有第二交叠区域；
所述第二交叠区域的面积大于所述第一交叠区域的面积。
本发明的实施例通过使所述第二交叠区域的面积大于所述第一交叠区域的面积，能够使得第二信号线上的负载电容增大，使得第二信号线上的负载电容与第一信号线上的负载电容相等，有效提升显示面板的显示均一性。
可选地，
所述第二像素电路包括至少一个薄膜晶体管、第一平坦化层以及第二存储电容；
所述第一平坦化层位于所述薄膜晶体管远离所述衬底基板一侧，以覆盖所述薄膜晶体管；
所述第二发光器件位于所述第一平坦化层远离所述衬底基板一侧；
所述薄膜晶体管包括位于所述衬底基板上的有源层，位于所述有源层远离所述衬底基板一侧的栅极，位于所述栅极远离所述衬底基板一侧的源极和漏极，以及位于所述第一平坦化层远离所述衬底基板一侧的连接电极，所述连接电极通过所述第一平坦化层中的过孔与所述源极和所述漏极中之一连接；
所述第二存储电容包括相对设置的第三极板和第四极板，所述第三极板与所述栅极同层设置，所述第四极板位于所述栅极和所述源极之间。
可选地，所述补偿图形复用为所述第二存储电容的第四极板。
参考图8，本发明实施例提供的显示面板从靠近衬底基板到远离衬底基板依次包括：
柔性基底611、阻挡层612、缓冲层613、有源层630、第一栅极绝缘层614、第一栅金属层、第二栅极绝缘层615、第二栅金属层、层间介质层616、第一源漏金属层、钝化层617、第一平坦化层618、第二源漏金属层、第二平坦化层619、阳极层626、像素界定层620、隔垫物层621、发光层622、阴极623、第一无机封装层6241、有机封装层625、第二无机封装层6242。
参考图8，其中，至少一个薄膜晶体管包括有源层630、栅极631、源极628和漏极629，漏极629通过连接电极627与发光元件的阳极层626连接。
其中，有源层630为Poly-Si有源层，源极628和漏极629采用第一源漏金属层制作，栅极631采用第一栅金属层制作。
参考图10，第三极板Cst3采用第一栅金属层制作。第三极板Cst3与栅极631同层同材料制成。第四极板Cst4采用第二栅金属层制作，源极628和漏极629采用第一源漏金属层制作，第二栅金属层位于第一栅金属层和第一源漏金属层之间，第四极板Cst4位于所述栅极631和所述源极628之间。
以上关键膜层设计不仅适用于低温多晶硅(LTPS)背板关键膜层，同样可应用于低温多晶氧化物(LTPO)结构的背板设计。
参考图10，通过增大非FDC区的第二像素电路的第二存储电容包括的第四极板的面积，进而增大第二信号线与第四极板的交叠区域的面积，能够使得第二信号线上的负载电容增大，使得第二信号线上的负载电容与第一信号线上的负载电容相等，有效提升显示面板的显示均一性。
由于第一信号线采用绕线设计，增加了第一信号线上的负载电容，区别于使第二信号线包括补偿部分，从而获得补偿电容，本发明的实施例通过增大第二信号线与所在列的至少部分像素单元的存储电容的其中一个极板的交叠面积来获得补偿电容。
图7为本发明实施例提供的像素电路的电路图；图9为本发明实施例提供的一种第一像素电路的布局图；图10为本发明实施例提供的一种第二像素电路的布局图。
其中，图9中的第一像素电路的电路图和图10中的第二像素电路的电路图均如图7所示。
由于第一信号线采用了绕线设计，因此，第一像素电路的第一存储电容的第一极板Cst1和第二极板Cst2均未进行形状的调整。
而为了增大第二信号线上的负载电容，参考图10，对第二像素电路的第二存储电容的第二极板Cst4进行了形状的改变。其中，所述补偿图形41即为第二存储电容的第四极板Cst4。而未对第二像素电路的第二存储电容的第一极板Cst3的形状进行改变。
参考图7至图11，每个像素电路至少包括第一复位晶体管T1和驱动晶体管T3。所述第一复位晶体管T1的第二极与所述驱动晶体管T3的栅极耦接。
所述显示基板还包括：多条第一复位信号线14，所述第一复位晶体管T1的栅极与所述第一复位信号线14耦接；
所述初始化信号线包括第一初始化信号线15和第二初始化信号线13；
所述第一复位晶体管T1的第一极与所述第一初始化信号线15耦接。
所述显示基板还包括：
多条电源信号线16、多条发光控制信号线17、多条数据线11和多条第二复位信号线18；
所述扫描线包括第一扫描线10和第二扫描线12；
所述像素电路还包括补偿晶体管T2，数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7和存储电容Cst；
所述补偿晶体管T2的第一极与所述驱动晶体管T3的第二极耦接，所述补偿晶体管T2的第二极与所述驱动晶体管T3的栅极耦接，所述补偿晶体管T2的栅极与所述第一扫描线10耦接；
所述数据写入晶体管T4的第一极与对应的所述数据线11耦接，所述数据写入晶体管T4的第二极与所述驱动晶体管T3的第一极耦接，所述数据写入晶体管T4的栅极与所述第二扫描线12耦接；
所述第一发光控制晶体管T5的栅极与对应的发光控制信号线17耦接，所述第一发光控制晶体管T5的第一极与电源信号线16耦接，所述第一发光控制晶体管T5的第二极与所述驱动晶体管T3的第一极耦接；
所述第二发光控制晶体管T6的栅极与对应的发光控制信号线17耦接，所述第二发光控制晶体管T6的第一极与所述驱动晶体管T3的第二极耦接，所述第二发光控制晶体管T6的第二极与发光元件EL的阳极耦接，发光元件EL的阴极接收负电源信号VSS；
所述第二复位晶体管T7的栅极与所述第二复位信号线18耦接，所述第二复位晶体管T7的第二极与所述第二发光控制晶体管T6的第二极耦接，所述第二复位晶体管T7的第一极与第二初始化信号线13耦接；
示例性的，当前像素电路中的所述第二复位晶体管T7的栅极所耦接的所述第二复位信号线18，与沿所述第一方向相邻的像素电路中的所述数据写入晶体管T4的栅极所耦接的第一扫描线10为同一条线。
参考图8，所述第一复位信号线14与薄膜晶体管的栅极同层同材料制成。第二初始化信号线13或第一初始化信号线15采用第二栅金属层制成。
可选地，所述第一信号线和所述第二信号线与所述连接电极位于同层。
所述第一信号线和所述第二信号线与所述连接电极位于同层，能够通过一次构图工艺形成所述第一信号线、所述第二信号线和所述连接电极，减少Mask构图工艺。
可选地，所述第一信号线所述第二信号线、所述连接电极采用第二源漏金属层制作；所述第一存储电容的第二极板采用第二栅金属层制作。
第一信号线和第二极板采用不同的膜层制成，能够使第一信号线和第二极板之间形成负载电容，第二信号线和第四极板采用不同的膜层制成，能够使第二信号线和第四极板之间形成负载电容，且能够根据第一信号线上负载电容的大小调整第四极板的面积，进而调整第二信号线上的负载电容，使得第二信号线上的负载电容与第一信号线上的负载电容相等，有效提升显示面板的显示均一性。
可选地，所述补偿图形包括：本体和本体延伸出的突出部分，所述第二信号线在所述衬底基板上的正投影与所述补偿图形在所述衬底基板上的正投影具有第二交叠区域，包括：
所述第二信号线在所述衬底基板上的正投影与所述补偿图形的突出部分在所述衬底基板上的正投影具有第二交叠区域。
本发明的实施例的补偿图形包括突出部分，能够通过改变突出部分的面积，调整第二交叠区域的大小。
参考图9和图10，补偿图形41即为第二存储电容的第二极板Cst4，补偿图形41靠近第二信号线(图8中的数据线11)的一侧的突出部分411相比第一存储电容的第二极板Cst2靠近第一信号线(图7中的数据线11)的一侧的突出部分面积更大，则第二信号线与第二存储电容的第二极板Cst4的交叠面积大于第一信号线与第一存储电容的第二极板Cst2的交叠面积。
可选地，所述显示面板还包括：位于所述衬底基板上的导电连接部，所述第二存储电容的第四极板通过过孔与所述导电连接部耦接，所述导电连接部位于所述第四极板和所述电源线之间；
所述显示面板还包括：位于所述衬底基板上的电源线，所述电源线与所述导电连接部耦接；
所述补偿图形复用为所述导电连接部。
本发明的实施例通过增加导电连接部，进而增大第二信号线在所述衬底基板上的正投影与所述导电连接部在所述衬底基板上的正投影的交叠面积，能够增大第二信号线上的负载电容，使得第二信号线上的负载电容与第一信号线上的负载电容相等，有效提升显示面板的显示均一性。
参考图11，图11为本发明实施例提供的另一种第二像素电路的布局图，图11区别于图10的地方在于，图10是将第二存储电容的第二极板Cst4的形状进行改变，从而区别于图9中第一存储电容的第二极板Cst2的形状。而图11中，未对第二存储电容的第二极板Cst2的形状进行改变，而是在第一源漏金属层增大了导电连接部51的面积。
可选地，所述第一信号线和所述第二信号线采用第二源漏金属层制作；所述第一存储电容的第二极板和所述第二存储电容的第四极板均采用第二栅金属层制作；所述补偿图形采用第一源漏金属层制作。
本发明的实施例通过在位于第二源漏金属层的第二信号线和位于第一源漏金属层的导电连接部之间形成负载电容，能够增大第二信号线上的负载电容，使得第二信号线上的负载电容与第一信号线上的负载电容相等，有效提升显示面板的显示均一性。
图9不同于图7的地方在于，增大了导电连接部51的面积，使第二信号线与导电连接部51的交叠面积增大，形成补偿电容，保证与第一信号线上的负载电容相等，保证显示面板的显示均一性。
可选地，所述补偿图形与所述源极或所述漏极之一位于同层。
参考图11和图12，补偿图形41为第一发光控制晶体管T5的源极或漏极增大面积之后得到的。
图12为图11中第二栅金属层、第一源漏金属层和第二源漏金属层的布局图，如图11和图12所示，第一发光控制晶体管T5的源极或漏极增加的面积形成补偿图形41。
可选地，所述边框区至少包括上边框区，所述上边框区设置有N个补偿电容，所述N个补偿电容与所述N条第二信号线一一对应，每个补偿电容的一端与对应的第二信号线耦接，每个补偿电容的另一端与稳压信号输出端耦接。
本发明的实施例通过在显示面板的上边框区设置补偿电容，能够增大第二信号线上的负载电容，使得第二信号线上的负载电容与第一信号线上的负载电容相等，有效提升显示面板的显示均一性。
参考图13，图13为本发明实施例提供的另一种第二信号线上的负载电容示意图，补偿电容C2设置在显示面板的边框区2的上边框区，本申请的目的即为增大第二信号线上的负载电容，根据前述内容，分别采用了增加第二信号线的长度、增加第二信号线与电容极板的交叠面积、增加第二信号线与导电连接部的交叠面积等方式，而图13所示的改进方式为直接使第二信号线连接一个补偿电容，并将补偿电容设置在上边框区。
可选地，所述第一信号线的新增部分至少包括沿第一方向延伸的横向新增部分，所述连接走线与所述横向新增部分平行。
本发明的实施例的第一信号线采用绕线设计，其中，通过横向新增部分使得第一信号线与虚拟像素电路实现连接。
可选地，所述第一信号线为第一数据线，被配置为向所述第一像素电路提供第一数据信号；
所述第二信号线为第二数据线，被配置为向所述第二像素电路提供第二数据信号。
参考图5，本发明实施例的第一信号线S1为第一数据线，第一数据线采用绕线设计，能够避免第一数据线穿过FDC区，提高FDC区的光透过率。
本发明的第二方面还提供一种显示装置，包括上述的显示面板。
该显示装置包括但不限于：射频单元、网络模块、音频输出单元、输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。本领域技术人员可以理解，上述显示装置的结构并不构成对显示装置的限定，显示装置可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。在本发明实施例中，显示装置包括但不限于显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
所述显示装置可以为：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种显示面板，其特征在于，包括显示区和至少部分围绕所述显示区的边框区，所述显示区包括第一显示区和第二显示区，所述第二显示区至少位于所述第一显示区的一侧；
所述显示面板包括：衬底基板和位于所述衬底基板上的多个第一像素单元和多个第二像素单元，所述第一像素单元包括第一发光器件和第一像素电路，所述第二像素单元包括第二发光器件和第二像素电路；
所述第一发光器件位于所述第一显示区，所述第一像素电路、所述第二发光器件和所述第二像素电路位于所述第二显示区，所述第二发光器件在所述衬底基板的正投影和所述第二像素电路在所述衬底基板的正投影至少部分交叠，所述第一发光器件和所述第一像素电路通过连接走线连接；
所述显示面板还包括：位于所述衬底基板上的M条第一信号线和N条第二信号线，N>M，M和N均为正整数；
所述第一信号线，位于所述第二显示区，被配置为向所述第一像素电路提供第一驱动信号；
所述第二信号线，位于所述第二显示区，被配置为向所述第二像素电路提供第二驱动信号；
所述第一信号线的负载电容与所述第二信号线的负载电容的差值的绝对值小于所述第一信号线的负载电容或所述第二信号线的负载电容。
2.根据权利要求1所述的显示面板，其特征在于，所述第二信号线包括沿第一方向延伸的主体部分和与所述主体部分连接的补偿部分；
所述第一信号线包括与所述第二信号线的主体部分长度相等、且沿第一方向延伸的等效部分和与所述等效部分连接的新增部分；
所述补偿部分与所述新增部分的长度相等。
3.根据权利要求1所述的显示面板，其特征在于，所述第二显示区还包括：位于所述衬底基板上的多个虚拟像素电路；
至少部分所述虚拟像素电路复用为所述第一像素电路。
4.根据权利要求1所述的显示面板，其特征在于，所述M条第一信号线中的每条负载电容相等，所述N条第二信号线中的每条负载电容相等；或
所述M条第一信号线中的至少一条的负载电容与所述N条第二信号线中的至少一条的负载电容相等。
5.根据权利要求1所述的显示面板，其特征在于，所述第一像素电路至少包括第一存储电容，所述第一存储电容包括相对设置的第一极板和第二极板；
所述第一信号线在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影具有第一交叠区域；
所述显示面板还包括位于所述衬底基板上的补偿图形；
所述第二信号线在所述衬底基板上的正投影与所述补偿图形在所述衬底基板上的正投影具有第二交叠区域；
所述第二交叠区域的面积大于所述第一交叠区域的面积。
6.根据权利要求5所述的显示面板，其特征在于，所述补偿图形包括：本体和本体延伸出的突出部分，所述第二信号线在所述衬底基板上的正投影与所述补偿图形的突出部分在所述衬底基板上的正投影具有第二交叠区域。
7.根据权利要求5所述的显示面板，其特征在于，所述第二像素电路包括至少一个薄膜晶体管、第一平坦化层以及第二存储电容；
所述第一平坦化层位于所述薄膜晶体管远离所述衬底基板一侧，以覆盖所述薄膜晶体管；
所述第二发光器件位于所述第一平坦化层远离所述衬底基板一侧；
所述薄膜晶体管包括位于所述衬底基板上的有源层，位于所述有源层远离所述衬底基板一侧的栅极，位于所述栅极远离所述衬底基板一侧的源极和漏极，以及位于所述第一平坦化层远离所述衬底基板一侧的连接电极，所述连接电极通过所述第一平坦化层中的过孔与所述源极和所述漏极中之一连接；
所述第二存储电容包括相对设置的第三极板和第四极板，所述第三极板与所述栅极同层设置，所述第四极板位于所述栅极和所述源极之间。
8.根据权利要求7所述的显示面板，其特征在于，所述补偿图形复用为所述第二存储电容的第四极板。
9.根据权利要求7所述的显示面板，其特征在于，所述第一信号线和所述第二信号线与所述连接电极位于同层。
10.根据权利要求7所述的显示面板，其特征在于，
所述显示面板还包括：位于所述衬底基板上的导电连接部，所述第二存储电容的第四极板通过过孔与所述导电连接部耦接；
所述显示面板还包括：位于所述衬底基板上的电源线，所述电源线与所述导电连接部耦接，所述导电连接部位于所述第四极板和所述电源线之间；
所述补偿图形复用为所述导电连接部。
11.根据权利要求10所述的显示面板，其特征在于，所述补偿图形与所述源极或所述漏极之一位于同层。
12.根据权利要求1所述的显示面板，其特征在于，所述边框区至少包括上边框区，所述上边框区设置有N个补偿电容，所述N个补偿电容与所述N条第二信号线一一对应，每个补偿电容的一端与对应的第二信号线耦接，每个补偿电容的另一端与稳压信号输出端耦接。
13.根据权利要求2所述的显示面板，其特征在于，所述第一信号线的新增部分至少包括沿第二方向延伸的横向新增部分，所述连接走线与所述横向新增至少部分平行。
14.根据权利要求1-13任一项所述的显示面板，其特征在于，
所述第一信号线为第一数据线，被配置为向所述第一像素电路提供第一数据信号；
所述第二信号线为第二数据线，被配置为向所述第二像素电路提供第二数据信号。
15.一种显示装置，其特征在于，包括如权利要求1-14任一项所述的显示面板。
CN202210219893.3A 2022-03-08 2022-03-08 显示面板和显示装置 Pending CN114613822A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210219893.3A CN114613822A (zh) 2022-03-08 2022-03-08 显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210219893.3A CN114613822A (zh) 2022-03-08 2022-03-08 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN114613822A true CN114613822A (zh) 2022-06-10

Family

ID=81860253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210219893.3A Pending CN114613822A (zh) 2022-03-08 2022-03-08 显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN114613822A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064112A (zh) * 2022-07-22 2022-09-16 武汉天马微电子有限公司 显示面板和显示装置
WO2023241296A1 (zh) * 2022-06-14 2023-12-21 京东方科技集团股份有限公司 显示基板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023241296A1 (zh) * 2022-06-14 2023-12-21 京东方科技集团股份有限公司 显示基板及显示装置
CN115064112A (zh) * 2022-07-22 2022-09-16 武汉天马微电子有限公司 显示面板和显示装置

Similar Documents

Publication Publication Date Title
CN108598139B (zh) 显示面板及显示装置
CN108010942B (zh) 一种有机发光显示面板和有机发光显示装置
US10692438B2 (en) Display panel and display device
CN112117320B (zh) 一种显示面板和显示装置
CN107611142B (zh) 显示面板及显示装置
CN109524445B (zh) 一种显示面板及显示装置
CN108831302B (zh) 显示面板及显示装置
CN112466209B (zh) 显示面板和显示装置
CN113078174B (zh) 阵列基板、显示面板及显示装置
CN112466245B (zh) 显示面板和显示装置
CN113097254B (zh) 显示面板及显示装置
CN111951729A (zh) 一种阵列基板、显示面板及显示装置
CN114613822A (zh) 显示面板和显示装置
CN114725173A (zh) 显示面板和显示装置
US20220376003A1 (en) Display panel and display apparatus
CN113593478A (zh) 显示面板
KR20230002266A (ko) 표시 패널, 구동 방법 및 표시 장치
CN117156910A (zh) 显示面板及显示装置
CN113096588B (zh) 辅助像素电路、显示面板和显示装置
US11387310B2 (en) Array substrate with connection portion connecting power bus and power line and display panel
CN114937420B (zh) 显示面板和显示装置
CN115377169A (zh) 显示基板和显示装置
CN114743504A (zh) 像素电路、显示面板及显示装置
CN115836597A (zh) 显示面板及显示装置
US20240065057A1 (en) Fanout Lines with Shielding in an Active Area

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination