CN111129304A - Mom电容器、电容阵列结构以及其制造方法 - Google Patents

Mom电容器、电容阵列结构以及其制造方法 Download PDF

Info

Publication number
CN111129304A
CN111129304A CN201911187427.6A CN201911187427A CN111129304A CN 111129304 A CN111129304 A CN 111129304A CN 201911187427 A CN201911187427 A CN 201911187427A CN 111129304 A CN111129304 A CN 111129304A
Authority
CN
China
Prior art keywords
layer
electrode
capacitor
array structure
strips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911187427.6A
Other languages
English (en)
Other versions
CN111129304B (zh
Inventor
吴亚芬
何飒
李兴旺
王春鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxio Technology Hangzhou Ltd
Original Assignee
Maxio Technology Hangzhou Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxio Technology Hangzhou Ltd filed Critical Maxio Technology Hangzhou Ltd
Priority to CN201911187427.6A priority Critical patent/CN111129304B/zh
Publication of CN111129304A publication Critical patent/CN111129304A/zh
Application granted granted Critical
Publication of CN111129304B publication Critical patent/CN111129304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供一种MOM电容器、电容阵列结构以及制造方法。该MOM电容器包括：衬底；在所述衬底上方依次层叠设置的第一层、第二层和第三层，所述第一层和所述第三层分别为一个极板，所述第二层包括属于第一部分和第二部分的多个电极条，所述第一部分的至少部分电极条围绕着所述第二部分的电极条设置；多个通孔，用于将所述第一部分的电极条电连接到所述第一层和所述第三层，以形成第一电极，所述第二部分的电极条形成第二电极，所述第二电极与所述第一电极的极性相反；以及设置在所述第一电极与所述第二电极之间的绝缘层。本发明实施例提供的MOM电容器和电容阵列结构，可以显著地减小第二电极和电源地之间的寄生电容。

Description

MOM电容器、电容阵列结构以及其制造方法
技术领域
本申请涉及半导体领域，并且更具体地涉及MOM电容器、电容阵列结构以及其制造方法。
背景技术
电容阵列结构领域中，电容器是相当重要的基本元件。金属-氧化物-金属(Metal-Oxide-Metal，MOM)电容器和金属-绝缘体-金属(Metal-Insulator-Metal,MIM)电容器是其中两种常见的电容结构。MIM电容器采用位于同一层或者位于不同层的金属图案形成同一电极，其电容值主要为不同导体层形成的电容构成。MOM电容器采用将同一层的金属图案同时形成极性相反的两个电极，因而其电容值可包括同一导体层形成的电容。
参考图1所示，MOM电容器100包括衬底101和导体层M1，导体层M1包括两个梳形结构的第一电极102和第二电极103，第一电极和第二电极极性相反，两个梳形结构各自包含的电极条交错排布从而不同电极的电极条之间形成电容，电容器100的电容值等于这些电极条形成的电容之和。MOM电容器的这种设计方式有助于提高每单位面积上的电容，从而有助于降低MOM电容器所占面积，进而有助于提高半导体电路的集成度。为了增加电容值，图1所示的MOM电容器还可以采用叠层设计，使得总电容主要等于同层电容、不同层之间的电容、各个电极条与通孔之间的电容之和。
但是如图1所示的MOM电容器，第一电极和第二电极均与衬底相对，从而在电极与衬底之间几乎引入相同的寄生电容。这种设计对于某些电容阵列结构十分不利。例如，逐次逼近暂存器(Successive Approximation Register，SAR)模拟数字转换器(Analog-to-Digital Converter，ADC)的架构需要带有大量电容器的电容阵列，且电容阵列中大多数电容的其中之一个电极连接到同一个端点(即共电位)，因此首先需要确保连接到该共电位的电极的寄生电容较小。因此对如图1所示的MOM电容器还需要进一步改进。
发明内容
有鉴于此，本发明提供一种MOM电容器、电容阵列结构以及其制造方法，以解决上述问题。
根据本发明的第一方面，提供一种MOM电容器，包括：
衬底；
在所述衬底上方依次层叠设置的第一层、第二层和第三层，所述第一层和所述第三层分别为一个极板，所述第二层包括属于第一部分和第二部分的多个电极条，所述第一部分的至少部分电极条围绕着所述第二部分的电极条设置；
多个通孔，用于将所述第一部分的电极条电连接到所述第一层和所述第三层，以形成第一电极，所述第二部分的电极条形成第二电极，所述第二电极与所述第一电极的极性相反；
以及
设置在所述第一电极与所述第二电极之间的绝缘层。
在一个实施例中，所述第二部分的电极条形成‘十’字、‘井’字、‘丰’和‘卅’字形状。
在一个实施例中，所述第一部分的电极条形成‘|’形状或者是在‘|’与‘一’连接的形状。
在一个实施例中，所述第一层至所述第三层均采用金属层制成。
在一个实施例中，所述MOM电容器还包括：位于所述第一层下方的保护层。
在一个实施例中，所述MOM电容器还包括：位于所述第三层上方的保护层。
在一个实施例中，所述MOM电容器包括多个层叠设置的所述第二层，所述多个通孔还用于电连接每个所述第二层的第一部分的电极条，所述多个通孔还用于电连接每个所述第二层的第二部分的电极条。
在一个实施例中，所述多个通孔包括在同一平面上的投影位于所处平面的边缘位置的通孔以及在同一平面上的投影位于所处平面的中心位置的通孔。
在一个实施例中，所述第一层至少遮挡所述第二部分的电极条的端部。
第二方面，本发明实施例提供一种电容阵列结构，包括：
衬底；
在所述衬底上方依次层叠设置的第一层、第二层和第三层，所述第一层和所述第三层分别包括多个极板单元，所述第二层由多个第一图案和多个第二图案组成，所述第二图案包括属于第一部分和第二部分的多个电极条，所述第一部分的至少部分电极条围绕着所述第二部分的电极条设置，所述第一图案比所述第二图案缺失了一部分属于所述第二部分的电极条；
多个通孔，用于将所述第一部分的电极条电连接到所述第一层和所述第三层，以形成第一电极，所述第二部分的电极条形成第二电极，所述第二电极与所述第一电极的极性相反；
设置所述第一电极与所述第二电极之间的绝缘层，
其中，所述第一图案中电极条的缺失位置对应于与所述多个极板单元的边界位置。
在一个实施例中，多个所述第二电极电连接到同一个电位上。
在一个实施例中，所述多个极板单元的面积比等于设定比例。
在一个实施例中，电容阵列结构还包括：位于所述第一层下方的保护层。
在一个实施例中，电容阵列结构还包括：位于所述第三层上方的保护层。
在一个实施例中，电容阵列结构还包括：多个层叠设置的所述第二层，所述多个通孔还用于将每个所述第二层的第一部分的电极条电连接到一起，所述多个通孔还用于将每个所述第二层的第二部分的电极条电连接到一起。
第三方面，本发明实施例提供一种电容阵列结构的制造方法，包括：
提供阵列结构，所述阵列结构由多个电容单元组成，所述电容单元包括第一层、第二层和第三层，且每个所述电容单元的第一层和第三层分别共用极板，所述第二层包括属于第一部分和第二部分的多个电极条，所述第一层、第三层和所述第二层的第一部分的电极条电连接到第一电极，所述第二层的第二部分的电极条电连接到第二电极；
从所述第二层中删除属于所述第二部分的电极条；
删除第一层和第三层的极板，以形成多个极板单元；
重复执行所述删除电极条以及删除极板的步骤，直到所述电容阵列结构是否满足电容值要求和DRC检查。
在一个实施例中，所述第二层中电极条的删除位置与所述多个极板单元的边界位置对应。
在一个实施例中，所述从所述第二层中删除属于第二部分的电极条的步骤之前，所述制造方法还包括：根据所述第二层的图案确定所述第二层中电极条的删除位置。
本发明实施例提供的MOM电容器和电容阵列结构，采用第一电极的电极条保护第二电极的电极条，从而只在电源地和第一电极之间引入寄生电容，第二电极与电源地之间的寄生电容基本上可以忽略不计。
本实施例提供的电容阵列结构的制造方法，通过删除方法制造电容阵列结构有助于解决传统的电容阵列结构受到电容单元的版图设计的限制的问题。
附图说明
通过参照以下附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1示出示例性的MOM电容器的立体结构图；
图2示出了本发明实施例的MOM电容器的立体结构图；
图3示出了图2所示的第二层203的平面示意图；
图4-6分别示出了可用于替换图2所示的第二层203的版图设计的示意图；
图7-8分别示出了由图2所示的实施例变形得到的MOM电容器的立体结构图；
图9分别示出了通孔投影在同一平面上的示意图；
图10示出了本发明实施例的电容阵列结构包含的第二层的版图设计的示意图；
图11示出了本发明实施例的电容阵列结构包含的第一层的版图图案的示意图；
图12示出了本发明实施例的电容阵列结构的制造方法的流程图；
图13为一个示例性的根据本发明实施例提供的制造方法得到的电容阵列结构的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
附图中的流程图、框图图示了本发明实施例的系统、方法、装置的可能的体系框架、功能和操作，流程图和框图上的方框可以代表一个模块、程序段或仅仅是一段代码，所述模块、程序段和代码都是用来实现规定逻辑功能的可执行指令。也应当注意，所述实现规定逻辑功能的可执行指令可以重新组合，从而生成新的模块和程序段。因此附图的方框以及方框顺序只是用来更好的图示实施例的过程和步骤，而不应以此作为对发明本身的限制。
图2示出了本发明实施例的MOM电容器200的立体结构图。图3示出了图2所示的第二层203的平面示意图。
参考图2所示，MOM电容器200包括衬底201、第一层202、第二层203和第三层204。MOM电容器200还包括填充在各个层之间以及同一层的电极条之间的绝缘层。衬底201可由半导体材料制成。第二层202经由电介质形成在衬底201上，即电介质位于衬底201和第二层202之间。第二层202至第四层204的每一层可以各种金属制成。
如图上所示，第一层202位于衬底201的上方，第一层202和第三层204为一个金属极板，其上没有形成任何开口或者镂空。在第一层202的上方形成第二层203。第二层203的上方形成第三层204。第二层203包括多个电极条。第二层203的一部分电极条经由通孔205与第一层202和第三层204电连接。MOM电容器200中，第一层202、第三层204以及与第一层202电连接的第二层的一部分电极条作为第一电极，第二层剩余的另一部分电极条作为第二电极。第一电极和第二电极极性相反，由此在第一电极和第二电极之间形成电容。
继续参考图3所示，第二层203包括多个彼此隔开的电极条2031和2032。其中，电极条2031位于整个第二层203所处平面的边缘位置，电极条2032位于整个第二层203所处平面的中心位置。从图上可以看出，电极条2031围绕着电极条2032设置。电极条2031经由通孔205与第一层202和第三层204电连接，电极条2032不与其他层电连接。虽然本实施例中示出了采用8个通孔将第二层的一部分电极条电连接到第一层和第三层，但是通孔的数量以及位置并不局限于此。本领域的技术人员可以根据实际需要任意设置通孔。
在本实施例中，由于第一层202和第三层204具有平面形状，且被用作第一电极，因此只有第一电极面向电源地，从而只有电源地与电源地相对的第一电极之间会引入寄生电容，而用作第二电极的电极条被用作第一电极的电极条围绕在所处平面的中心位置，因此第二电极与电源地之间的寄生电容基本上可以忽略不计。因此在本实施例中，可以显著地减小第二电极和电源地之间的寄生电容。而且，通过增加第一层的表面积，虽然使得第一电极与电源地之前的寄生电容也会增加，但是能够进一步降低第二电极与电源地之间的寄生电容。
当然，第一层的表面积也可以适当地减小以进一步地减少成本。例如，可以将第一层的表面积减小到恰好能够遮挡第二层中的用作第二电极的电极条的各个端部，如此虽然第二电极和电源地之间的寄生电容可能增加，但是增加的幅度在可以容忍的范围之内。一般情况下，寄生电容应小于第一电极和第二电极之间的电容值的5％。综上所述，本实施例提供的MOM电容器虽然存在第一电极和电源地之间的寄生电容，但是由于第二电极被第一电极几乎完全保护着，使得第二电极与电源地之间的寄生电容很小，甚至会接近为0。
为了方便说明，图3示出了一个具体的版图设计(第二层包括位于中心位置的十字图案和位于边缘位置的’一’和‘|’连接的图案)，但是本发明的实施不局限于该版图设计。例如采用如图3所示的版图设计，是为了说明“在第二层中，用作第一电极的至少部分电极条围绕着用作第二电极的电极条设置，使得第二电极不会在所处平面的边缘位置与电源地产生边缘寄生电容，且用作第一电极的极板也能起到遮挡作用”这一核心思想。在其他的版图设计，也可以产生相同或者相似的效果。
图4-6分别示出了可用于替换图2所示的第二层203的版图设计的示意图。
参考图4所示，所示版图设计包括电极条2033和电极条2034。电极条2034形成一个井字形状，每个电极条2033形成’一’和‘|’连接的形状。至少一部分的电极条2033围绕着电极条2034设置，基本上将电极条2034保护在所处平面的中心位置，且电极条2033作为第一电极的一部分，电极条2034作为第二电极，从而使得电极条2034不会和电源地产生多少寄生电容。参考图5所示，所示版图设计包括电极条2035和电极条2036。电极条2036形成一个丰字形状，每个电极条2035形成‘一’和‘|’连接的形状。电极条2035围绕着电极条2036设置，基本上将电极条2036保护在所处平面的中心位置，且电极条2035作为第一电极的一部分，电极条2036作为第二电极，从而使得电极条2036不会和电源地产生多少寄生电容。参考图6所示，所示版图设计包括电极条2037和电极条2038。电极条2037形成‘一’和‘|’连接的形状。电极条2038形成‘卅’字形状。一部分的电极条2037围绕着电极条2038设置，基本上将电极条2038保护在所处平面的中心位置，且电极条2037作为第一电极的一部分，电极条2038作为第二电极，从而使得电极条2038不会和电源地产生多少寄生电容。在本实施例以及本实施例的变形中，可以采用典型的半导体制造工艺所使用的金属层形成上述版图设计。在这种版图设计中，已有的典型的半导体制造工艺即可以实现，无需除此之外的特殊工艺。
图7-8分别示出了由图2所示的实施例变形得到的MOM电容器的立体结构图。参考图7所示，与图2相比，图7所示的MOM电容器增加了保护层701和保护层702。保护层701位于衬底201和第一层202之间，保护层702位于第三层204的上方。保护层701和702可以接地或者不接地，用于保护电容器免受外界噪声的干扰。参考图8所示，与图2相比，图8所示的MOM电容器增加了保护层801和导体层802。保护层801和图7中的保护层701的作用相同。导体层802的版图设计和第三层203的版图设计完全相同。导体层802的位于中心位置的电极条通过通孔207连接到第二电极，导体层的位于边缘位置的电极条通过通孔206电连接到第一电极。在本实施例，通过叠层设计的导体层802和第二层203增加MOM电容器的整体电容值。
还可以采用三层以及以上的叠层结构增加电容器的整体电容值，例如增加保护层的数量以及导体层的数量。但是本质上这样的版图设计的核心思想和前述版图设计相同。另外，在叠层的版图设计中，通孔的设计可以如图9所示，901为第一电极的通孔在同一平面上的投影位置，902为第二电极的通孔在同一平面上的投影位置。也即，第一电极的通孔在平面上完全重叠且位于平面的边缘位置(四个角落)，第二电极的通孔位于平面的中心位置。当然，还可以设置更多的通孔，以增加更多回流路径，从而更有效地降低阻抗。
图10示出了根据本发明实施例改进的电容阵列结构的第二层的平面示意图。图11示出了根据本发明实施例改进的电容阵列结构的第一层和第三层的平面示意图。虽然图上未示出，但是本领域的技术人员基于对前文的阅读和理解能够明白，该电容阵列结构为由电容单元组成的阵列结构，每个电容单元例如为上述的MOM电容器。
参考图10所示，电容阵列结构的第二层1000类似于图6所示的版图设计。首先由多个电容单元组成完整的电容阵列结构，每个电容单元均由第一层的极板、第二层的电极条和第三层的极板构成，且通过通孔将第二层的一部分的电极条连接到第一电极，将另一部分的电极条作为第二电极。然后在第二层抽取第二电极的部分电极条，即形状为‘一’或者‘|’的电极条。从图上可以看出，图案1002缺失了十字架中的“|”形电极条，而图案1001则包括全部的电极条。
继续参考图11所示，该电容阵列结构的第一层和第三层不再是一个连续的极板，而是被分割为多个极板单元，具体地，被分割为相互独立的极板单元1101-1106。极板单元1101-1106存在面积上的比例关系，例如面积比为：1:2:4:8:16:32。然后再从每个极板单元的合适位置引出一个引脚(图上未示出)，以电连接到第一电极，第二层的电极条也可以引出一个或多个引脚(图上未示出)，以电连接到第二电极。这里第一电极可以是相同或者不同电位的第一电极，第二电极可以是相同或者不同电位的第二电极。第一电极可以为正极或负极，第二电极为负极或者正极。
其中，图案1001中电极条的缺失位置和极板单元的边界位置对应。即根据电极条的缺失位置确定连续的极板上的删除位置。
通过本实施例得到的电容阵列结构，由于有第一电极保护第二电极，从而只在第一电极与电源地之前引入寄生电容。进一步地，作为第二电极引出的引脚可以分别接收同一个电位信号，即共电位，由于第二电极的寄生电容很小，因此能够避免电容阵列结构受到外部噪声的干扰较大，影响到电容阵列结构的稳定性。结合到背景技术，即可以将电容阵列结构应用于逐次逼近暂存器模拟数字转换器。
结合图10和11，本发明同时提出了一种电容阵列结构的制造方法。传统的电容阵列结构的构建方法是将采用加法逻辑，先做一个MOM电容器，再根据金属密度原则(metaldensity rule)将MOM电容器上下左右等距部署，最后考虑连线，最后构成形成电容阵列结构。这样形成的电容阵列结构的金属密度(metal density)会受制于原始的MOM电容器的形状，因此可能不能达到期望的目标。而本实施例提供的构建方法则不会出现这个问题。如图12所示，该制造方法包括以下步骤。
在步骤S1中，提供阵列结构，该阵列结构可以由多个如上所述的电容器作为电容单元组成，这些电容器可以分别共用第一层和第三层的极板。当然，该阵列结构也可以由其他形式的电容单元组成。
在步骤S2中，在第二层的版图设计中删除部分电极条。
在步骤S3中，删除第一层和第三层相应位置处的极板。
在步骤S4中，判断由极板单元和第二层的电极条构成的电容是否符合DRC检查和电容值要求。DRC(Design Rule Check，设计规则检查)检查是否满足金属密度原则和单位电容的需求。如果是，执行步骤S5，如果否，执行步骤S2。
在步骤S5中，得到符合要求的电容阵列结构。
举例说明。图13为一个示例性的根据本发明实施例提供的制造方法得到的电容阵列结构的示意图。参见图13，一个第二层为‘井’字图案的MOM电容器能够提供1fF电容值，则可以将若干个个MOM电容器组成阵列结构，以提供符合要求的电容值。如果需要从该阵列结构中得到一个电容比值为1:2:4:8的电容比，则应该将第二层按照‘井’字图案拆分，根据一个‘井’字图案、两个‘井’字图案、4个‘井’字图案、8个‘井’字图案逐一地抽取第二层的‘|’。然后将与‘|’对应的第一层和第三层处的极板删除。上述操作重复进行，直到得到符合电容值要求和DRC检查的电容阵列结构。
在本实施例中，在由MOM电容器作为电容单元组成的阵列结构中删除第二层的电极条，然后在将与被删除的电极条位置对应的第一层和第三层的极板删除，直到符合电容值要求和DRC检查。该方法能够突破单一MOM电容器的结构限制，形成电容密度和金属密度符合要求的电容阵列结构。
进一步地，在删除步骤之前，还包括：根据第二层的版图设计的图案和电容值要求计算第二层中电极条的删除位置。例如电容值要求估测需要包含‘井’字图案的数量，由此确定电极条的删除位置，然后根据电极条的删除位置删除第一层和第三层相应位置处的极板，也就是将相应位置处的连续的极板断开。
本实施例提供的电容阵列结构的制造方法，通过删除方法制造电容阵列结构有助于解决传统的阵列结构受到电容单元的版图设计的限制的问题有助于得到符合电容值要求和密度要求的电容阵列结构。
本领域技术人员可以理解，根据本发明的各个模块或部件可以通过硬件、固件或软件实现。软件例如包括采用JAVA、C/C++/C#、SQL等各种编程语言形成的编码程序。虽然在方法以及方法图例中给出本发明实施例的步骤以及步骤的顺序，但是所述步骤实现规定的逻辑功能的可执行指令可以重新组合，从而生成新的步骤。所述步骤的顺序也不应该仅仅局限于所述方法以及方法图例中的步骤顺序，可以根据功能的需要随时进行确定。例如将其中的某些步骤并行或按照相反顺序执行。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种MOM电容器，包括：
衬底；
在所述衬底上方依次层叠设置的第一层、第二层和第三层，所述第一层和所述第三层分别为一个极板，所述第二层包括属于第一部分和第二部分的多个电极条，所述第一部分的至少部分电极条围绕着所述第二部分的电极条设置；
多个通孔，用于将所述第一部分的电极条电连接到所述第一层和所述第三层，以形成第一电极，所述第二部分的电极条形成第二电极，所述第二电极与所述第一电极的极性相反；
以及
设置在所述第一电极与所述第二电极之间的绝缘层。
2.根据权利要求1所述的MOM电容器，其中，所述第二部分的电极条形成‘十’字、‘井’字、‘丰’和‘卅’字形状。
3.根据权利要求1所述的MOM电容器，其中，所述第一部分的电极条形成‘|’形状或者是在‘|’与‘一’连接的形状。
4.根据权利要求1所述的MOM电容器，其中，所述第一层至所述第三层均采用金属层制成。
5.根据权利要求1所述的MOM电容器，其中，所述MOM电容器还包括：位于所述第一层下方的保护层。
6.根据权利要求1所述的MOM电容器，所述MOM电容器还包括：位于所述第三层上方的保护层。
7.根据权利要求1至6任一项所述的MOM电容器，其中，所述MOM电容器包括多个层叠设置的所述第二层，所述多个通孔还用于将每个所述第二层的第一部分的电极条电连接到一起，所述多个通孔还用于将每个所述第二层的第二部分的电极条电连接到一起。
8.根据权利要求7所述的MOM电容器，其中，所述多个通孔包括在同一平面上的投影位于所处平面的边缘位置的通孔以及在同一平面上的投影位于所处平面的中心位置的通孔。
9.根据权利要求1所述的MOM电容器，其中，所述第一层至少遮挡所述第二部分的电极条的端部。
10.一种电容阵列结构，包括：
衬底；
在所述衬底上方依次层叠设置的第一层、第二层和第三层，所述第一层和所述第三层分别包括多个极板单元，所述第二层由多个第一图案和多个第二图案组成，所述第二图案包括属于第一部分和第二部分的多个电极条，所述第一部分的至少部分电极条围绕着所述第二部分的电极条设置，所述第一图案比所述第二图案缺失了一部分属于所述第二部分的电极条；
多个通孔，用于将所述第一部分的电极条电连接到所述第一层和所述第三层，以形成第一电极，所述第二部分的电极条形成第二电极，所述第二电极与所述第一电极的极性相反；
设置所述第一电极与所述第二电极之间的绝缘层，
其中，所述第一图案中电极条的缺失位置对应于与所述多个极板单元的边界位置。
11.根据权利要求10所述的电容阵列结构，其中，多个所述第二电极电连接到同一个电位上。
12.根据权利要求10所述的电容阵列结构，其中，所述多个极板单元的面积比等于设定比例。
13.根据权利要求10所述的电容阵列结构，还包括：位于所述第一层下方的保护层。
14.根据权利要求10所述的电容阵列结构，还包括：位于所述第三层上方的保护层。
15.根据权利要求10所述的电容阵列结构，还包括：多个层叠设置的所述第二层，所述多个通孔还用于将每个所述第二层的第一部分的电极条电连接到一起，所述多个通孔还用于将每个所述第二层的第二部分的电极条电连接到一起。
16.一种电容阵列结构的制造方法，包括：
提供阵列结构，所述阵列结构由多个电容单元组成，所述电容单元包括第一层、第二层和第三层，且每个所述电容单元的第一层和第三层分别共用极板，所述第二层包括属于第一部分和第二部分的多个电极条，所述第一层、第三层和所述第二层的第一部分的电极条电连接到第一电极，所述第二层的第二部分的电极条电连接到第二电极；
从所述第二层中删除属于所述第二部分的电极条；
删除第一层和第三层的极板，以形成多个极板单元；
重复执行所述删除电极条以及删除极板的步骤，直到所述电容阵列结构是否满足电容值要求和DRC检查。
17.根据权利要求16所述的制造方法，其中，所述第二层中电极条的删除位置与所述多个极板单元的边界位置对应。
18.根据权利要求16所述的制造方法，其中，所述从所述第二层中删除属于所述第二部分的电极条的步骤之前，所述制造方法还包括：根据所述第二层的图案确定所述第二层中电极条的删除位置。
CN201911187427.6A 2019-11-28 2019-11-28 Mom电容器、电容阵列结构及其版图设计方法 Active CN111129304B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911187427.6A CN111129304B (zh) 2019-11-28 2019-11-28 Mom电容器、电容阵列结构及其版图设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911187427.6A CN111129304B (zh) 2019-11-28 2019-11-28 Mom电容器、电容阵列结构及其版图设计方法

Publications (2)

Publication Number Publication Date
CN111129304A true CN111129304A (zh) 2020-05-08
CN111129304B CN111129304B (zh) 2023-06-02

Family

ID=70496933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911187427.6A Active CN111129304B (zh) 2019-11-28 2019-11-28 Mom电容器、电容阵列结构及其版图设计方法

Country Status (1)

Country Link
CN (1) CN111129304B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582860A (zh) * 2022-05-05 2022-06-03 苏州领慧立芯科技有限公司 一种多电容匹配式mom电容器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2420732Y (zh) * 1999-07-22 2001-02-21 长江水利委员会长江工程地球物理勘测研究院(武汉) 径向复合压电陶瓷检波器
US20080122033A1 (en) * 2006-11-29 2008-05-29 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing the same
US20100061035A1 (en) * 2008-09-08 2010-03-11 Sony Corporation Capacitative element
CN101859644A (zh) * 2009-04-13 2010-10-13 索尼公司 变容元件和电子设备
US20130214650A1 (en) * 2012-02-22 2013-08-22 Nihon Dempa Kogyo Co., Ltd. Piezoelectric device and method for fabricating the same
US20140049872A1 (en) * 2012-08-16 2014-02-20 Himax Technologies Limited Metal-oxide-metal capacitor able to reduce area of capacitor arrays
TW201432869A (zh) * 2012-10-16 2014-08-16 Sandisk Technologies Inc 金屬－氧化物－金屬電容器結構
US20160357314A1 (en) * 2015-02-02 2016-12-08 Boe Technology Group Co., Ltd. Array substrate, manufacturing and driving methods thereof, and display device
CN109037211A (zh) * 2017-06-12 2018-12-18 扬智科技股份有限公司 电容阵列结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2420732Y (zh) * 1999-07-22 2001-02-21 长江水利委员会长江工程地球物理勘测研究院(武汉) 径向复合压电陶瓷检波器
US20080122033A1 (en) * 2006-11-29 2008-05-29 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing the same
US20100061035A1 (en) * 2008-09-08 2010-03-11 Sony Corporation Capacitative element
CN101859644A (zh) * 2009-04-13 2010-10-13 索尼公司 变容元件和电子设备
US20130214650A1 (en) * 2012-02-22 2013-08-22 Nihon Dempa Kogyo Co., Ltd. Piezoelectric device and method for fabricating the same
US20140049872A1 (en) * 2012-08-16 2014-02-20 Himax Technologies Limited Metal-oxide-metal capacitor able to reduce area of capacitor arrays
TW201432869A (zh) * 2012-10-16 2014-08-16 Sandisk Technologies Inc 金屬－氧化物－金屬電容器結構
US20160357314A1 (en) * 2015-02-02 2016-12-08 Boe Technology Group Co., Ltd. Array substrate, manufacturing and driving methods thereof, and display device
CN109037211A (zh) * 2017-06-12 2018-12-18 扬智科技股份有限公司 电容阵列结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582860A (zh) * 2022-05-05 2022-06-03 苏州领慧立芯科技有限公司 一种多电容匹配式mom电容器

Also Published As

Publication number Publication date
CN111129304B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
US6969680B2 (en) Method for making shielded capacitor structure
US7342316B2 (en) Cross-fill pattern for metal fill levels, power supply filtering, and analog circuit shielding
KR101269291B1 (ko) 상호맞물려진 횡측 핀(ｆｉｎ)들을 갖는 집적 캐패시터
US7327551B2 (en) Capacitor structure
US10249705B2 (en) Capacitor array structure
US6982454B2 (en) Metal-metal capacitor array
CN111129304B (zh) Mom电容器、电容阵列结构及其版图设计方法
US11670672B2 (en) Capacitor structure with low capacitance
US20060091443A1 (en) Composite capacitor
KR100902503B1 (ko) 다층 수직 구조를 갖는 고용량 커패시터
JP4615962B2 (ja) 半導体装置
TWI761205B (zh) 帶有仿製電容結構的半導體電容陣列布局
US20230370085A1 (en) Matching unit capacitor with multiple metal layers
TWI774364B (zh) 能夠朝向布局邊緣形成寄生電容的半導體電容陣列布局
CN100336222C (zh) 一种集成电容及其制法
CN115377089A (zh) 半导体电容阵列布局
JP2004214692A (ja) 半導体集積回路装置ならびにｄ／ａ変換装置およびａ／ｄ変換装置
TWI768889B (zh) 交錯式半導體電容陣列布局
CN114582840A (zh) 一种mom电容器
CN115377092A (zh) 能够朝向布局边缘形成寄生电容的半导体电容阵列布局

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 310053 room c1-604, building C, No. 459, Qianmo Road, Xixing street, Binjiang District, Hangzhou, Zhejiang Province

Applicant after: Lianyun Technology (Hangzhou) Co.,Ltd.

Address before: Room c1-604, building C, spotlight center, 459 Qianmo Road, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province, 310053

Applicant before: MAXIO TECHNOLOGY (HANGZHOU) Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant