CN100336222C

CN100336222C - 一种集成电容及其制法

Info

Publication number: CN100336222C
Application number: CNB021304483A
Authority: CN
Inventors: 林文忠; 胡曼君
Original assignee: Ali Corp
Current assignee: Ali Corp
Priority date: 2002-08-20
Filing date: 2002-08-20
Publication date: 2007-09-05
Anticipated expiration: 2022-08-20
Also published as: CN1477708A

Abstract

本发明提供一种可具有极性且具有接近完美匹配特性的集成电容，包含一半导体衬底；一外垂直板设于该半导体衬底上，该外垂直板由多个并列第一导电条上下经由多个第一插塞互相电连接构成，该外垂直板限定出一格状区域；一内垂直板，设置于该格状区域的该半导体衬底上，该内垂直板由多个并列第二导电条上下经由多个第二插塞互相电连接构成；及一水平导电板，设于该外垂直板及该内垂直板之下，且介于该外垂直板及该内垂直板与该半导体衬底之间。其中该内垂直板经由至少一第三插塞与该水平导电板电连接。

Description

一种集成电容及其制法

技术领域

本发明关于一种集成电容(integrated capacitor)及其制法，尤指一种可具有极性且具有接近完美匹配(matching)特性的集成电容结构，特别适合应用于模拟/数字转换器(A/D converter)或数字/模拟转换器(D/Aconverter)或切换电路(switch cap circuit)领域。

背景技术

一直以来，无源元件如电容等已经被广泛地使用在射频(radiofrequency，RF)及混合信号(mixed-signal)电路中，应用在诸如过滤器(filter)、谐振电路(resonant circuit)、及导流电路(bypass)等电路设计上。而为了降低生产制造成本，IC制造或设计业者莫不努力朝提高集成电路集成度的潮流迈进。

图1为公知高集成度集成电容的部分结构侧视图。如图1所示，公知的集成电容1由多个平行排列的垂直金属板100及120构成，其中无阴影的为垂直金属板120，表示其为电连接一节点A，有阴影的为垂直金属板100，表示其为电连接一节点B。垂直金属板100及120皆形成于一半导体衬底(未显示)上。每一垂直金属板100皆由多个金属层10a、10b、10c及10d以及电连接多个金属层10a、10b、10c及10d的金属插塞11a、11b及11c构成。每一垂直金属板120皆由多个金属层12a、12b、12c及12d以及电连接多个金属层12a、12b、12c及12d的金属插塞13a、13b及13c构成。垂直金属板100及120之间为一介电层(未显示)。一般而言，公知的集成电容1的多个金属层10a、10b、10c及10d以及多个金属层12a、12b、12c及12d与集成电路的金属内连线制造过程同时限定完成，不需要额外的掩膜来限定图案，因此可以节省成本。此外，公知的集成电容1可提供较高的单位面积电容值(capacitance per unit area)。

然而，公知的集成电容1由于连接节点A的垂直金属板120以及连接节点B的垂直金属板100，操作时皆会与位于其下方的半导体衬底产生所谓的寄生电容(parasitic capacitance)。请参阅图2，图2为图1中的公知集成电容1的等效电路图。如前所述，公知集成电容1的垂直金属板120，其为电连接一节点A，垂直金属板100，其为电连接一节点B。在A节点与B节点之间，除了本身电容结构所贡献的电容值C_in之外，在节点A端尚有一寄生电容C_A产生，而在节点B端尚有一寄生电容C_B产生。寄生电容C_A以及寄生电容C_B皆由于垂直金属板100及120的最下层金属层(分别为金属层10a与金属层12a)与接地的半导体衬底感应产生。如此一来，使得公知集成电容1由于在设计上两端节点皆有寄生电容而不具有极性，因此不适合应用于模拟/数字转换器(A/D)或数字/模拟转换器(D/A)或切换电路(switch cap circuit)领域。

此外，为了增加电容值，传统的集成电容经常采用“指型”电容(fingercapacitor)结构，却产生不匹配的问题。请参阅图3，图3为公知集成电容30的部分布局上视图。如图3所示，集成电容30由多个“指型”电容单元31构成。每一“指型”电容单元31包含有一电连接节点A的垂直金属板311以及一电连接节点B的垂直金属板312。根据如图3所示的公知集成电容结构，“指型”电容单元31有四个边，其分别为a、b、c、d，其四边所看到周围环境不尽相同，即称为不匹配(not match)。曾有利用仿真金属(dummy metal)布设于各“指型”电容单元31的四周，但仍未改善匹配问题，而且仿真金属布局亦会浪费宝贵的晶片面积。

发明内容

据此，本发明的主要目的在于提供一种具有极性的高集成度集成电容，可以解决匹配问题，适合应用于模拟/数字转换器(A/D)或数字/模拟转换器(D/A)或切换电路(switch cap circuit)设计中。

在本发明的最佳实施例中，公开了一种可具有极性的集成电容，包含一半导体衬底；一外垂直板设于该半导体衬底上，该第一垂直板由多个并列第一导电条上下经由多个第一插塞互相电连接构成，该外垂直板限定出一格状区域；一内垂直板，设置于该格状区域的该半导体衬底上，该内垂直板由多个并列第二导电条上下经由多个第二插塞互相电连接构成；及一水平导电板，设于该外垂直板及该内垂直板之下，且介于该外垂直板及该内垂直板与该半导体衬底之间。其中该内垂直板经由至少一第三插塞与该水平导电板电连接。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为公知高集成度集成电容的部分结构放大侧视图。

图2为图1中的公知集成电容的等效电路图。

图3为公知集成电容的部分布局上视图。

图4为本发明具有高匹配度的集成电容单元上视图。

图5为图4中集成电容的部分结构放大立体剖面图。

图6为图5中的集成电容的等效电路图。

图7为本发明集成电容的部分布局上视图。

附图符号说明

1 集成电容 10a、10b、10c及10d 金属层

11a、11b及11c 金属插塞 12a、12b、12c及12d 金属层

13a、13b及13c 金属插塞 100、120 垂直金属板

30 集成电容 31 集成电容单元

311 垂直金属板 312 垂直金属板

40 集成电容

41 外垂直金属板

42a、42b、42c、42d 内垂直金属板

41a、41b、41c、41d 格状区域

43 底部水平导电板

431 金属插塞

45 介电层

411a、411b、411c、411d 金属层

412a、412b、412c 金属插塞

421a、421b、421c、421d 金属层

422a、422b、422c 金属插塞

70 电容单元

71、72 垂直金属板

具体实施方式

请参阅图4，图4为本发明具有高匹配度的集成电容单元上视图。如图4所示，集成电容单元40包含有一呈格状布局的外垂直金属板41以及内垂直金属板42a、42b、42c及42d。外垂直金属板41限定出四个格状区域41a、41b、41c及41d，使内垂直金属板42a、42b、42c及42d分别位于格状区域41a、41b、41c及41d内。外垂直金属板41以及内垂直金属板42a、42b、42c及42d之间为一介电层45以构成绝缘。垂直金属板41及42皆形成于一半导体衬底上(未显示)，且每一垂直金属板皆由多个金属层以及电连接多个金属层的金属插塞构成。一般以垂直金属板41电连接一节点A，内垂直金属板42电连接一节点B，其中内垂直金属板42电连接一节点B的方式以提供一底部水平金属板(未显示于图4)，经由接触插塞电连接各内垂直金属板42，故产生可具有极性的集成电容。

此外，本领域技术人员亦可在参酌本发明内容之后，随意更改外垂直金属板41所限定出格状区域数量，例如更改为三个格状区域或为两个格状区域。需强调的是，上述图4中的电容布局结构为方便说明而举的较佳实施例，其中尤需注意外垂直金属板41所限定出格状区域数量可以为至少一个，而以此衍生的其它变化，可为解决匹配问题的对称性布局结构，皆为本发明请求保护的范畴。

请参阅图5，图5为图4中集成电容40的部分结构放大立体剖面图。如图5所示，本发明高集成度集成电容40由外垂直金属板41及内垂直金属板42构成，其中无阴影的为外垂直金属板41，表示其为电连接一节点A，有阴影的为内垂直金属板42，表示其为电连接一节点B。垂直金属板41及42皆形成于一半导体衬底上(未显示)。外垂直金属板41由多个金属层411a、411b、411c及411d以及电连接多个金属层411a、411b、411c及411d的金属插塞412a、412b及412c构成。内垂直金属板42由多个金属层421a、421b、421c及421d以及电连接多个金属层421a、421b、421c及421d的金属插塞422a、422b及422c构成。垂直金属板41及42之间为一介电层(未显示)。依据本发明较佳实施例，集成电容40的多个金属层411a、411b、411c及411d以及多个金属层421a、421b、421c及421d与集成电路的金属内连线制造过程同时限定完成，不需要额外的掩膜来限定图案，因此可以节省成本。

仍然参阅图5，本发明高集成度集成电容40另包含有一底部水平导电板43，设于外垂直金属板41及内垂直金属板42之下，且介于外垂直金属板41及内垂直金属板42与半导体衬底(未显示)之间。底部水平导电板43为导电材料构成，例如金属或多晶硅。依据本发明较佳实施例，底部水平导电板43与集成电路的金属内连线制造过程中的第一层金属导线(metal 1)同时限定完成。底部水平导电板43与内垂直金属板42之间通过至少一个金属插塞431电连接。底部水平导电板43与外垂直金属板41之间为介电层，以形成绝缘。

请参阅图6，图6为图5中的集成电容40的等效电路图。如前所述，本发明高集成度集成电容40的外垂直金属板41，其为电连接一节点A，内垂直金属板42，其经由底部水平导电板43而电连接一节点B。在A节点与B节点之间，除了本身电容结构所贡献的电容值C_in之外，在节点B端有一寄生电容C_B产生。寄生电容C_B皆由于底部水平导电板43与接地的半导体衬底(未显示)感应产生。在节点A端则由于底部水平导电板43的遮蔽，而无寄生电容产生。如此一来，使得公知集成电容40由于在设计上只有一端节点有寄生电容因而具有极性，适合应用于模拟/数字转换器(A/D)或数字/模拟转换器(D/A)或切换电路(switch cap circuit)领域。

请参阅图7，图7为本发明集成电容的部分布局上视图。如图7所示，集成电容由多个对称电容单元70构成。电容单元70包含有一电连接节点A的垂直金属板71以及一电连接节点B的垂直金属板72。根据如图3所示的公知集成电容结构，电容单元70有四个边，其四边所看到周围环境相同，因此接近完美匹配(match)。本发明不需利用仿真金属(dummy metal)布设于各电容单元70的四周，因此可以节省宝贵的晶片面积。

与公知技术相比较，本发明可具有极性的高集成度集成电容，可以解决匹配问题，适合应用模拟/数字转换器(A/D)或数字/模拟转换器(D/A)或切换电路设计中。集成电容的金属层与集成电路的金属内连线制造过程同时限定完成，不需要额外的掩膜来限定图案，因此可以节省成本。

以上所述仅为本发明的较佳实施例，本发明的效用并不限于前述的电容结构，盖所有其他公知的集成电容结构，若其具有双边寄生电容，均可以依前述实施例的做法，在基板与电容间增加一导电板，而形成一具有极性的集成电容。因此，凡依上述方法所完成的集成电容，以及根据本发明实施例与权利要求所作的等效变化与修改，皆应属本发明的涵盖范围。

Claims

1.一种集成电容，包含有：

一半导体衬底；

一外垂直板设于该半导体衬底上，该外垂直板由多个并列第一导电条上下经由多个第一插塞互相电连接构成，该外垂直板限定出一格状区域；

一内垂直板，设置于该格状区域的该半导体衬底上，该内垂直板由多个并列第二导电条上下经由多个第二插塞互相电连接构成；及

一水平导电板，设于该外垂直板及该内垂直板之下，且介于该外垂直板及该内垂直板与该半导体衬底之间；

其中，该内垂直板经由至少一第三插塞与该水平导电板电连接；和

其中，该水平导电板与该外垂直板由一介电层形成电绝缘。

2.如权利要求1所述的集成电容，其中，该水平导电板由金属构成。

3.如权利要求1所述的集成电容，其中，该第一导电条及该第二导电条皆由金属构成。

4.如权利要求1所述的集成电容，其中，该外垂直板与该内垂直板互为电绝缘。

5.如权利要求1所述的集成电容，其中，该外垂直板电连接一节点A，该内垂直板电连接一节点B，该集成电容于该节点B端与该半导体衬底构成一寄生电容。

6.如权利要求1所述的集成电容，其中，该外垂直板电连接一节点A，该内垂直板电连接一节点B，该集成电容于该节点A端并无寄生电容产生。

7.一种形成具有极性集成电容的方法，包含有：

提供一半导体衬底，包含有一外垂直板，其由多个并列第一导电条上下经由多个第一插塞互相电连接构成，并限定至少一格状区域；及一内垂直板，设于该格状区域中，其由多个并列第二导电条上下经由多个第二插塞互相电连接构成；

提供一导电板，设于该外垂直板及该内垂直板之下，且介于该外垂直板及该内垂直板与该半导体衬底之间；

经由至少一第三插塞电连接该内垂直板与该导电板，和

其中，该导电板与该外垂直板由一介电层形成电绝缘。

8.如权利要求7所述的方法，其中，该导电板由金属构成。

9.如权利要求7所述的方法，其中，该外垂直板电连接一节点A，该内垂直板电连接一节点B，该集成电容于该节点B端与该半导体衬底构成一寄生电容。

10.如权利要求7所述的方法，其中，该外垂直板电连接一节点A，该内垂直板电连接一节点B，该集成电容于该节点A端并无寄生电容产生。

11.一种形成具有极性集成电容的方法，包含有：

提供一半导体衬底；

提供一导电板于该半导体衬底之上，该导电板与该半导体衬底电绝缘；

提供第一电容金属件与第二电容金属件于该导电板上，该第一电容金属件以绝缘方式平行包覆围绕该第二电容金属件构成一集成电容；

使该第一电容金属件与该导电板电绝缘；及

使该第二电容金属件与该导电板电连接。

12.如权利要求11所述的方法，其中，该第一和第二电容金属件为垂直电容板，其分别由多个并列导电条上下经由多个插塞互相电连接构成。

13.如权利要求11所述的方法，其中，该第一和第二电容金属件为垂直电容柱，分别由多个导电块上下经由多个插塞互相电连接构成。

14.如权利要求11所述的方法，其中，该第一电容金属件与该第二电容金属件形成对称匹配的电容结构。