JP3069852U - 電流制御型ｄ／ａ変換器、及びそれを用いたパルス幅調整回路 - Google Patents

Abstract

(57)【要約】 【課題】 本考案は、バイポーラゲートアレイ内で特殊
なアナログセルを使用しないで構成した、大きな電流を
必要としない電流制御型Ｄ／Ａ変換器、及びそれを用い
たパルス幅調整回路を提供する。 【解決手段】 バイポーラゲートアレイで構成した電流
制御型Ｄ／Ａ変換器において、デジタルデータを保持し
て正負の論理データを出力するレジスタと、該レジスタ
の正負の論理データにより電流の通過するトランジスタ
を選択される２つのトランジスタのエミッタを共通接続
した複数個の電流源選択スイッチと、該電流源選択スイ
ッチにより電流が選択される定電流源とを具備して、ア
ナログ電流を出力する解決手段。

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】

本考案は、バイポーラゲートアレイ内において特殊なアナログセルを使用しな いで実現した電流制御型Ｄ／Ａ変換器、及びそれを用いたパルス幅調整回路に関 する。

【０００２】

【従来の技術】

従来技術の例について、図８を参照して説明する。 図８に示すように、従来の電流制御型Ｄ／Ａ変換器は、定電流源１１と、抵抗 Ｒ、２Ｒと、レジスタ２０と、電流源選択スイッチ３０とをバイポーラゲートア レイ内で構成している。

【０００３】 定電流源１１は、エミッタ抵抗Ｒ１を電源ＶＥＥに接続したトランジスタＴｒ ４で構成している。

【０００４】 抵抗Ｒ、２Ｒは、梯子型Ｒ−２Ｒを形成し、ｎビットのＤ／Ａ変換器の場合、 定電流源１１の電流ＵをＵ／２、Ｕ／４、Ｕ／８、・・・、Ｕ／２ⁿに分割して いる。

【０００５】 レジスタ２０は、デジタル入力によって設定されるデータをクロックＣＫで保 持して、正と負の論理出力を有するフリップフロップである。 また、レジスタ２０の数は、ｎビットのＤ／Ａ変換器の場合、ｎ個で構成する 。

【０００６】 電流源選択スイッチ３０は、エミッタを共通にしたトランジスタＴｒ１とＴｒ ２とで構成し、レジスタ２０の正と負の論理出力をＩＮと、＊ＩＮとにそれぞれ 受けて、梯子型Ｒ−２Ｒの電流通路をトランジスタＴｒ１またはＴｒ２のどちら かに選択する。 また、電流源選択スイッチ３０の数は、ｎビットのＤ／Ａ変換器の場合、ｎ個 で構成する。

【０００７】 次に、ｎビットＤ／Ａ変換器としての入出力動作について説明する。 図８において、レジスタ２０と、電流源選択スイッチ３０との接続関係は、１ 個のレジスタ２０の論理出力と対応する１個の電流源選択スイッチ３０をそれぞ れ制御している。 つまり、ｎビットのデジタル入力データＤ（ｎ−１）〜Ｄ０に対応して、電流 源選択スイッチ３０により選択された定電流源１０の電流がＵ／２ⁿ〜Ｕまで、 Ｕ／２ⁿの分解能でアナログ電流に変換してＯＵＴ１に出力される。

【０００８】 例えば、ｎ個のレジスタ２０の論理出力が００・・・０１の場合、論理１に対 応させて、電流Ｕ／２ⁿを流す電流源選択スイッチ３０のトランジスタＴｒ１を ＯＮさせる。 また、ｎ個のレジスタ２０の論理出力の１１・・・１１の場合、論理１に対応 させて、電流Ｕ／２ⁿを流す電流源選択スイッチ３０から電流Ｕ／２を流す電流 源選択スイッチ３０のトランジスタＴｒ１をすべてＯＮさせる。

【０００９】 つまり、従来の汎用の電流制御型Ｄ／Ａ変換器は、ｎ個の電流源選択スイッチ ３０によって選択される電流はそれぞれ異なり、しかも、最大の選択電流はＵ／ ２の大電流となる。 従って、従来の汎用の電流制御型Ｄ／Ａ変換器をバイポーラゲートアレイ内で 構成する場合、ｎ個の電流源選択スイッチ３０は、選択する電流容量に合わせた 規格で設計する必要があり、そのため外部回路が必要になったりして回路規模が 大きくなる。

【００１０】

【考案が解決しようとする課題】

上記説明のように、従来の汎用の電流制御型Ｄ／Ａ変換器は、汎用であるがゆ えに或る程度大電流を流せるように設計されているので高密度実装がしにくい場 合が多く実用上の不便があった。 そこで、本考案は、こうした問題に鑑みなされたもので、その目的は、バイポ ーラゲートアレイ内で特殊なアナログセルを使用しないで構成し、大きな電流を 必要としない用途に向いた電流制御型Ｄ／Ａ変換器、及びそれを用いたパルス幅 調整回路を提供することにある。

【００１１】

【課題を解決するための手段】

即ち、上記目的を達成するためになされた本考案の第１は、 バイポーラゲートアレイで構成した電流制御型Ｄ／Ａ変換器において、 デジタルデータを保持して正負の論理データを出力するレジスタと、 該レジスタの正負の論理データにより電流の通過するトランジスタを選択され る２つのトランジスタのエミッタを共通接続した複数個の電流源選択スイッチと 、 該電流源選択スイッチにより電流が選択される定電流源と、 を具備して、アナログ電流を出力することを特徴とした電流制御型Ｄ／Ａ変換 器を要旨としている。

【００１２】 また、上記目的を達成するためになされた本考案の第２は、 定電流源は、ベースとエミッタとがそれぞれ共通接続された複数のトランジス タで構成し、該複数のトランジスタの全てのエミッタ電流を１つのトランジスタ の電流源でまとめた請求項１に記載の電流制御型Ｄ／Ａ変換器を要旨としている 。

【００１３】 そして、上記目的を達成するためになされた本考案の第３は、 正信号と負信号のパルスのオフセットをそれぞれ変化させてパルス幅を調整す るパルス幅調整回路において、 電流源にエミッタ共通接続され、コレクタ側を抵抗負荷とする第１と第２のト ランジスタと、 該第１と第２のトランジスタのコレクタに、コレクタをそれぞれ接続してベー スを共通接続した電流源の第３と第４のトランジスタと、 該第３と第４のトランジスタのエミッタにアナログ電流出力をそれぞれ接続し た請求項１または２記載の電流制御型Ｄ／Ａ変換器と、 を具備したパルス幅調整回路を要旨としている。

【００１４】

【考案の実施の形態】

本考案の実施の形態は、下記の実施例において説明する。

【００１５】

【実施例】

本考案の実施例について、図１と、図２とを参照して説明する。 本考案の電流制御型Ｄ／Ａ変換器は、図１に示すように、定電流源１０と、レ ジスタ２０と、電流源選択スイッチ３０とをバイポーラゲートアレイ内で構成し ている。

【００１６】 定電流源１０は、２段の電流源で構成され、ベースとエミッタを共通接続した 複数のトランジスタＴｒ３による電流源と、エミッタ抵抗Ｒ１を電源ＶＥＥに接 続したトランジスタＴｒ４による電流源とで構成している。

【００１７】 トランジスタＴｒ３は、ベースとエミッタ間の浮遊容量を利用して外部からの ノイズの影響を少なくしている電流源であり、通常ＯＮの状態で使用する。 また、トランジスタＴｒ３は、ｎビットのＤ／Ａ変換器の場合、２ｎ−１個使 用する。

【００１８】 また、トランジスタＴｒ４は、全てのトランジスタＴｒ３の電流源を１個の定 電流源に束ねることで個々のトランジスタＴｒ３の電流源の電流のばらつきを少 なくしている。 従って、電流源のトランジスタＴｒ４のエミッタ電流をＵとすると、２ⁿ−１ 個の電流源の各トランジスタＴｒ３のエミッタに流れる電流は、Ｕ／（２ⁿ−１ ）となる。

【００１９】 レジスタ２０は、デジタル入力データをクロックＣＫで保持して、正と負の論 理データを出力する。 また、レジスタ２０の数は、ｎビットのＤ／Ａ変換器の場合、ｎ個で構成して いる。

【００２０】 電流源選択スイッチ３０は、エミッタを共通にしたトランジスタＴｒ１とＴｒ ２とで構成し、レジスタ２０の正と負の論理出力をＩＮと、＊ＩＮとにそれぞれ 受けて電流通路をトランジスタＴｒ１またはＴｒ２のどちらかに選択する。 また、電流源選択スイッチ３０の数は、ｎビットのＤ／Ａ変換器の場合、２ⁿ −１個で構成する。

【００２１】 次に、Ｄ／Ａ変換器としての入出力動作について図２を参照して説明する。 図２は、図１から定電流源１１を省略して、レジスタ２０と、電流源選択スイ ッチとの接続関係をわかりやすく書き換えた回路図である。 本実施例のＤ／Ａ変換器のアナログ電流出力は、ＯＵＴ１とＯＵＴ２の２つあ るが、一般の用途のＤ／Ａ変換器としてはＯＵＴ１またはＯＵＴ２の一方を使用 する。

【００２２】 図２に示すように、デジタルデータＤ０を保持するレジスタ２０の論理出力は １個の電流源選択スイッチ３０に接続され、デジタルデータＤ１を保持するレジ スタ２０の論理出力は２個の電流源選択スイッチ３０に接続され、デジタルデー タＤ（ｎ−１）を保持するレジスタ２０の論理出力は２ⁿ−１個の電流源選択ス イッチ３０に接続されている。

【００２３】 そして、ｎビットのデジタル入力データの００・・・０１から１１・・・１１ まで変化させて、Ｔｒ１をＯＮさせる電流源選択スイッチ３０の個数を１個から ２ⁿ−１個まで変化させる。

【００２４】 従って、電流源選択スイッチ３０により選択された定電流源１０の電流がＯＵ Ｔ１に電流Ｕ／（２ⁿ−１）〜Ｕまで、Ｕ／（２ⁿ−１）の分解能でアナログ電流 に変換出力される。 但し、本考案の電流制御型Ｄ／Ａ変換器は、バイポーラゲートアレイ内で構成 するので、最大ビットのときの最大アナログ電流Ｕは制限される。

【００２５】 （応用例） 本考案の電流制御型Ｄ／Ａ変換器を使用したパルス幅調整回路の構成と動作に ついて図３〜図７を参照して説明する。 図３に示すように、本応用例は、パルス幅調整回路４０と、本考案の電流制御 型Ｄ／Ａ変換器５０とで構成している。 ここで、電流制御型Ｄ／Ａ変換器５０については、実施例で説明したので説明 を省略する。 但し、本応用例では、電流制御型Ｄ／Ａ変換器５０の出力は、ＯＵＴ１及びＯ ＵＴ２の両方のアナログ電流出力を使用している。

【００２６】 パルス幅調整回路４０は、トランジスタＴｒ５、Ｔｒ６、Ｔｒ７、Ｔｒ８、Ｔ ｒ９、Ｔｒ１０と、定電流源Ｕ１、Ｕ２、Ｕ３と、抵抗Ｒ５、Ｒ６とで構成して いる。 図３に示すように、正信号と負信号のパルスをＩＮと＊ＩＮへ入力して、定電 流源Ｕ１にエミッタ共通接続されたトランジスタＴｒ５とＴｒ６のベースに与え 、抵抗Ｒ１、Ｒ２を負荷としてトランジスタＴｒ５と、Ｔｒ６とのコレクタ側に 反転出力が得られる。

【００２７】 さらに、トランジスタＴｒ５と、Ｔｒ６とのコレクタ側の反転出力は、トラン ジスタＴｒ９と、Ｔｒ１０のベース電圧となり、定電流源Ｕ２、Ｕ３に接続され たエミッタ側に負信号の＊ＯＵＴと、正信号のＯＵＴとをそれぞれ出力する。

【００２８】 一方、電流制御型Ｄ／Ａ変換器５０のアナログ電流出力ＯＵＴ１、ＯＵＴ２は 、ベースを共通接続してＯＮ状態とした電流源のトランジスタＴｒ７、ＴＲ８の エミッタにそれぞれ接続している。 また、電流源のトランジスタＴｒ７、Ｔｒ８のコレクタは、トランジスタＴｒ ５とＴｒ６のコレクタ側にそれぞれ接続している。 そして、電流制御型Ｄ／Ａ変換器５０のデジタルデータ設定を変えて、アナロ グ電流出力のＯＵＴ１とＯＵＴ２とを変化させ、抵抗Ｒ５とＲ６とに流れる電流 のオフセットをそれぞれ変化させている。

【００２９】 例えば、図４に示すように、電流制御型Ｄ／Ａ変換器５０データ設定をＯＵＴ ２側の電流出力がＯＵＴ１側の電流出力よりも多くなるようにしたとき、抵抗Ｒ ６に流れる電流が抵抗Ｒ５に流れる電流よりも多くなるオフセットを与えるので 、トランジスタＴｒ９と、Ｔｒ１０のエミッタ側に表れるクロスポイントでみた 出力＊ＯＵＴと、ＯＵＴのパルス幅は入力のＩＮと＊ＩＮのパルス幅よりも広が る。

【００３０】 また、図５に示すように、電流制御型Ｄ／Ａ変換器５０データ設定をＯＵＴ１ 側の電流出力がＯＵＴ２側の電流出力よりも多くなるようにしたとき、抵抗Ｒ５ に流れる電流が抵抗Ｒ６に流れる電流よりも多くなるオフセットを与えるので、 トランジスタＴｒ９と、Ｔｒ１０のエミッタ側に表れるクロスポイントでみた出 力＊ＯＵＴと、ＯＵＴのパルス幅は入力のＩＮと＊ＩＮのパルス幅よりも狭くな る。

【００３１】 そして、図６に示すように、電流制御型Ｄ／Ａ変換器５０データ設定をＯＵＴ ２側の電流出力とＯＵＴ１側の電流出力と同じとなるようにしたとき、抵抗Ｒ５ に流れる電流と抵抗Ｒ６に流れる電流と同じとなるオフセットを与えるので、ト ランジスタＴｒ９と、Ｔｒ１０のエミッタ側に表れるクロスポイントでみた出力 ＊ＯＵＴと、ＯＵＴのパルス幅は入力のＩＮと＊ＩＮのパルス幅と同じである。

【００３２】 さらに、図７に示すように、電流制御型Ｄ／Ａ変換器５０の出力ＯＵＴ１、Ｏ ＵＴ２とで制御されるパルス幅調整回路４０を２段従属接続して設けることによ りパルス幅の調整範囲を２倍に拡大することができる。 但し、パルス幅調整回路４０を２段従属接続した場合、パルス幅調整の分解能 は、１段の場合の２倍粗くなる。

【００３３】

【考案の効果】

本考案は、以上説明したような形態で実施され、以下に記載されるような効果 を奏する。 即ち、バイポーラゲートアレイ内で特殊なアナログセルを使用しないで電流制 御型Ｄ／Ａ変換器が構成できるので、高密度実装が実現できる効果がある。 また、本考案の電流制御型Ｄ／Ａ変換器を用いて、パルス幅を変更できるパル ス幅調整回路を容易に実現できる効果がある。

【提出日】平成１２年２月２１日（２０００．２．２１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】 トランジスタＴｒ３は、ベースとエミッタ間の浮遊容量を利用して外部からの ノイズの影響を少なくしている電流源であり、通常ＯＮの状態で使用する。 また、トランジスタＴｒ３は、ｎビットのＤ／Ａ変換器の場合、２ⁿ−１個使 用する。

【図面の簡単な説明】

【図１】本考案の電流制御型Ｄ／Ａ変換器の回路図であ
る。

【図２】本考案の電流制御型Ｄ／Ａ変換器の回路図であ
る。

【図３】本考案の電流制御型Ｄ／Ａ変換器を使用したパ
ルス幅調整回路図である。

【図４】本考案のパルス幅調整回路の波形図である。

【図５】本考案のパルス幅調整回路の波形図である。

【図６】本考案のパルス幅調整回路の波形図である。

【図７】本考案の電流制御型Ｄ／Ａ変換器を使用した２
段従属接続のパルス幅調整回路のブロック図である。

【図８】従来の電流制御型Ｄ／Ａ変換器の回路図であ
る。

【符号の説明】

１０、１１ 定電流源 ２０ レジスタ ３０ 電流源選択スイッチ ４０ パルス幅調整回路 ５０ 電流制御型Ｄ／Ａ変換器

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 バイポーラゲートアレイで構成した電流
   制御型Ｄ／Ａ変換器において、 デジタルデータを保持して正負の論理データを出力する
   レジスタと、 該レジスタの正負の論理データにより電流の通過するト
   ランジスタを選択される２つのトランジスタのエミッタ
   を共通接続した複数個の電流源選択スイッチと、 該電流源選択スイッチにより電流が選択される定電流源
   と、 を具備して、アナログ電流を出力することを特徴とした
   電流制御型Ｄ／Ａ変換器。
2. 【請求項２】 定電流源は、ベースとエミッタとがそれ
   ぞれ共通接続された複数のトランジスタで構成し、該複
   数のトランジスタの全てのエミッタ電流を１つのトラン
   ジスタの電流源でまとめた請求項１に記載の電流制御型
   Ｄ／Ａ変換器。
3. 【請求項３】 正信号と負信号のパルスのオフセットを
   それぞれ変化させてパルス幅を調整するパルス幅調整回
   路において、 電流源にエミッタ共通接続され、コレクタ側を抵抗負荷
   とする第１と第２のトランジスタと、 該第１と第２のトランジスタのコレクタに、コレクタを
   それぞれ接続してベースを共通接続した電流源の第３と
   第４のトランジスタと、 該第３と第４のトランジスタのエミッタにアナログ電流
   出力をそれぞれ接続した請求項１または２記載の電流制
   御型Ｄ／Ａ変換器と、 を具備したパルス幅調整回路。