CN103095303B - 一种电流型与电压型组合数模转换器 - Google Patents
一种电流型与电压型组合数模转换器 Download PDFInfo
- Publication number
- CN103095303B CN103095303B CN201210428267.1A CN201210428267A CN103095303B CN 103095303 B CN103095303 B CN 103095303B CN 201210428267 A CN201210428267 A CN 201210428267A CN 103095303 B CN103095303 B CN 103095303B
- Authority
- CN
- China
- Prior art keywords
- voltage
- type
- current
- module
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种电流型与电压型组合数模转换器。所述数模转换器由电流型子数模转换器、电压型子数模转换器、电流与电压相加电路等模块构成。其中,电流型子数模转换器用于将输入数字的最高有效几位(MSB)表示转换为第一模拟输出电流;电压型子数模转换器用于将输入数字的最低有效几位(LSB)转换为第二模拟输出电压;电流与电压相加电路将第一模拟输出电流和第二模拟输出电压相加产生模拟电压输出。所述数模转换器结合电流型与电压型数模转换器的优点,实现了在消耗较小功耗的条件下实现数字信号到模拟电压的转换。
Description
技术领域
本发明涉及一种集成电子电路领域,特别涉及一种采用分段结构的数模转换器。
背景技术
由于集成电路工艺的不断发展,数字电路系统在性能和成本方面占据绝对优势。数模转换器(Digital-to-Analog Converter,DAC)担当着数字电路系统到模拟世界的出口,已经成为数字通信系统中不可缺少的模块。与其它集成电路一样,针对低功耗、高速率数模转换器的研究与设计已经成为通信芯片设计领域的中心问题之一。在低功耗高性能通信系统中,数模转换器(DAC)和模数转换器(Analog-to-Digital Converter,ADC)的设计是系统设计的最大瓶颈之一。
已有多种类型的DAC结构被公开,其中一种已知结构如附图1所示,这一数模转换器采用电压型分段结构,第一级子DAC1与第二级子DAC2均采用电压型。第一级子DAC 1将输入的k位二进制数字的最高m位转化为输出电压VH和VL。第一级子DAC1的输出 VH、VL被用作第二级DAC2的参考电压。VH、VL等于第一级子DAC1的一个LSB(最低有效位),同时也等于第二级子DAC2的满刻度值。
第二级子DAC2利用电阻分压,将VH与VL之间的电压分为2^n等份。k位输入的二进制数字的n位最低有效位译码后控制开关3选定2^n段中的某一特定电压输出,输出缓存器为整个 DAC提高低阻抗的输出节点。附图1所示DAC虽然能够达到较高的精度,但是由于第一级m位最高有效位子DAC采用电压型而限制了DAC的速率。从实现方面考虑,第一级与第二级的结合多采用运算放大器5,vH、vL为运算放大器的输出。在整个输出通路上会有两级的运算放大器,运算放大器的速度也将严重的限制整个DAC的速度。
CN 102006079B公开了一种已知类型的分段电流型数模转换器,如附图2所示。这种DAC 也被称为电流型DAC,主要特点是采用电流表示二进制数字,将输入的二进制数字转换成与之唯一对应的电流输出,加载到外接的特定阻值的电阻上,产生输出电压。由于集成电路的工艺失配等原因,各个电流源电流存在着一定系统误差和随机误差,为了尽量降低这些误差,通常会引入校准技术降低各个电流源的偏差,常用的校准方法有:采用工艺调整(trimming),动态元件匹配(Dynamic Element Matching,DEM)。校准后的电路才能达到高分辨率。
因为电流的求和易于实现,即通过直接叠加方式实现,所以电流型DAC的分段结构简单。电流型分段结构其实质就是将电流源阵列分段,分为最高有效位电流源(MostSignificant Bit, MSB)和最低有效位电流源(Least Significant Bit,LSB)的两段结构,或是分为高最高有效电流源、中低位电流源(Upper Least Significant Bit,ULSB)和最低有效位电流源的三段结构。如附图2所示的结构就是这种三段结构。由于电流型DAC将二进制数转化为模拟电流,所以电流型DAC 具有高速度,但功耗较大。
电压型DAC采用分段结构在提高精度的同时不会明显的提高功耗。目前文献专利等公开的低功耗的DAC多采用电压型DAC。电压型DAC一般是采用分压电阻或电容实现,但是无论是电阻还是电容实现的低功耗的DAC的速度都较低,这是因为分压电阻或是分压电容使得电路的时间常数变得更大,限制了电路的速度。电压型DAC虽然在分辨率、功耗方面具有优势,但是转换速率较低。
发明内容
针对以上两种结构的DAC的优缺点,本发明利用优劣互补的方法提出了一种电流型与电压型结合的分段DAC。这一结构的DAC在速度和功耗之间做了一个优化,在一定的速率内,明显的降低了DAC的功耗。为了能实现电压型DAC和电流型DAC的结合,必须有一个电路能将电流型DAC的输出电流和电压型DAC输出的电压相加实现分段结构,同时保证电流型DAC 的输出电流和电压型输出电压匹配得很好,不会影响分段DAC的精度。
为了能降低DAC的功耗,本发明提出了n位电压型与电流型组合数模转换器,如图3-4所示,包括
以下模块:
第一模块1,为m位电流型子DAC,用于将n位输入信号m位最高有效位(MSB)转换成第一模拟输出电流,并且输出至第一节点;
第二模块2,为k位电压型子DAC,用于将n位输入信号的k位最低有效位(LSB)转换成第二模拟输出电压,并且输出至第二节点;
以及
第三模块,用于将所述第一模拟输出电流和第二模拟输出电压相加,产生数模转换器的最终模拟输出电压。
所述第三模块包括:
反馈电阻4,电阻两端分别连接到运算放大器3的反相端和输出端,用于将第一模拟输出电流转换成电压形式,输出端运算放大器3的输出端;
运算放大器3,正相输入端与第二子数模转换器单端输出第二端子连接,反相输入
端和输出端分别与反馈电阻4的两端连接。运算放大器3将由第一模拟电流转换来的电压与第二模拟电压相加完成电流与电压的相加;
为了降低DAC的非线性,增强静态特性,必须提高第一模块1的输出电流和第二模块2的输出电压之间的匹配,本发明通过统一参考源,精确匹配关联电阻这两个方法提高两个子DAC 输出的匹配。第二模块(电压型子DAC)2的参考电压就是利用第一模块(电流型子DAC)的参考电流产生的。参考电流注入到第二模块的分压串联电阻,产生参考电压;而第一模块的电流输出最终通过反馈电阻4转换为电压。可以看出,反馈电阻 与分压串联电阻对DAC的输出有影响,它们相互关联,所以设计反馈电阻4与第二模块的分压串联电阻精确匹配。从电路和版图设计两个方面可以实现反馈电阻和分压串联电阻的精确匹配。
因此,与现有技术相比,本发明的有益效果是:通过改进数模转换器的结构降低了高速 DAC的功耗;由于结构简单,所以易于实现,有效地减小了芯片的面积。
附图说明
图1为一种已知的分段电压型DAC的结构图;
图2为一种已知的分段电流型DAC(或称为分段电流舵DAC)的结构图;
图3为本发明——电压型与电流型组合DAC的结构示意图;
图4为一种具体实施的原理图。
具体实施方式
下面结合附图对本发明进一步说明。
如附图3-4所示,数模转换器(DAC)的精度为12位,采用分段结构。电流型DAC是高速DAC 的不二选择,然而由于电流型DAC需要消耗较高的电流,所以不适合于低功耗应用。高有效位(MSB)子DAC1为5位电流舵结构;低有效位(LSB)DAC2为7位分压电阻结构;两子结构采用运算放大器3结合在一起,两个子DAC结合在一起正好构成12位(12=5+7)DAC。
MSB子DAC1采用未加权单元电流型,单位电流源1e和电流开关1c构成基本的电流源单元,这样的电流源单元共有32支。每一支的电流值表示MSB子DAC的一个最低有效位mLSB。输入12位数据的高5位输入到温度计译码器1b将5位的二进制码转换为32位的温度计码。32位的温度计码的每一位对应控制32个电流源单元的一个电流开关,控制电流流向。任何一支电流源的电流开关闭合,该电流源单元的电流将流入MSB子DAC的电流输出端Iout,而电流开关断开后,该电流源单元的电流不流入Iout,流入一个虚拟端。这样,流入Iout的电流就表示 5位二进制输入码,这个二进制数就是用Iout电流来表示的。然而,由于半导体工艺的偏差和工艺参数的不匹配,这些单位电流Ie并不是精确的相等,之间可能存在着偏差。这些偏差将引起DAC积分性非线性(INL)、差分非线性(DNL)的增加,为了消除这些偏差对DAC性能和成品率的影响,一般采用校正技术将这种偏差降低到可以接受的范围,一般降低的DAC的0.5最低有效位(0.5LSB)即可。针对电流型DAC的校正有多种方法,主要的有动态单元匹配和静态匹配技术,本实施例采用静态匹配技术。静态匹配电路由校正模块1a、校正电流开关和校正单元电流源构成,如图4中模块1。
LSB子DAC2采用分压电阻型。128个等值单元电阻2c串连起来,构成了分压串联电阻。这一分压串联电阻将基准电压VREF分为128段,产生了128个参考电压。译码器2a和开关2b选定一个参考电压,通过开关2b连接到输出Voutl。Voutl的模拟电压表示了7位最低有效位的二进制值。
MSB子DAC1输出形式是电流,而LSB子DAC2的输出形式是电压,只有将二者叠加起来才成生成DAC的最终输出。但是MSB子DAC1与LSB子DAC2的输出形式不同,无法直接相加,只要将其中的一个量转换为另外一个量的形式,才能实现相加。本发明将电流转换为电压,然后将两电压相加,完成了电流和电压的相加。在本实施例中,MSB子DAC1的输出电流通过反馈电阻4将输出电流转换为电压。LSB子DAC2的输出电压Vout1接入运算放大器3的同相端,与MSB子DAC1转换的电压相加,构成最终输出电压Vout。根据运算放大器3的特性,输出电压Vout可以用公式表示为:
Vout=Vout1+Iout×R (1)
其中R为反馈电阻4的阻值。
为了降低DAC的非线性,必须提高MSB子DAC1的输出电流和LSB子DAC2的输
出电压之间的匹配,本实施例采用统一参考源,以及精确匹配关联电阻来提高两个子数模转换器输出的匹配。LSB子DAC2的参考电压VREF就是利用MSB子DAC1的参考电流Iu产生的。MSB子DAC1的单位电流源1e的电流值等于参考电流Iu,参考电流Iu注入到LSB子DAC2的分压串联电阻Ra=128×Ru(Ru为分压串联电阻的串联电压电阻的阻值),产生
参考电压VREF;而MSB子DAC1的电流输出Iout最终通过反馈电阻4(阻值为R)转换为电压。有以上分析,有
VREF=Iu×Ra=128Ru×Iu (2)
MSB子DAC的最低有效位LSB=R×Iu,等于LSB的FSR=VREF,于是
VREF=R×Iu (3)
由(2)和(3)式,得
R=Ra=128Ru (4)
有(4)得知,反馈电阻4的阻值等于分压串联电阻的阻值,因此为了降低DAC的非线性,从电路和版图设计两个方面可以实现反馈电阻4和分压串联电阻的精确匹配。
本实施例还有一个优点:由于LSB子DAC2的输出Vout1的满幅变化范围为DAC的FSR的 1/32,所以对运算放大器的共模输入范围要求也只有FSR/32,所以降低了运算放大器的设计难度,易于设计,同时也提高的电流的工作速度。
Claims (6)
1.一种电流型与电压型组合数模转换器,包括:
第一模块,为m位电流型数模转换器,具有m个数字输入端、一个模拟输出端:第一输出端,第一模块用于将该电流型与电压型组合数模转换器n位数字输入信号的高m位有效位(MSB)转换成第一电流,输出至第一输出端;
第二模块,为k位电压型数模转换器,具有k个数字输入端、一个模拟输出端:第二输出端,第二模块用于将该电流型与电压型组合数模转换器n位数字输入信号的低k位有效位(LSB)转换成第一电压,输出至第二输出端;
以及
第三模块,具有两个输入端:与第一输出端相连的第一输入端、与第二输出端相连的第二输入端,具有一个输出端:与该电流型与电压型组合数模转换器输出端相连的第三输出端,所述第三模块还包括反馈电阻,所述反馈电阻具有两个端:第一端、第二端,用于将第一电流转换成电压,输出至所述第三模块的第三输出端;第三模块用于将从第一输入端输入的所述第一电流与从第二输入端输入的所述第一电压相加,产生第二电压,输出至与该电流型与电压型组合数模转换器的输出端相连的第三输出端;
以及,所述第二模块的参考电压利用所述第一模块的参考电流产生,所述第二模块包括分压串联电阻;所述参考电流注入所述分压串联电阻产生所述参考电压;所述反馈电阻的阻值等于所述分压串联电阻的阻值。
2.如权利要求1所述的电流型与电压型组合数模转换器,其特征在于,所述数模转换器采用m+k的分段结构,且m加k的和等于n。
3.如权利要求1所述的电流型与电压型组合数模转换器,其特征在于,所述第一模块采用加权电流型,或混合电流型,或单位电流型,或分段电流结构。
4.如权利要求1所述的电流型与电压型组合数模转换器,其特征在于,所述分压串联电阻,采用2的k次方个等值电阻串联而成,用于产生2的k次方模拟电压节点;
所述第二模块进一步包括:
开关,用于连通模拟电压节点与第二输出端;
译码器,用于将n位的数字输入信号中的低k位有效位(LSB)译码,用于控制所述开关的导通和断开。
5.如权利要求4所述的电流型与电压型组合数模转换器,其特征在于,所述开关采用MOS场效应管,或MOS场效应管组合。
6.如权利要求1所述的电流型与电压型组合数模转换器,其特征在于,还包括
运算放大器,所述运算放大器同相输入端为所述第三模块的第二输入端,其反相输入端连接所述反馈电阻的第一端,同时连接到所述第三模块的第一输入端,其输出端连接所述反馈电阻的第二端、第三模块的第三输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210428267.1A CN103095303B (zh) | 2012-10-23 | 2012-10-23 | 一种电流型与电压型组合数模转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210428267.1A CN103095303B (zh) | 2012-10-23 | 2012-10-23 | 一种电流型与电压型组合数模转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103095303A CN103095303A (zh) | 2013-05-08 |
CN103095303B true CN103095303B (zh) | 2018-02-06 |
Family
ID=48207508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210428267.1A Active CN103095303B (zh) | 2012-10-23 | 2012-10-23 | 一种电流型与电压型组合数模转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103095303B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015089758A1 (zh) * | 2013-12-18 | 2015-06-25 | 海能达通信股份有限公司 | 一种电压调节电路系统 |
CN103631296B (zh) * | 2013-12-18 | 2016-03-30 | 海能达通信股份有限公司 | 一种电压调节电路系统 |
CN107025882A (zh) * | 2016-01-29 | 2017-08-08 | 上海和辉光电有限公司 | 一种缩小源驱动面积的电路和方法 |
JP6903835B2 (ja) * | 2017-01-06 | 2021-07-14 | テキサス インスツルメンツ インコーポレイテッド | エリア効率のよいデジタルアナログ及びアナログデジタルコンバータ |
CN108566205A (zh) * | 2018-04-19 | 2018-09-21 | 南通大学 | 一种基于fpga实现的d/a转换器 |
CN108551345A (zh) * | 2018-04-19 | 2018-09-18 | 南通大学 | 一种多通道单选型d/a转换器 |
US11139365B2 (en) * | 2018-05-09 | 2021-10-05 | Texas Instruments Incorporated | Integrated circuits with a set of serially-connected resistors |
CN111193512B (zh) * | 2020-02-12 | 2022-08-23 | 广州慧智微电子股份有限公司 | 一种数模转换电路 |
CN114221655A (zh) * | 2021-12-18 | 2022-03-22 | 武汉力通通信有限公司 | 一种模数转换器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5703586A (en) * | 1995-12-07 | 1997-12-30 | Analog Devices, Inc. | Digital-to-analog converter having programmable transfer function errors and method of programming same |
CN1499729A (zh) * | 2002-11-08 | 2004-05-26 | 尹登庆 | 电流舵结构的高速高精度数模转换器 |
CN101488756A (zh) * | 2008-01-14 | 2009-07-22 | 奇景光电股份有限公司 | 数字模拟转换器及其转换方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3534179B2 (ja) * | 2000-03-31 | 2004-06-07 | ヤマハ株式会社 | デジタル/アナログ変換器 |
JP4960216B2 (ja) * | 2007-12-28 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | D/a変換回路 |
JP2012050004A (ja) * | 2010-08-30 | 2012-03-08 | Renesas Electronics Corp | Da変換器 |
-
2012
- 2012-10-23 CN CN201210428267.1A patent/CN103095303B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5703586A (en) * | 1995-12-07 | 1997-12-30 | Analog Devices, Inc. | Digital-to-analog converter having programmable transfer function errors and method of programming same |
CN1499729A (zh) * | 2002-11-08 | 2004-05-26 | 尹登庆 | 电流舵结构的高速高精度数模转换器 |
CN101488756A (zh) * | 2008-01-14 | 2009-07-22 | 奇景光电股份有限公司 | 数字模拟转换器及其转换方法 |
Non-Patent Citations (2)
Title |
---|
嵌入式12位300MHz数模转换器设计技术研究;付丽曼;《中国优秀硕士学位论文全文数据库 信息科技辑》;中国学术期刊(光盘版)电子杂志社;20120315(第03期);I135-298 15-28 * |
电压按比例缩放式8位DAC的设计;郑强;《中国优秀硕士学位论文全文数据库 信息科技辑》;中国学术期刊(光盘版)电子杂志社;20090515(第05期);I135-297 10-14 * |
Also Published As
Publication number | Publication date |
---|---|
CN103095303A (zh) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103095303B (zh) | 一种电流型与电压型组合数模转换器 | |
US7688236B2 (en) | Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters | |
CN104065382B (zh) | 用于分段式电流舵dac的数字校准电路 | |
US20030197636A1 (en) | High resolution, high speed, low power switched capacitor analog to digital converter | |
CN103620964B (zh) | 用于数/模转换器中的代码范围特定线性度改进的开关定序 | |
CN101299610B (zh) | 一种10位电流舵结构的高速数模转换器 | |
US8941522B2 (en) | Segmented digital-to-analog converter having weighted current sources | |
KR101478544B1 (ko) | 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법. | |
CN101425805B (zh) | 高分辨率小面积数模转换电路 | |
US11133818B2 (en) | Interpolation digital-to-analog converter (DAC) | |
JP2010074015A (ja) | 半導体装置 | |
CN105210298A (zh) | 多串数模转换器 | |
EP1813020B1 (en) | Balanced dual resistor string digital to analog converter system and method | |
CN107994904A (zh) | 数模转换器 | |
US6778122B2 (en) | Resistor string digital to analog converter with differential outputs and reduced switch count | |
CN114640352B (zh) | 一种基于电流舵和r-2r电阻混合型的dac | |
CN109921798B (zh) | 分段式电流舵数模转换器电路及校准方法 | |
JP4671766B2 (ja) | デジタル−アナログ変換器とデジタル−アナログ変換方法 | |
US7369076B1 (en) | High precision DAC with thermometer coding | |
CN102075192A (zh) | 一种高速数字模拟转换电路及其工作方法 | |
CN108540135A (zh) | 一种数模转换器及转换电路 | |
Yenuchenko | Alternative structures of a segmented current-steering DAC | |
Fan et al. | Capacitor recombination algorithm combined with LMS algorithm in 16-bit SAR ADC with redundancy | |
JPH08125536A (ja) | 抵抗ラダー、d−a変換器、及びa−d変換器 | |
Moody et al. | 10 bit current steering DAC in 90 nm technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |