CN114640352B - 一种基于电流舵和r-2r电阻混合型的dac - Google Patents
一种基于电流舵和r-2r电阻混合型的dac Download PDFInfo
- Publication number
- CN114640352B CN114640352B CN202210310586.6A CN202210310586A CN114640352B CN 114640352 B CN114640352 B CN 114640352B CN 202210310586 A CN202210310586 A CN 202210310586A CN 114640352 B CN114640352 B CN 114640352B
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- current
- output
- electrode
- ref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Abstract
本发明属于模拟集成电路技术领域,具体为一种基于电流舵和R‑2R电阻混合型的DAC。本发明采用了分段译码的结构,将电流舵的输出和R‑2R电阻网络的输出同时作为电流输出,然后作用在负载电阻Rf上产生输出电压。本发明通过合理的设计使得:混合型DAC的高位部分与温度计码电流舵DAC相同,低位部分与R‑2R梯形电阻型DAC相同。在温度计译码的选择中,为了减少数字电路的面积,进一步采用了分段的结构,大大减少了锁存器和开关的数目,降低了DAC的功耗。本发明解决了传统结构采用二进制编码型电流舵存在非单调且毛刺大的问题,同时解决了R‑2R梯形电阻型DAC速度慢的问题。
Description
技术领域
本发明属于模拟集成电路技术领域,涉及集成电路中数模转换器,具体为一种基于电流舵和R-2R电阻混合型的DAC。
背景技术
数模转换器(Digital-to-Analog Converter,DAC)担当着数字电路系统到模拟世界的出口,与其它集成电路设计一样,针对低功耗、高速率数模转换器的研究与设计已经成为通信芯片设计领域的中心问题之一。
DAC的种类有很多,根据电路加权发生形式的不同来进行划分,可以分成电压型、电荷型、电流型三种。电压按比例缩放结构简单且单调、线性度好,但面积大、功耗高且对寄生电容敏感;电荷按比例缩放结构速度快,但单调性差、电容工艺不好控制;细分电流型DAC有R-2R梯形电阻DAC、二进制加权型电流舵DAC、温度计码型电流舵DAC和分段电流舵DAC。二进制加权电阻速度快但非单调;R-2R梯形电阻网络精度高但速度慢、非单调;二进制加权型电流舵面积小、速度快但非单调、毛刺大;温度计码型电流舵单调、毛刺小但速度慢、面积较大;分段式电流舵精度高、速度快、面积适中。
传统的12位电流舵与R-2R梯形电阻混合型DAC的结构框图如图1所示。12位并行数据输入d11-d0中:d11-d7输入到高5位温度计码编码,d6-d4输入到中间3位二进制编码,d3-d0输入到低4位二进制编码;高5位温度计码编码输出到同步锁存与开关驱动的输入,中间3位二进制编码输出到同步锁存与开关驱动的输入,低四位二进制编码输出到同步锁存与开关驱动的输入;同步锁存与开关驱动的输出接255个单位电流源阵列和4位LSB电流源;带隙基准输出的Vref接V-I转换电路的输入,V-I转换电路的输出接255个单位电流源阵列和4位LSB电流源。
具体的,传统的12位电流舵与R-2R梯形电阻混合型DAC的电路图如图2所示,5位最高位(MSB)通过温度计译码后控制31个8倍于单位电流源的电流(8I0),3位中间位(ISB)直接控制3个权重不同的电流源,高8位控制的255个单位电流源注入到R-2R电阻网络上的一个节点,通过电阻产生输出电压;4位最低位分别控制一个单位电流源,4个单位电流分别注入到R-2R电阻网络上的4个节点,通过电阻分流在输出端产生不同权重的电压,例如,最低位作用到输出端的等效电流为1/16I0。低4位数据D3D2D1D0控制的4个单位电流分别注入到R-2R电阻网络的4个节点上,当Di为1时电流流到正端,Di为0时电流流到负端,通过电阻分流在输出端产生不同权重的电压,从右到左电阻R和2R的交点分别为A、B、C、D,从A、B、C、D点向左看过去的电阻分别为:R3=3R,R2=11/5R,R1=43/21R,R0=171/85R。其中,R为单位电阻阻值。具体的,低4位数据D3D2D1D0控制的电流源单独作用时在输出端Vout产生的电压分别为:1/2I0R、1/4I0R、1/8I0R、1/16I0R。
由于传统的12位电流舵与R-2R梯形电阻混合型DAC采用最高五位采用温度计编码电流舵结构,中间三位采用二进制编码电流舵结构,最低四位采用R-2R梯形电阻结构。其温度计编码和二进制编码的混合译码结构,二进制编码型电流舵存在非单调且毛刺大的问题;同时虽然传统结构采用的是电流舵和梯形电阻的混合分段结构,但电流舵的输出还是注入到R-2R电阻网络上的一个节点,所以本质上还是通过电阻分流在输出端产生不同权重的电压,存在速度慢和非单调的问题。
发明内容
针对上述存在问题或不足,为解决现有传统的12位电流舵与R-2R梯形电阻混合型DAC速度慢和非单调的问题,本发明提出了一种基于电流舵和R-2R电阻混合型的DAC。
一种基于电流舵和R-2R电阻混合型的DAC,包括模拟电路和数字电路;其MSB段采用电流舵型DAC,LSB段采用R-2R梯形电阻型DAC。
所述模拟电路包括带隙基准、V-I转换电路、运算放大器、电流镜、电流源阵列和R-2R梯形电阻阵列。模拟电路完成基准电压,并实现电压到电流转换,最终提供稳定的输出参考电流,供给电流源电路使用。
带隙基准产生一个与温度无关的稳定输出电压Vref,并将Vref提供给V-I转换电路将Vref转换成基准电流Iref,基准电流Iref通过电流镜转换为电流源阵列的输入;电流源阵列将输入的基准电流Iref转换成:7个32Iref以对应于3-7温度译码器的224个单位电流源,和31个Iref以对应于5-31温度译码器的31个单位电流源,共计255个单位电流源。
带隙基准输出的Vref分成两路,一路作为V-I转换电路的输入,另一路作为R-2R梯形电阻的输入;V-I转换电路的输出Iref分成两路,一路接入第一放大器AMP1的负端,第一放大器AMP1的输出接入电流源阵列,一路接入R-2R梯形电阻阵列。
R-2R梯形电阻阵列由3个电阻R和5个电阻2R构成,将电压Vref转换成Iref/2、Iref/4、Iref/8、Iref/16,其中Iref=Vref/R。
3个电阻R串联后,其一端接电压Vref,另一端接接地电阻2R;另有4个电阻2R分别以其一端接3个电阻R,另一端接下方差分开关阵列的输入端,3个电阻R和4个电阻2R构成R-2R梯形电阻阵列;差分开关阵列一端输出接第二放大器AMP1,另一端输出接地。
运算放大器将电流源阵列和R-2R梯形电阻阵列的输出通过输出电阻Rf转换成输出电压Vout。
所述数字电路包括温度译码器、锁存器1和差分开关阵列。数字电路完成数字码的接收,同时控制开关电路的导通或者闭合,实现模拟电流输出。外部输入的12位并行数据分为高3位、中高5位和低4位。
温度译码器有两个,一个为3-7温度译码器,一个为5-31温度译码器。3-7温度译码器编码接收高3位的并行数据,并编码输出T31-T37到锁存器2的输入;5-31温度译码器接收中高5位的并行数据,并编码输出T30-T0到锁存器2的输入。
锁存器1接收低4位的并行数据,将其延时使得3-7温度译码器和5-31温度译码器的时间同步,再输出到锁存器2。
锁存器2将3-7温度译码器、5-31温度译码器和锁存器1输入的同步编码,再次同步输出到差分开关阵列。
差分开关阵列根据锁存器2的输出控制各支路电流的流向,输出电流通过电阻Rf转换成对应的输出电压Vout,以确保开关切换时不会有较大输出电压毛刺。
进一步的,12位并行数据中的高8位,通过温度计译码输出T0-T37。第一放大器AMP1的负端接参考电压Vref,正端接电阻R0和第一PMOS管MP1的漏极,输出端接第一PMOS管MP1的栅极和第二PMOS管MP2的栅极;第一PMOS管MP1的源极接第二PMOS管MP2的源极和电源电压,第二PMOS管MP2的漏极接第一NMOS管MN1的漏极和栅极、第二NMOS管MN2的栅极;第一NMOS管MN1的源极接第二NMOS管MN2的源极和地;第二NMOS管MN2的漏极接第四PMOS管MP4的漏极和第三PMOS管MP3的栅极;第三PMOS管MP3的栅极接第五PMOS管MP5的栅极和第七PMOS管MP7的栅极和第九PMOS管MP9的栅极和第十一PMOS管MP11的栅极和第十三PMOS管MP13的栅极,源极接第五PMOS管MP5的源极和第七PMOS管MP7的源极和第九PMOS管MP9的源极和第十一PMOS管MP11的源极和第十三PMOS管MP13的源极,漏极接第四PMOS管MP4的源极;第四PMOS管MP4的栅极接第六PMOS管PM6的栅极和第八PMOS管PM8的栅极和第十PMOS管PM10的栅极和第十二PMOS管MP12的栅极和第十四PMOS的MP14的栅极;第六PMOS管MP6的源极接第五PMOS管MP5的漏极,漏极接开关阵列的一端;第八PMOS管MP8的源极接第七PMOS管MP7的漏极,漏极接开关阵列的一端;第十PMOS管MP10的源极接第九PMOS管MP9的漏极,漏极接开关阵列的一端;第十二PMOS管MP12的源极接第十一PMOS管MP11的漏极,漏极接开关阵列的一端;第十四PMOS管MP14的源极接第十三PMOS管MP13的漏极,漏极接开关阵列的一端;差分开关阵列的一端输出接第二放大器AMP1的负极,另一端输出接地;第二放大器AMP2的负极接电阻Rf,正极接地,输出为Vout。R0的电阻值和R相等。
本发明采用了分段温度译码的结构,将电流舵的输出和R-2R电阻网络的输出同时作为电流输出,然后作用在负载电阻Rf上产生输出电压。温度译码结构电流舵DAC的DNL性能较好但需要较大的版图面积,而R-2R型DAC拥有较小的数字电路和较简单的结构但电阻匹配要求较高,且电阻梯造成的信号延迟较大,小电流下SNR性能较差。电流舵与R-2R梯形电阻混合型DAC结合了电流舵具有良好的DNL性能的优点和R-2R梯形电阻具有面积紧凑性的好处,不像所有位都采用R-2R梯形电阻结构的转换器,本发明这种结构即使把电流源偏置在低电流时依然有较好的SNR,能达到比传统的分段式电流舵DAC更小的版图面积。混合型DAC的高位部分与温度计码电流舵DAC相同,低位部分与R-2R梯形电阻型DAC相同,是这两种DAC结构的折中,本发明通过合理的设计吸收这两者的优点。在温度计译码的选择中,为了减少数字电路的面积,进一步采用了分段的结构,大大减少了锁存器和开关的数目,降低了DAC的功耗。
综上所述,本发明解决了传统结构采用二进制编码型电流舵存在非单调且毛刺大的问题,同时解决了R-2R梯形电阻型DAC速度慢的问题。
附图说明
图1为传统电流舵与R-2R电阻混合型DAC的结构框图;
图2为传统电流舵与R-2R电阻混合型DAC的局部电路图;
图3为本发明的电流舵与R-2R电阻混合型DAC的结构框图;
图4为本发明的电流舵与R-2R电阻混合型DAC的局部电路图。
具体实施方式
下面结合附图和实施例,详述本发明的技术方案。
本实施例中改进的12位电流舵与R-2R梯形电阻混合型DAC的局部电路图如图4所示:分段比为3+5+4,高3位和中高5位采用电流舵型DAC,低四位采用R-2R梯形电阻型DAC。
具体的,R-2R梯形电阻结构由3个电阻R、4个电阻2R和接地电阻2R构成。3个电阻R串联后,其一端接电压Vref,另一端接接地电阻2R;另有4个电阻2R分别以其一端接3个电阻R,另一端接下方差分开关阵列的输入端,3个电阻R和4个电阻2R构成R-2R梯形电阻阵列。
差分开关阵列一端输出接第二放大器AMP1,另一端输出接地。从左到右电阻R和2R的交点分别为A、B、C、D,从A点向下看去该支路等效电阻为16/R,从B点向向下看去该支路等效电阻为8/R,从C点向向下看去该支路等效电阻为4/R,从D点向向下看去该支路等效电阻为2/R,从左到右流过各支路电流分别为I0/2,I0/4、I0/8、I0/16,I0=Iref。
具体的,第一放大器AMP1负端接入电压Vref,正端接电阻R0,输出接第一PMOS管MP1的栅极;第一PMOS管MP1和第二PMOS管MP2的宽长比为1:1,第一NMOS管MN1和第二NMOS管MN2组成一个电流镜结构,使得左右两边支路的电流实现精准的复制,此时流过第三PMOS管MP3和第四PMOS管MP4的电流为Iref=Vref/R。
第三PMOS管MP3的宽长比和第五PMOS管MP5的宽长比和第七PMOS管MP7的宽长比和第九PMOS管MP9的宽长比都为1:1;具体的,此时流过第五PMOS管MP5和第七PMOS管MP7和第九PMOS管MP9的电流都为Iref,第三PMOS管MP3的宽长比和第十一PMOS管MP11的宽长比和第十三PMOS管MP13的宽长比都为1:32;具体的,此时流过第十一PMOS管MP11和第十三PMOS管MP13的电流都为32Iref。
具体的,12位并行数据输入d11-d0,高3位d11-d9输入到3-7温度译码器编码,中高5位d8-d4输入到5-31温度译码器编码,低4位d3-d0输入到锁存器1。3-7温度译码器编码输出T31-T37到锁存器2的输入,5-31温度译码器编码输出T30-T0到锁存器2的输入,锁存器1输出d3-d0到锁存器2的输入;差分开关阵列根据锁存器2的输出控制各支路电流的流向,当输出为“1”时输出电流流向第二放大器AMP1的负端,当输出为“0”时输出电流流向地,输出电流通过电阻Rf转换成对应的输出电压Vout。
通过以上实施例可见:本发明采用了分段译码的结构,将电流舵的输出和R-2R电阻网络的输出同时作为电流输出,然后作用在负载电阻Rf上产生输出电压。本发明通过合理的设计使得:混合型DAC的高位部分与温度计码电流舵DAC相同,低位部分与R-2R梯形电阻型DAC相同。电流舵与R-2R梯形电阻混合型DAC结合了电流舵具有良好的DNL性能和R-2R梯形电阻具有面积紧凑的优点,这种结构即使把电流源偏置在低电流时依然有较好的SNR,能达到比传统的分段式电流舵DAC更小的版图面积。在温度计译码的选择中,为了减少数字电路的面积,进一步采用了分段的结构,大大减少了锁存器和开关的数目,降低了DAC的功耗。本发明解决了传统结构采用二进制编码型电流舵存在非单调且毛刺大的问题,同时解决了R-2R梯形电阻型DAC速度慢的问题。
Claims (2)
1.一种基于电流舵和R-2R电阻混合型的DAC,包括模拟电路和数字电路,其中MSB段采用电流舵型DAC,LSB段采用R-2R梯形电阻型DAC,其特征在于:
所述模拟电路包括带隙基准、V-I转换电路、运算放大器、电流镜、电流源阵列和R-2R梯形电阻阵列;模拟电路完成基准电压,并实现电压到电流转换,最终提供稳定的输出参考电流,供给电流源电路使用;
带隙基准产生一个与温度无关的稳定输出电压Vref,并将Vref提供给V-I转换电路将Vref转换成基准电流Iref,基准电流Iref通过电流镜转换为电流源阵列的输入;电流源阵列将输入的基准电流Iref转换成:7个32Iref以对应于3-7温度译码器的224个单位电流源,和31个Iref以对应于5-31温度译码器的31个单位电流源,共计255个单位电流源;
带隙基准输出的Vref分成两路,一路作为V-I转换电路的输入,另一路作为R-2R梯形电阻的输入;V-I转换电路的输出Iref分成两路,一路接入第一放大器AMP1的负端,第一放大器AMP1的输出接入电流源阵列,一路接入R-2R梯形电阻阵列;
R-2R梯形电阻阵列由3个电阻R和5个电阻2R构成,将电压Vref转换成Iref/2、Iref/4、Iref/8、Iref/16,其中Iref=Vref/R;3个电阻R串联后,其一端接电压Vref,另一端接接地电阻2R;另有4个电阻2R分别以其一端接3个电阻R,另一端接下方差分开关阵列的输入端,3个电阻R和4个电阻2R构成R-2R梯形电阻阵列;差分开关阵列一端输出接第二放大器AMP2,另一端输出接地;
运算放大器将电流源阵列和R-2R梯形电阻阵列的输出通过输出电阻Rf转换成输出电压Vout;
所述数字电路包括温度译码器、锁存器1、锁存器2和差分开关阵列,数字电路完成数字码的接收,同时控制开关电路的导通或闭合,实现模拟电流输出;外部输入的12位并行数据分为高3位、中高5位和低4位;
温度译码器有两个,一个为3-7温度译码器,一个为5-31温度译码器;3-7温度译码器编码接收高3位的并行数据,并编码输出T31-T37到锁存器2的输入;5-31温度译码器接收中高5位的并行数据,并编码输出T30-T0到锁存器2的输入;
锁存器1接收低4位的并行数据,将其延时使得3-7温度译码器和5-31温度译码器的时间同步,再输出到锁存器2;
锁存器2将3-7温度译码器、5-31温度译码器和锁存器1输入的同步编码,再次同步输出到差分开关阵列;
差分开关阵列根据锁存器2的输出控制各支路电流的流向,输出电流通过电阻Rf转换成对应的输出电压Vout,以确保开关切换时不会有较大输出电压毛刺。
2.如权利要求1所述基于电流舵和R-2R电阻混合型的DAC,其特征在于:
所述V-I转换电路、运算放大器、电流镜和电流源阵列具体结构为:
第一放大器AMP1的负端接参考电压Vref,正端接电阻R0和第一PMOS管MP1的漏极,输出端接第一PMOS管MP1的栅极和第二PMOS管MP2的栅极;第一PMOS管MP1的源极接第二PMOS管MP2的源极和电源电压,第二PMOS管MP2的漏极接第一NMOS管MN1的漏极和栅极、第二NMOS管MN2的栅极;第一NMOS管MN1的源极接第二NMOS管MN2的源极和地;第二NMOS管MN2的漏极接第四PMOS管MP4的漏极和第三PMOS管MP3的栅极;第三PMOS管MP3的栅极接第五PMOS管MP5的栅极和第七PMOS管MP7的栅极和第九PMOS管MP9的栅极和第十一PMOS管MP11的栅极和第十三PMOS管MP13的栅极,源极接第五PMOS管MP5的源极和第七PMOS管MP7的源极和第九PMOS管MP9的源极和第十一PMOS管MP11的源极和第十三PMOS管MP13的源极,漏极接第四PMOS管MP4的源极;第四PMOS管MP4的栅极接第六PMOS管PM6的栅极和第八PMOS管PM8的栅极和第十PMOS管PM10的栅极和第十二PMOS管MP12的栅极和第十四PMOS的MP14的栅极;第六PMOS管MP6的源极接第五PMOS管MP5的漏极,漏极接开关阵列的一端;第八PMOS管MP8的源极接第七PMOS管MP7的漏极,漏极接开关阵列的一端;第十PMOS管MP10的源极接第九PMOS管MP9的漏极,漏极接开关阵列的一端;第十二PMOS管MP12的源极接第十一PMOS管MP11的漏极,漏极接开关阵列的一端;第十四PMOS管MP14的源极接第十三PMOS管MP13的漏极,漏极接开关阵列的一端;差分开关阵列的一端输出接第二放大器AMP2的负极,另一端输出接地;第二放大器AMP2的负极接电阻Rf,正极接地,输出为Vout;R0的电阻值和R相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210310586.6A CN114640352B (zh) | 2022-03-28 | 2022-03-28 | 一种基于电流舵和r-2r电阻混合型的dac |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210310586.6A CN114640352B (zh) | 2022-03-28 | 2022-03-28 | 一种基于电流舵和r-2r电阻混合型的dac |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114640352A CN114640352A (zh) | 2022-06-17 |
CN114640352B true CN114640352B (zh) | 2023-05-09 |
Family
ID=81949293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210310586.6A Active CN114640352B (zh) | 2022-03-28 | 2022-03-28 | 一种基于电流舵和r-2r电阻混合型的dac |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114640352B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115001501B (zh) * | 2022-08-04 | 2022-11-22 | 杰创智能科技股份有限公司 | 数模转换器、音频播放器以及波形发生器 |
CN116015307B (zh) * | 2023-03-27 | 2023-05-23 | 电子科技大学 | 一种电流舵dac |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1821412A1 (en) * | 2006-02-17 | 2007-08-22 | Sicon Semiconductor AB | Flexible analog-to-digital converter |
CN101197574A (zh) * | 2007-12-28 | 2008-06-11 | 上海宏力半导体制造有限公司 | 应用于电流舵型数模转换器的开关电流单元及其阵列 |
EP2965431A1 (en) * | 2013-03-08 | 2016-01-13 | Qualcomm Incorporated | Low glitch-noise dac |
CN206164504U (zh) * | 2016-09-14 | 2017-05-10 | 成都旋极星源信息技术有限公司 | 一种差分分段电流源数模转换器 |
WO2021258949A1 (zh) * | 2020-06-22 | 2021-12-30 | 东南大学 | 一种基于混合编码的电流舵型数模转换器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109217874B (zh) * | 2018-11-16 | 2020-11-17 | 深圳锐越微技术有限公司 | 余量转移环路、逐次逼近型模数转换器和增益校准方法 |
-
2022
- 2022-03-28 CN CN202210310586.6A patent/CN114640352B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1821412A1 (en) * | 2006-02-17 | 2007-08-22 | Sicon Semiconductor AB | Flexible analog-to-digital converter |
CN101197574A (zh) * | 2007-12-28 | 2008-06-11 | 上海宏力半导体制造有限公司 | 应用于电流舵型数模转换器的开关电流单元及其阵列 |
EP2965431A1 (en) * | 2013-03-08 | 2016-01-13 | Qualcomm Incorporated | Low glitch-noise dac |
CN206164504U (zh) * | 2016-09-14 | 2017-05-10 | 成都旋极星源信息技术有限公司 | 一种差分分段电流源数模转换器 |
WO2021258949A1 (zh) * | 2020-06-22 | 2021-12-30 | 东南大学 | 一种基于混合编码的电流舵型数模转换器 |
Non-Patent Citations (3)
Title |
---|
Nonlinearity analysis of R-2R ladder-based current-steering digital to analog converter;Chun-Chieh Chen, et.al.;2013 IEEE International Symposium on Circuits and Systems (ISCAS);全文 * |
Nonlinearity Analysis of Resistive Ladder-Based Current-Steering Digital-to-Analog Converter;Manato Hirai, et. al.;2020 International SoC Design Conference (ISOCC);全文 * |
全硅集成光电微显示驱动系统;宋锦华;《中国优秀硕士学位论文全文数据库》;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114640352A (zh) | 2022-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114640352B (zh) | 一种基于电流舵和r-2r电阻混合型的dac | |
US6507304B1 (en) | Current steering segmented DAC system | |
CN103095303B (zh) | 一种电流型与电压型组合数模转换器 | |
US6703956B1 (en) | Technique for improved linearity of high-precision, low-current digital-to-analog converters | |
CN112636761B (zh) | 一种指数基准电流型的数字模拟转换电路及电子设备 | |
US20060066463A1 (en) | High resolution and low consumption digital-to-analog converter | |
JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
US8941522B2 (en) | Segmented digital-to-analog converter having weighted current sources | |
GB2344479A (en) | Resistor-type D/A convertor having a highly linear transconductor | |
US6778122B2 (en) | Resistor string digital to analog converter with differential outputs and reduced switch count | |
CN115099182A (zh) | 分段cdac桥接电容整数化设计方法及模数转换器 | |
US7369076B1 (en) | High precision DAC with thermometer coding | |
CN103023506B (zh) | 一种分段电流源dac电路 | |
Hirai et al. | Digital-to-analog converter configuration based on Non-uniform Current Division Resistive-Ladder | |
CN115296671B (zh) | 混合结构的数模转换电路 | |
Yenuchenko | Alternative structures of a segmented current-steering DAC | |
Aboobacker et al. | Design, implementation and comparison of 8 bit 100 MHz current steering Dacs | |
CN101471668A (zh) | 极性控制的r-2r阶梯网络的数模转换器 | |
CN219893310U (zh) | 一种低噪声可调输出电流数模转换电路 | |
CN109586726B (zh) | 分段式数模转换器 | |
Mathurkar et al. | Segmented 8-bit current-steering digital to analog converter | |
Baranwal et al. | Design and analysis of 8 bit fully segmented digital to analog converter | |
CN112305294B (zh) | 一种二段式电阻网络及基于二段式电阻网络的数模转换器 | |
Adhikari et al. | Study of Gray code input DAC using MOSFETs for glitch reduction | |
JP4330232B2 (ja) | 電流モードd/a変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |