CN116015307B - 一种电流舵dac - Google Patents

Abstract

本发明涉及模拟集成电路领域，特别涉及一种电流舵DAC数模转换器。本发明基于现有二进制电流舵DAC的电流源阵列，通过多级复制电流的方式来摆脱高位电流源尺寸大小与低位电流源尺寸大小直接相关的问题。比如设定各PMOS管以及NMOS管的宽长比，配合N位二进制码分别控制N条电流支路上的N个开关以产生电压输出，从而极大地减小了电流源阵列的面积，实现减小DAC的面积。既可以应用在纯二进制电流舵DAC上，也可以应用在分段式电流舵DAC上。最终本发明的电流舵DAC在保证总体性能相当的情况下，随着电流舵DAC的位数越高，电流舵DAC的总面积远小于现有二进制电流舵DAC的总面积。

Description

一种电流舵DAC

技术领域

本发明涉及模拟集成电路领域，特别涉及一种电流舵DAC数模转换器。

背景技术

DAC（数模转换器）连接着数字世界和模拟世界，将数字信号转换成模拟信号。DAC在日常生活种扮演着不可或缺的角色。不管是在消费电子领域，还是在汽车电子领域，DAC都十分重要。随着SOC（系统级芯片）技术的成熟，越来越多的模拟电路和数字电路集成在一块芯片上，对于数模转换器的模块面积提出了更高的要求，我们希望在保证性能的情况下尽量缩小模块面积，提高芯片的集成度，所以缩小DAC的面积具有现实意义和应用价值。

在传统电流舵DAC中，电流随机误差与电流源MOS管的面积成反比。这就意味着单位电流源的面积不能太小，否则电流随机误差就会太大，从而影响DAC芯片的性能，所以单位电流源MOS管的面积大小通常要在满足INL（积分非线性）良率的情况下选取最小值。同时，随着工艺的发展及DAC的速度和分辨率不断提高，目前电流舵DAC设计中通常会采用额外的技术去降低误差，提高DAC整体特性。例如，电流源自校正技术和动态元素匹配（DynamicElementMapping，DEM）技术等。电流源自校正技术将模拟误差量转换成数字码，再用校准DAC单元转换成所需的模拟量补偿误差。这种方法确实缩小了电流源MOS管的尺寸，使得电流源阵列面积缩小。DEM技术通过来回切换电路中的部件，从而使误差均匀地分布在中值两侧，让各个元件的值在平均意义上都相等，而不是对每个单元进行静态校准。DEM技术应用在电流源阵列中，提高电流源之间的匹配程度，提高芯片性能。

但是这些方法均需要引入新的电路模块，比如SARADC（逐次逼近寄存器型模数转换器）、校准DAC，随机移位电路等模块，对于电流舵DAC整体面积的缩小并没有太大提升，同时增加了功耗，在电路设计上更加复杂。

在现有技术的二进制电流舵DAC中（对应图1），输入参考电流Iref到PMOS管PM₀的漏端，将电流Iref按比例复制至N条电流支路，这N条支路输出电流的大小依次为2⁰×Iref、2¹×Iref…2^N-1×Iref，这N条支路各自通过N个开关最终均连接到负载电阻R_L1。

N位二进制码分别控制N条电流支路上的N个开关以产生电压输出，开关K₀控制的支路电流大小为2⁰×Iref，开关K₁控制的支路电流大小为2¹×Iref，…，开关K_N-1控制的支路电流大小为2^N-1×Iref。当最高位的二进制码1…111给到N个开关时，所有支路上的开关都是关断的，此时输出电压V_OUT=0×R_L1=0；当最低位的二进制码0…000给到N个开关时，所有支路上的开关都是闭合的，此时输出电压V_OUT=（2⁰+2¹+2²+…+2^N-1）×Iref×R_L1=（2^N-1）×Iref×R_L1；当二进制码由1…111向0…000转换时，输出电压V_OUT由0到（2^N-1）×Iref×R_L1逐渐增大，增大单位步长为Iref×R_L1。

PMOS管PM₀的宽为W_P1，长为L_P1；PMOS管PM₁的宽为2⁰×W_P1，长为L_P1；PMOS管PM₂的宽为2¹×W_P1，长为L_P1；…；PMOS管PM_N的宽为2^N-1×W_P1，长为L_P1；则PMOS管PM₀和PMOS管PM₁~PM_N的面积之和为W_P1×L_P1×（1+2⁰+2¹+2²+…+2^N-1）。因此当DAC位数较高时，面积较大。

发明内容

针对上述存在的问题或不足，本发明提出了一种电流舵DAC，以解决现有电流舵DAC电路面积大的问题。

一种电流舵DAC，包括：第一段电流舵DAC、第二段电流舵DAC和第三段电流舵DAC。

所述第一段电流舵DAC其功能是引入参考电流Iref，并将引入的参考电流Iref按比例复制至（X+1）条电流支路；其中，X条电流支路经各自对应的X个开关均连接到负载电阻R_L1，通过X位二进制码分别控制X个开关以产生电压输出，X条支路输出电流的大小依次为2⁰×Iref、2¹×Iref…2^X-1×Iref；剩余一条电流支路连接到第二段电流舵DAC的输入端,这一条支路电流大小为Iref₂，Iref₂=2ⁿ×Iref，1≤n≤X-1。

X条电流支路对应的开关有：开关K₀控制的支路电流大小为2⁰×Iref，开关K₁控制的支路电流大小为2¹×Iref，…，开关K_X-1控制的支路电流大小为2^X-1×Iref。

所述第二段电流舵DAC其功能是引入第一段电流舵DAC输出的支路电流Iref₂，将引入的这支电流按比例复制至（Y+1）条电流支路；其中，Y条电流支路经各自对应的Y个开关均连接到负载电阻R_L1，通过Y位二进制码分别控制Y个开关以产生电压输出，Y条支路输出电流的大小依次为2^X×Iref、2^X+1×Iref…2^X+Y-1×Iref；剩余一条电流支路连接到第三段电流舵DAC的输入端,这一条支路电流大小为Iref₃，Iref₃=2^m×Iref，X+1≤m≤X+Y-1。

Y条电流支路对应的开关有：开关K_X控制的支路电流大小为2^X×Iref，开关K_X+1控制的支路电流大小为2^X+1×Iref，…，开关K_X+Y-1控制的支路电流大小为2^X+Y-1×Iref。

所述第三段电流舵DAC其功能是引入第二段电流舵DAC输出的支路电流Iref₃，将引入的支路电流按比例复制至Z条电流支路；其中，Z条电流支路经各自对应的Z个开关均连接到负载电阻R_L1，通过Z位二进制码分别控制Z个开关以产生电压输出，Z条支路输出电流的大小依次为2^X+Y×Iref、2^X+Y+1×Iref…2^X+Y+Z-1×Iref。

Z条电流支路对应的开关有：开关K_X+Y控制的支路电流大小为2^X+Y×Iref，开关K_X+Y+1控制的支路电流大小为2^X+1×Iref，…，开关K_X+Y+Z-1控制的支路电流大小为2^X+Y+Z-1×Iref。

参考电流Iref输入到电流舵DAC中，最终参考电流Iref按比例复制至N条电流支路，这N条支路电流大小依次为2⁰×Iref、2¹×Iref…2^N-1×Iref，这N条支路各自通过N个开关最终均连接到负载电阻R_L1。

N位二进制码分别控制N条电流支路上的N个开关以产生电压输出；这N位二进制码由低到高分成三段，第一段的二进制码有X位，第二段的二进制码有Y位，第三段的二进制码有Z位，X+Y+Z=N，X≥4，Y≥4，Z≥2，N≥10。开关K₀控制的支路电流大小为2⁰×Iref，开关K₁控制的支路电流大小为2¹×Iref，…，开关K_N-1控制的支路电流大小为2^N-1×Iref。当最高位的二进制码1…111给到N个开关时，所有支路上的开关都是关断的，此时输出电压V_OUT=0×R_L1=0；当最低位的二进制码0…000给到N个开关时，所有支路上的开关都是闭合的，此时输出电压V_OUT=（2⁰+2¹+2²+…+2^N-1）×Iref×R_L1=（2^N-1）×Iref×R_L1；当二进制码由1…111向0…000转换时，输出电压V_OUT由0到（2^N-1）×Iref×R_L1逐渐增大，增大单位步长为Iref×R_L1。

进一步，所述第一段电流舵DAC（如图2所示），包括PMOS管PM₀、PMOS管PM₁~PM_X、PMOS管PM_X+1、X个开关（K₀~K_X-1）和负载电阻R_L1。

PMOS管PM₀的栅极和漏极相连接；PMOS管PM₀的栅极与PMOS管PM₁~PM_X+1的栅极均相连接；PMOS管PM₀的源极与PMOS管PM₁~PM_X+1的源极均相连接至电源；PMOS管PM₁~PM_X的漏极各自一一对应的连接一个开关，共X个开关，这X个开关最终均连接到负载电阻R_L1；PMOS管PM_X+1的漏极连接第二段电流舵DAC的输入端（如实施例中NMOS管NM₀的漏极）。

输入参考电流Iref从PMOS管PM₀的漏端流过，将电流Iref按比例复制后，通过PMOS管PM₁~PM_X的漏端分别输出X条不同大小的支路电流，通过PMOS管PM_X+1的漏端输出电流Iref₂。

PMOS管PM₀的宽为W_P1，长为L_P1；PMOS管PM₁的宽为2⁰×W_P1，长为L_P1；PMOS管PM₂的宽为2¹×W_P1，长为L_P1；…；PMOS管PM_X的宽为2^X-1×W_P1，长为L_P1；PMOS管PM_X+1的宽为（Iref₂/Iref）×W_P1，长为L_P1，电流Iref₂的大小则视实际应用情况来选择；PMOS管PM₀和PMOS管PM₁~PM_X的面积之和为W_P1×L_P1×（1+2⁰+2¹+2²+…+2^X-1），PMOS管PM_X+1的面积W_P1×L_P1×（Iref₂/Iref）。

通过设定的PMOS管PM₀、PMOS管PM₁~PM_X以及PMOS管PM_X+1的宽长比，通过X位二进制码控制X条电流支路上的X个开关K₀~K_X-1以产生电压输出，实现X条支路输出电流的大小为2⁰×Iref、2¹×Iref…2^X-1×Iref，以及输出Iref₂（Iref₂=2ⁿ×Iref，1≤n≤X-1）。

进一步，所述第二段电流舵DAC（如图3所示），包括NMOS管NM₀和NM₁、PMOS管PM_X+2、PMOS管PM_X+3~PM_X+Y+2、PMOS管PM_X+Y+3、Y个开关（开关K_X~K_X+Y-1）和负载电阻R_L1。其中负载电阻R_L1为第一段电流舵DAC的同一负载电阻。

NMOS管NM₀的栅极和漏极相连接；NMOS管NM₀的栅极和NMOS管NM₁的栅极相连接；NMOS管NM₀的源极和NMOS管NM₁的源极相连接至地；NMOS管NM₁的漏极和PMOS管PM_X+2漏极相连接。

PMOS管PM_X+2的栅极和漏极相连接；PMOS管PM_X+2的栅极和PMOS管PM_X+3~PM_X+Y+3的栅极均相连接；PMOS管PM_X+2的源极和PMOS管PM_X+3~PM_X+Y+3的源极均相连接至电源；PMOS管PM_X+3~PM_X+Y+2的漏极各自一一对应的连接一个开关，共Y个开关，这Y个开关最终均连接到负载电阻R_L1；PMOS管PM_X+Y+3的漏极连接着第三段电流舵DAC的输入端（如实施例中NMOS管NM₂的漏极）。

输入电流Iref₂从NMOS管NM₀的漏端流过，将电流Iref₂按比例复制，通过NMOS管NM₁输出电流2^X×Iref到PMOS管PM_X+2所在支路上；PMOS管PM_X+2将电流2^X×Iref按比例复制，通过PMOS管PM_X+3~PM_X+Y+2的漏端输出Y条不同大小的支路电流，通过PMOS管PM_X+Y+3的漏端输出电流Iref₃。

NMOS管NM₀的宽为W_N1，长为L_N1；NMOS管NM₁的宽为（2^X×Iref/Iref₂）×W_N1，长为L_N1；PMOS管PM_X+2的宽为W_P2，长为L_P2；PMOS管PM_X+3的宽为2⁰×W_P2，长为L_P2；PMOS管PM_X+4的宽为2¹×W_P2，长为L_P2；…；PMOS管PM_X+Y+2的宽为2^Y-1×W_P2，长为L_P2；PMOS管PM_X+Y+3的宽为（Iref₃/2^X×Iref）×W_P2，长为L_P2，电流Iref₃的大小则视实际应用情况来选择；PMOS管PM_X+2和PMOS管PM_X+3~PM_X+Y+2的面积之和为W_P2×L_P2×（1+2⁰+2¹+2²+…+2^Y-1），PMOS管PM_X+Y+3的面积为W_P2×L_P2×[Iref₃/（2^X×Iref）]，NMOS管NM₀和NMOS管NM₁的面积之和为W_N1×L_N1（1+2^X×Iref/Iref₂）。

通过设定各PMOS管以及NMOS管的宽长比，Y位二进制码分别控制Y条电流支路上的Y个开关以产生电压输出，使得Y条支路输出电流的大小依次为2^X×Iref、2^X+1×Iref…2^X+Y-1×Iref；以及输出Iref₃=2^m×Iref，X+1≤m≤X+Y-1。

进一步，所述第三段电流舵DAC（如图4所示），包括NMOS管NM₂、NMOS管NM₃、PMOS管PM_X+Y+4、PMOS管PM_X+Y+5~PM_X+Y+Z+4、Z个开关（开关K_X+Y~K_X+Y+Z-1）和负载电阻R_L1。其中负载电阻R_L1为第一段电流舵DAC和第二段电流舵DAC的同一负载电阻。

NMOS管NM₂的栅极和漏极相连接；NMOS管NM₂的栅极和NMOS管NM₃的栅极相连接；NMOS管NM₂的源极和NMOS管NM₃的源极相连接至地；NMOS管NM₃的漏极和PMOS管PM_X+Y+4漏极相连接。

PMOS管PM_X+Y+4的栅极和漏极相连接；PMOS管PM_X+Y+4的栅极和PMOS管PM_X+Y+5~PM_X+Y+Z+4的栅极均相连接；PMOS管PM_X+Y+4的源极和PMOS管PM_X+Y+5~PM_X+Y+Z+4的源极均相连接至电源；PMOS管PM_X+Y+5~PM_X+Y+Z+4的漏极各自一一对应的连接一个开关，共Z个开关，这Z个开关最终均连接到负载电阻R_L1。

输入电流Iref₃从NMOS管NM₂的漏端流过，将电流Iref₃按比例复制，通过NMOS管NM₃输出电流2^X+Y×Iref到PMOS管PM_X+Y+4所在支路上；PMOS管PM_X+Y+4将电流2^X+Y×Iref按比例复制，通过PMOS管PM_X+Y+5~PM_X+Y+Z+4的漏端输出Z条不同大小的支路电流；

NMOS管NM₂的宽为W_N2，长为L_N2；NMOS管NM₃的宽为（2^X+Y×Iref/Iref₃）×W_N2，长为L_N2；PMOS管PM_X+Y+4的宽为W_P3，长为L_P3；PMOS管PM_X+Y+5的宽为2⁰×W_P3，长为L_P3；PMOS管PM_X+Y+6的宽为2¹×W_P3，长为L_P3；…；PMOS管PM_X+Y+Z+4的宽为2^Z-1×W_P3，长为L_P3；PMOS管PM_X+Y+4和PMOS管PM_X+Y+5~PM_X+Y+Z+4的面积之和为W_P3×L_P3×（1+2⁰+2¹+2²+…+2^Z-1），NMOS管NM₂和NMOS管NM₃的面积之和为W_N2×L_N2（1+2^X+Y×Iref/Iref₃）。

通过设定各PMOS管以及NMOS管的宽长比，Z位二进制码分别控制Z条电流支路上的Z个开关以产生电压输出，使得Z条支路输出电流的大小依次为2^X+Y×Iref、2^X+Y+1×Iref…2^{X +Y+Z-1}×Iref。

最终，基于上述电流舵DAC中：所有PMOS管的面积之和为W_P1×L_P1×（1+2⁰+2¹+2²+…+2^X-1）+W_P2×L_P2×（1+2⁰+2¹+2²+…+2^Y-1）+W_P3×L_P3×（1+2⁰+2¹+2²+…+2^Z-1）+（Iref₂/Iref）×W_P1×L_P1+[Iref₃/（2^X×Iref）]×W_P2×L_P2。所有NMOS管的面积之和为W_N1×L_N1（1+2^X×Iref/Iref₂）+W_N2×L_N2（1+2^X+Y×Iref/Iref₃）。这使得本发明电流舵DAC在保证总体性能和现有二进制电流舵DAC性能一致的条件下，随着电流舵DAC的位数越高，电流舵DAC的总面积远小于现有二进制电流舵DAC的总面积。

综上所述，本发明基于现有二进制电流舵DAC的电流源阵列，当位数越高时，高位电流源的电流镜管的尺寸会非常大，提出一种电流舵DAC，通过多级复制电流，从而极大地减小了电流源阵列的面积，实现减小DAC的面积。

附图说明

图1是现有技术的二进制电流舵DAC结构示意图。

图2是本发明电流舵DAC中的第一段电流舵DAC结构示意图。

图3是本发明电流舵DAC中的第二段电流舵DAC结构示意图。

图4是本发明电流舵DAC中的第三段电流舵DAC结构示意图。

图5是现有技术的12位二进制电流舵DAC结构示意图。

图6是实施例的12位二进制电流舵DAC结构示意图。

具体实施方式

下面对照附图并结合优选的实施方式对本发明作进一步详细说明。

传统的二进制电流舵DAC只复制一次电流，那么高位电流源的尺寸会很大，而本发明的电流舵DAC经多次复制电流，通过这种方法极大地减小了电流舵DAC的面积。

图5是现有的12位二进制电流舵DAC结构示意图；输入参考电流Iref到PMOS管PM₀的漏端，将电流Iref按比例复制至12条电流支路，这12条支路输出电流的大小依次为2⁰×Iref、2¹×Iref…2¹¹×Iref，这12条支路各自通过12个开关最终均连接到负载电阻R_L1。

12位二进制码分别控制12条电流支路上的12个开关以产生电压输出；开关K₀控制的支路电流大小为2⁰×Iref，开关K₁控制的支路电流大小为2¹×Iref，…，开关K₁₁控制的支路电流大小为2¹¹×Iref。当最高位的二进制码1…111给到12个开关时，所有支路上的开关都是关断的，此时输出电压V_OUT=0×R_L1=0；当最低位的二进制码0…000给到12个开关时，所有支路上的开关都是闭合的，此时输出电压V_OUT=（2⁰+2¹+2²+…+2¹¹）×Iref×R_L1=（2¹²-1）×Iref×R_L1；当二进制码由1…111向0…000转换时，输出电压V_OUT由0到（2¹²-1）×Iref×R_L1逐渐增大，增大单位步长为Iref×R_L1。

PMOS管PM₀的宽为W_P1，长为L_P1； PMOS管PM₁的宽为2⁰×W_P1，长为L_P1；PMOS管PM₂的宽为2¹×W_P1，长为L_P1；…；PMOS管PM₁₂的宽为2¹¹×W_P1，长为L_P1；PMOS管PM₀和PMOS管PM₁~PM₁₂的面积之和为W_P1×L_P1×（1+2⁰+2¹+2²+…+2¹¹）=4096×W_P1×L_P1。

图6是本发明实施例的12位二进制电流舵DAC结构示意图；在这里N=12，X=4，Y=4，Z=4，n=2，m=6；

输入参考电流Iref从PMOS管PM₀的漏端流过，将电流Iref按比例复制，通过PMOS管PM₁~PM₄的漏端输出4条不同大小的支路电流，和通过PMOS管PM₅的漏端输出电流Iref₂；这4条支路输出电流的大小依次为2⁰×Iref、2¹×Iref…2³×Iref，这4条支路各自通过4个开关最终均连接到负载电阻R_L1；Iref₂=2²×Iref。

输入电流Iref₂从NMOS管NM₀的漏端流过，将电流Iref₂按比例复制，通过NMOS管NM₁输出2⁴×Iref电流到PMOS管PM₆所在支路上；PMOS管PM₆将电流2⁴×Iref按比例复制，通过PMOS管PM₇~PM₁₀的漏端输出4条不同大小的支路电流，和通过PMOS管PM₁₁的漏端输出电流Iref₃；这4条支路输出电流的大小依次为2⁴×Iref、2⁵×Iref…2⁷×Iref，这4条支路各自通过4个开关最终均连接到负载电阻R_L1；Iref₃=2⁶×Iref。

输入电流Iref₃从NMOS管NM₂的漏端流过，将电流Iref₃按比例复制，通过NMOS管NM₃输出2⁸×Iref电流到PMOS管PM₁₂所在支路上；PMOS管PM₁₂将电流2⁸×Iref按比例复制，通过PMOS管PM₁₃~PM₁₆的漏端输出4条不同大小的支路电流；这4条支路输出电流的大小依次为2⁸×Iref、2⁹×Iref…2¹¹×Iref，这4条支路各自通过4个开关最终均连接到负载电阻R_L1。

12位二进制码分别控制12条电流支路上的12个开关以产生电压输出；开关K₀控制的支路电流大小为2⁰×Iref，开关K₁控制的支路电流大小为2¹×Iref，…，开关K₁₁控制的支路电流大小为2¹¹×Iref。当最高位的二进制码1…111给到12个开关时，所有支路上的开关都是关断的，此时输出电压V_OUT=0×R_L1=0；当最低位的二进制码0…000给到12个开关时，所有支路上的开关都是闭合的，此时输出电压V_OUT=（2⁰+2¹+2²+…+2¹¹）×Iref×R_L1=（2¹²-1）×Iref×R_L1；当二进制码由1…111向0…000转换时，输出电压V_OUT由0到（2¹²-1）×Iref×R_L1逐渐增大，增大单位步长为Iref×R_L1。

PMOS管PM₀的宽为W_P1，长为L_P1；PMOS管PM₁的宽为2⁰×W_P1，长为L_P1；…；PMOS管PM₄的宽为2³×W_P1，长为L_P1；PMOS管PM₅的宽为2²×W_P1，长为L_P1；PMOS管PM₀，PMOS管PM₅和PMOS管PM₁~PM₄的面积之和为W_P1×L_P1×（1+2²+2⁰+2¹+2²+2³）=20×W_P1×L_P1。

PMOS管PM₆的宽为W_P2，长为L_P2；PMOS管PM₇的宽为2⁰×W_P2，长为L_P2；…；PMOS管PM₁₀的宽为2³×W_P2，长为L_P2；PMOS管PM₁₁的宽为2²×W_P2，长为L_P2；PMOS管PM₆，PMOS管PM₁₁和PMOS管PM₇~PM₁₀的面积之和为W_P2×L_P2×（1+2²+2⁰+2¹+2²+2³）=20×W_P2×L_P2。

PMOS管PM₁₂的宽为W_P3，长为L_P3；PMOS管PM₁₃的宽为2⁰×W_P3，长为L_P3；…；PMOS管PM₁₆的宽为2³×W_P3，长为L_P3；PMOS管PM₁₂和PMOS管PM₁₃~PM₁₆的面积之和为W_P3×L_P3×（1+2⁰+2¹+2²+2³）=16×W_P3×L_P3。

NMOS管NM₀的宽为W_N1，长为L_N1；NMOS管NM₁的宽为2²×W_N1，长为L_N1；NMOS管NM₂的宽为W_N2，长为L_N2；NMOS管NM₃的宽为2²×W_N2，长为L_N2；NMOS管NM₀，NMOS管NM₁，NMOS管NM₂和NMOS管NM₃的面积之和为W_N1×L_N1×（1+2²）+W_N2×L_N2×（1+2²）=5×W_N1×L_N1+5×W_N2×L_N2。

图1~图6中的箭头仅代表电流流向；在图1~图6中，例如Iref、Iref₂、Iref₃等均代表对应位置支路电流大小。最终本实施例图6的PMOS管和NMOS管面积之和为20×W_P1×L_P1+20×W_P2×L_P2+16×W_P3×L_P3+5×W_N1×L_N1+5×W_N2×L_N2，而图5现有技术的PMOS管面积之和为4096×W_P1×L_P1。故在实际应用中，结合所使用工艺的实际情况合理设计W_P1、W_P2、W_P3、W_N1、W_N2、L_P1、L_P2、L_P3、L_N1、L_N2，在保证总体性能下有效减小电流舵DAC面积。

通过以上实施例可见，本发明基于现有二进制电流舵DAC的电流源阵列，通过多级复制电流的方式来摆脱高位电流源尺寸大小与低位电流源尺寸大小直接相关的问题。如实施例设定各PMOS管以及NMOS管的宽长比，配合N位二进制码分别控制N条电流支路上的N个开关以产生电压输出的方式，从而极大地减小了电流源阵列的面积，实现减小DAC的面积。既可以应用在纯二进制电流舵DAC上，也可以应用在分段式电流舵DAC上。最终本发明的电流舵DAC在保证总体性能相当的情况下，随着电流舵DAC的位数越高，电流舵DAC的总面积远小于现有二进制电流舵DAC的总面积。

Claims (4)

1.一种电流舵DAC，其特征在于：包括第一段电流舵DAC、第二段电流舵DAC和第三段电流舵DAC；

所述第一段电流舵DAC其功能是引入参考电流Iref，并将引入的参考电流Iref按比例复制至X+1条电流支路；其中，X条电流支路经各自对应的X个开关均连接到负载电阻R_L1，通过X位二进制码分别控制X个开关以产生电压输出，X条支路输出电流的大小依次为2⁰×Iref、2¹×Iref…2^X-1×Iref；剩余一条电流支路连接到第二段电流舵DAC的输入端,这一条支路电流大小为Iref₂，Iref₂=2ⁿ×Iref，1≤n≤X-1；

X条电流支路对应的开关有：开关K₀控制的支路电流大小为2⁰×Iref，开关K₁控制的支路电流大小为2¹×Iref，…，开关K_X-1控制的支路电流大小为2^X-1×Iref；

所述第二段电流舵DAC其功能是引入第一段电流舵DAC输出的支路电流Iref₂，将引入的这支电流按比例复制至Y+1条电流支路；其中，Y条电流支路经各自对应的Y个开关均连接到负载电阻R_L1，通过Y位二进制码分别控制Y个开关以产生电压输出，Y条支路输出电流的大小依次为2^X×Iref、2^X+1×Iref…2^X+Y-1×Iref；剩余一条电流支路连接到第三段电流舵DAC的输入端,这一条支路电流大小为Iref₃，Iref₃=2^m×Iref，X+1≤m≤X+Y-1；

Y条电流支路对应的开关有：开关K_X控制的支路电流大小为2^X×Iref，开关K_X+1控制的支路电流大小为2^X+1×Iref，…，开关K_X+Y-1控制的支路电流大小为2^X+Y-1×Iref；

所述第三段电流舵DAC其功能是引入第二段电流舵DAC输出的支路电流Iref₃，将引入的支路电流按比例复制至Z条电流支路；其中，Z条电流支路经各自对应的Z个开关均连接到负载电阻R_L1，通过Z位二进制码分别控制Z个开关以产生电压输出，Z条支路输出电流的大小依次为2^X+Y×Iref、2^X+Y+1×Iref…2^X+Y+Z-1×Iref；

Z条电流支路对应的开关有：开关K_X+Y控制的支路电流大小为2^X+Y×Iref，开关K_X+Y+1控制的支路电流大小为2^X+1×Iref，…，开关K_X+Y+Z-1控制的支路电流大小为2^X+Y+Z-1×Iref；

参考电流Iref输入到电流舵DAC中，最终参考电流Iref按比例复制至N条电流支路，这N条支路电流大小依次为2⁰×Iref、2¹×Iref…2^N-1×Iref，这N条支路各自通过N个开关最终均连接到负载电阻R_L1；

N位二进制码分别控制N条电流支路上的N个开关以产生电压输出；这N位二进制码由低到高分成三段，第一段的二进制码有X位，第二段的二进制码有Y位，第三段的二进制码有Z位，X+Y+Z=N，X≥4，Y≥4，Z≥2，N≥10；开关K₀控制的支路电流大小为2⁰×Iref，开关K₁控制的支路电流大小为2¹×Iref，…，开关K_N-1控制的支路电流大小为2^N-1×Iref；当最高位的二进制码1…111给到N个开关时，所有支路上的开关都是关断的，此时输出电压V_OUT=0×R_L1=0；当最低位的二进制码0…000给到N个开关时，所有支路上的开关都是闭合的，此时输出电压V_OUT=（2⁰+2¹+2²+…+2^N-1）×Iref×R_L1=（2^N-1）×Iref×R_L1；当二进制码由1…111向0…000转换时，输出电压V_OUT由0到（2^N-1）×Iref×R_L1逐渐增大，增大单位步长为Iref×R_L1。

2.如权利要求1所述电流舵DAC，其特征在于：所述第一段电流舵DAC包括PMOS管PM₀、PMOS管PM₁~PM_X、PMOS管 PM_X+1、X个开关K₀~K_X-1和负载电阻R_L1；

PMOS管PM₀的栅极和漏极相连接；PMOS管PM₀的栅极与PMOS管PM₁~PM_X+1的栅极均相连接；PMOS管PM₀的源极与PMOS管PM₁~PM_X+1的源极均相连接至电源；PMOS管PM₁~PM_X的漏极各自一一对应的连接一个开关，共X个开关，这X个开关最终均连接到负载电阻R_L1；PMOS管PM_X+1的漏极连接第二段电流舵DAC的输入端；

输入参考电流Iref从PMOS管PM₀的漏端流过，将电流Iref按比例复制后，通过PMOS管PM₁~PM_X的漏端分别输出X条不同大小的支路电流，通过PMOS管PM_X+1的漏端输出电流Iref₂；

PMOS管PM₀的宽为W_P1，长为L_P1；PMOS管PM₁的宽为2⁰×W_P1，长为L_P1；PMOS管PM₂的宽为2¹×W_P1，长为L_P1；…；PMOS管PM_X的宽为2^X-1×W_P1，长为L_P1；PMOS管PM_X+1的宽为（Iref₂/Iref）×W_P1，长为L_P1；PMOS管PM₀和PMOS管PM₁~PM_X的面积之和为W_P1×L_P1×（1+2⁰+2¹+2²+…+2^X-1），PMOS管PM_X+1的面积W_P1×L_P1×（Iref₂/Iref）。

3.如权利要求1所述电流舵DAC，其特征在于：所述第二段电流舵DAC包括NMOS管NM₀和NM₁、PMOS管PM_X+2、PMOS管PM_X+3~PM_X+Y+2、PMOS管PM_X+Y+3、Y个开关K_X~K_X+Y-1和负载电阻R_L1，其中负载电阻R_L1为第一段电流舵DAC的同一负载电阻；

NMOS管NM₀的栅极和漏极相连接；NMOS管NM₀的栅极和NMOS管NM₁的栅极相连接；NMOS管NM₀的源极和NMOS管NM₁的源极相连接至地；NMOS管NM₁的漏极和PMOS管PM_X+2漏极相连接；

PMOS管PM_X+2的栅极和漏极相连接；PMOS管PM_X+2的栅极和PMOS管PM_X+3~PM_X+Y+3的栅极均相连接；PMOS管PM_X+2的源极和PMOS管PM_X+3~PM_X+Y+3的源极均相连接至电源；PMOS管PM_X+3~PM_X+Y+2的漏极各自一一对应的连接一个开关，共Y个开关，这Y个开关最终均连接到负载电阻R_L1；PMOS管PM_X+Y+3的漏极连接着第三段电流舵DAC的输入端；

输入电流Iref₂从NMOS管NM₀的漏端流过，将电流Iref₂按比例复制，通过NMOS管NM₁输出电流2^X×Iref到PMOS管PM_X+2所在支路上；PMOS管PM_X+2将电流2^X×Iref按比例复制，通过PMOS管PM_X+3~PM_X+Y+2的漏端输出Y条不同大小的支路电流，通过PMOS管PM_X+Y+3的漏端输出电流Iref₃；

NMOS管NM₀的宽为W_N1，长为L_N1；NMOS管NM₁的宽为（2^X×Iref/Iref₂）×W_N1，长为L_N1；PMOS管PM_X+2的宽为W_P2，长为L_P2；PMOS管PM_X+3的宽为2⁰×W_P2，长为L_P2；PMOS管PM_X+4的宽为2¹×W_P2，长为L_P2；…；PMOS管PM_X+Y+2的宽为2^Y-1×W_P2，长为L_P2；PMOS管PM_X+Y+3的宽为（Iref₃/2^X×Iref）×W_P2，长为L_P2，电流Iref₃的大小则视实际应用情况来选择；PMOS管PM_X+2和PMOS管PM_X+3~PM_X+Y+2的面积之和为W_P2×L_P2×（1+2⁰+2¹+2²+…+2^Y-1），PMOS管PM_X+Y+3的面积为W_P2×L_P2×[Iref₃/（2^X×Iref）]，NMOS管NM₀和NMOS管NM₁的面积之和为W_N1×L_N1（1+2^X×Iref/Iref₂）。

4.如权利要求1所述电流舵DAC，其特征在于：所述第三段电流舵DAC包括NMOS管NM₂、NMOS管NM₃、PMOS管PM_X+Y+4、PMOS管PM_X+Y+5~PM_X+Y+Z+4、Z个开关K_X+Y~K_X+Y+Z-1和负载电阻R_L1；其中负载电阻R_L1为第一段电流舵DAC和第二段电流舵DAC的同一负载电阻；

NMOS管NM₂的栅极和漏极相连接；NMOS管NM₂的栅极和NMOS管NM₃的栅极相连接；NMOS管NM₂的源极和NMOS管NM₃的源极相连接至地；NMOS管NM₃的漏极和PMOS管PM_X+Y+4漏极相连接；

PMOS管PM_X+Y+4的栅极和漏极相连接；PMOS管PM_X+Y+4的栅极和PMOS管PM_X+Y+5~PM_X+Y+Z+4的栅极均相连接；PMOS管PM_X+Y+4的源极和PMOS管PM_X+Y+5~PM_X+Y+Z+4的源极均相连接至电源；PMOS管PM_X+Y+5~PM_X+Y+Z+4的漏极各自一一对应的连接一个开关，共Z个开关，这Z个开关最终均连接到负载电阻R_L1；

输入电流Iref₃从NMOS管NM₂的漏端流过，将电流Iref₃按比例复制，通过NMOS管NM₃输出电流2^X+Y×Iref到PMOS管PM_X+Y+4所在支路上；PMOS管PM_X+Y+4将电流2^X+Y×Iref按比例复制，通过PMOS管PM_X+Y+5~PM_X+Y+Z+4的漏端输出Z条不同大小的支路电流；

NMOS管NM₂的宽为W_N2，长为L_N2；NMOS管NM₃的宽为（2^X+Y×Iref/Iref₃）×W_N2，长为L_N2；PMOS管PM_X+Y+4的宽为W_P3，长为L_P3；PMOS管PM_X+Y+5的宽为2⁰×W_P3，长为L_P3；PMOS管PM_X+Y+6的宽为2¹×W_P3，长为L_P3；…；PMOS管PM_X+Y+Z+4的宽为2^Z-1×W_P3，长为L_P3；PMOS管PM_X+Y+4和PMOS管PM_X+Y+5~PM_X+Y+Z+4的面积之和为W_P3×L_P3×（1+2⁰+2¹+2²+…+2^Z-1），NMOS管NM₂和NMOS管NM₃的面积之和为W_N2×L_N2（1+2^X+Y×Iref/Iref₃）。

Images