CN110855295B - 一种数模转换器和控制方法 - Google Patents
一种数模转换器和控制方法 Download PDFInfo
- Publication number
- CN110855295B CN110855295B CN201911076870.6A CN201911076870A CN110855295B CN 110855295 B CN110855295 B CN 110855295B CN 201911076870 A CN201911076870 A CN 201911076870A CN 110855295 B CN110855295 B CN 110855295B
- Authority
- CN
- China
- Prior art keywords
- current
- switch
- array
- calibration
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提出了一种数模转换器和控制方法,所述数模转换器包括:MSB电流阵列、LSB电流阵列、开关阵列、输出负载RL、LSB冗余电流模块、电流比较模块、校准电流阵列、DWA校准控制模块、电流源负载MN1以及第一开关、第二开关、第三开关。所发明的数模转换器和控制方法,通过控制第一开关、第二开关和第三开关本的闭合和关断,能使数模转换器在正常工作模式和校准模式之间切换,并采用DWA实现每个MSB电流单元的静态校准,有效地降低数模转换器模块复杂度和占用集成电路面积,降低了器件的成本。
Description
技术领域
本发明涉及集成电路技术领域,具体涉及一种数模转换器和控制方法。
背景技术
随着半导体工艺技术的发展,晶圆的价格持续上涨,以数字电路为主的模块可以通过提高集成度来消除甚至减小晶圆价格上涨带来的成本压力,然而主要的模拟电路并不能随工艺一起扩展,尤其在高阶制程和更低电压的趋势下,模拟电路设计带来的成本压力日益显现。作为连接模拟世界和数字世界的桥梁,数据转换器已成为通信系统不可或缺的构成部分。其中,数模转换器用于将数字系统的数字信号转化成自然界的模拟信号,其所涉及到的模拟电路的设计技术也显得非常重要。
传统的高速数模转换器如图1所示,结构简单但是性能上很难满足目前高速通信系统的要求。高速数模转换器的主要性能指标是线性度和SFDR(Spurious-free DynamicRange,无杂散动态范围)。线性度为主要静态性能指标,通常用INL(Integral Non-linearity,积分非线性)和DNL(Differential Nonlinearity,差分非线性)表征,SFDR为主要的动态性能指标。为了保证线性度,减小INL和DNL,业界的做法通常是增大电流舵的面积或者增加校准电路。随着集成电路制造工艺尺寸的缩小以及电源电压的减小,要想满足线性度的要求,电流舵增加的面积将会远远大于可接受的范围。因此对于性能指标要求比较高的,普遍会采用校准的方式。为了实现较高的性能,普遍会采用对MSB(Most SignificantBit,最高有效位)、LSB(Least Significant Bit,最低有效位)中每一个电流单元分别进行校准,增加的校准模块的面积可能比主电路的面积还大,并且控制模块复杂,成本也较大。
发明内容
针对传统的高速数模转换器的缺陷,本发明的目的是提供一种数模转换器,可以克服现有技术中为保证性能主电流舵电路面积增大,校准模块的复杂度高和面积增大的问题。
相应的,本发明还提供一种数模转换器的控制方法,以保证上述数模转换器的有效运行及高性能工作。
为了解决上述问题,本发明公开了一种数模转换器,包括:MSB电流阵列、LSB电流阵列、开关阵列、输出负载RL、LSB冗余电流模块、电流比较模块、校准电流阵列、DWA校准控制模块、电流源负载MN1、第一开关、第二开关和第三开关;
所述MSB电流阵列的输出侧与所述LSB电流阵列的输出侧分别与所述开关阵列的高电位端相连,所述开关阵列的第一低电位端与所述输出负载RL一端相连,用于产生数模转换器的输出电压Vout,所述负载RL的另一端接地;
所述电流比较模块的一个输入端通过所述第二开关与所述开关阵列的第二低电位端相连,电流比较模块的另一个输入端与所述开关阵列的第三低电位端相连;所述电流比较模块的输出端控制连接所述校准电流阵列;所述电流比较模块用于比较MSB单元电流IMSB与LSB总电流IL_total的大小,比较的结果用来控制所述校准电流阵列的校准电流;
所述校准电流阵列与所述MSB电流阵列对应连接,用于补偿MSB电流阵列中的每一个单元的电流,使其电流大小与LSB总电流IL_total相等;
所述DWA校准控制模块单向控制连接所述开关阵列,以及DWA校准控制模块还与所述校准电流阵列双向控制相连,用于控制数模转换器的输出以及校准的过程;
所述第三开关的一端与所述第二开关的另一端相连并接于所述开关阵列的第二低电位端,所述第三开关的另一端与所述电流源负载MN1的漏端以及栅端相连,所述电流源负载MN1的源端和衬底均与地相连,所述第一开关的一端与开关阵列的第三低电位端相连,第一开关另一端与所述LSB冗余电流模块的输出端相连。
依据本发明另一个实施例,还公开了一种数模转换器的控制方法,应用于上述实施例的数模转换器,所述方法包括:
向所述第一开关和所述第二开关受校准使能信号Sw_cali,向所述第三开关发送校准使能信号反码Sw_calib;
根据校准使能信号Sw_cali为0,校准使能信号反码Sw_calib为1,则第一开关和第二开关同步关断,第三开关闭合,使得数模转换器处于正常工作模式;
根据校准使能信号Sw_cali为1,校准使能信号反码Sw_calib为0,则第一开关和第二开关同步闭合,第三开关关断,使得数模转换器处于校准模式。
与现有技术相比,本发明具有以下优点:能使数模转换器在正常工作模式和校准模式之间切换,使得数模转换器不用同时具备数模转换和校准的功能;在DWA算法的动态校准加上校准电流阵列的静态校准保证性能的情况下,MSB电流阵列的面积可以大幅减小,自动校准模式使得校准电流阵列的面积也会大幅减小,MSB电流的校准利用了固有的差分支路以及LSB的电流,并未引入额外的MSB电流基准,此外模式切换电路也非常简洁,使得整个方案的面积很小,成本很低,但性能仍旧较高。
附图说明
图1是传统的高速数模转换器的电路结构示意图。
图2是本发明一种数模转换器的一种实施例的电路结构示意图。
图3是本发明一种数模转换器的一个实施例的电流比较器的电流结构示意图。
图4是本发明一种数模转换器的控制方法的一个实施例流程图。
具体实施方式
首先对本发明中所涉及的专业术语以及表述进行说明:
MSB:Most SignificantBit,最高有效位
LSB:Least Significant Bit,最低有效位
SFDR:Spurious Free Dynamic Range,无杂散动态范围
DWA:Data Weighted Averaging,DWA算法
INL:Integral Non-Linearity,积分非线性
DNL:Differential Non-Linearity,差分非线性
IMSB:单位MSB电流值
ILSB:单位LSB电流值
IL_total:LSB总电流,为LSB阵列的电流之和加上LSB冗余电流
图2是本发明一种数模转换器的一种实施例的电路结构示意图。如图2所示,本发明的一种数模转换器,包括有:MSB电流阵列22、LSB电流阵列23、开关阵列26、输出负载RL、LSB冗余电流模块24、电流比较模块27、校准电流阵列21、DWA校准控制模块25、电流源负载MN1、第一开关s1、第二开关s2和第三开关s3;
所述MSB电流阵列22的输出侧与所述LSB电流阵列23的输出侧分别与所述开关阵列26的高电位端相连,所述开关阵列26的第一低电位端d1与所述输出负载RL一端相连,用于产生数模转换器的输出电压Vout,所述负载RL的另一端接地;
所述电流比较模块27的一个输入端通过所述第二开关s2与所述开关阵列26的第二低电位端d2相连,电流比较模块27的另一个输入端与所述开关阵列26的第三低电位端d3相连;所述电流比较模块27的输出端控制连接所述校准电流阵列21;所述电流比较模块27用于比较MSB单元电流IMSB与LSB总电流IL_total的大小,比较的结果用来控制所述校准电流阵列21的校准电流;
所述校准电流阵列21与所述MSB电流阵列22对应连接,用于补偿MSB电流阵列22中的每一个单元的电流,使其电流大小与LSB总电流IL_total相等;
所述DWA校准控制模块25单向控制连接所述开关阵列26,以及DWA校准控制模块25还与所述校准电流阵列21双向控制相连,用于控制数模转换器的输出以及校准的过程;
所述第三开关s3的一端与所述第二开关s2的另一端相连并接于所述开关阵列26的第二低电位端d2,所述第三开关s3的另一端与所述电流源负载MN1的漏端以及栅端相连,所述电流源负载MN1的源端和衬底均与地相连,所述第一开关s1的一端与开关阵列26的第三低电位端d3相连,第一开关s1另一端与所述LSB冗余电流模块24的输出端相连。
设置所述第一开关和所述第二开关受校准使能信号Sw_cali的驱动而关断或闭合,所述第三开关受所述校准使能信号反码Sw_calib的驱动而闭合或关断。
所述MSB电流阵列22为分段电流舵型数模转换器的高位,为温度码控制的电流单元阵列,所述LSB电流阵列23为分段电流舵型数模转换器的低位,可为温度码型电流单元阵列,也可以是二进制电流单元阵列或者其他类型的电流单元阵列;所述LSB冗余电流模块24为一位的最低权重的电流单元。
所述DWA校准控制模块25包括有DWA算法模块、逐次逼近逻辑、校准寄存器模块以及LSB数字控制模块;其中DWA算法用来控制MSB电流阵列22电流镜对应的开关阵列,在正常工作时,利用DWA算法来平均MSB电流镜之间的失配,减小输出的谐波能量;在校准模式时,利用DWA的轮转机制实现MSB电流阵列22的电流镜的依次关闭,利用逐次逼近逻辑实现任一MSB电流镜的校准,校准码写到校准寄存器模块中;所述LSB数字控制模块为常用的数字控制模块,用来控制LSB电流阵列23的电流镜对应的开关阵列。
LSB电流阵列23与LSB冗余电流模块24在具体实施时可通过适当加大其尺寸,保证其失配满足设计要求,不需要额外校准,因其面积相对于MSB电流阵列22占比非常小,因此成本增加很小。原先占据较大面积的MSB电流阵列22可以大幅度减小其尺寸,通过本实施例的校准来减小其失配。所述LSB冗余电流24为最小LSB电流ILSB,用于补偿LSB电流阵列23的总电流。以电流舵按A+B的分段方式为例进行说明,其中B为低位,所述MSB电流阵列22的单位电流理论值为:
IMSB=2B·ILSB
假设LSB电流阵列23为二进制码编码的电流阵列,则所述LSB电流阵列23的电流之和为:
∑I=(1+2+4+8+...+2(B-1))ILSB=(2B-1)ILSB
由上面所述可知,MSB单位电流与LSB电流阵列23的总电流相差一个ILSB,因此需要增加LSB冗余电流模块24,其值为ILSB,与所述LSB电流阵列23匹配。由此可得
IL_total=(2B-1)ILSB+ILSB=2B·ILSB
所述开关阵列由两部分组成,第一阵列为控制MSB电流的差分开关对阵列,分别由差分信号Sw_mk和Sw_mkb控制,其中k=1…M,M为开关对的总数,差分开关对的正端相互连接,并接于MSB电流阵列22的电流镜的输出端,第一阵列的差分开关对的负端包括有第一低电位端和第二低电位端,分别接负载RL的输出端和第三开关s3与第二开关s2的连接处;第二阵列为控制LSB电流的差分开关对阵列,分别由差分信号Sw_lk和Sw_lkb(k=1…L)控制,其中L为对应开关对的总数,差分开关对的正端相互连接,并接于LSB电流阵列23的电流镜的输出端;第二阵列的差分开关对的负端包括第一低电位端和第三低电位端,分别接负载RL的输出端以及电流比较模块;其中Sw_mk控制的所有开关的负端短接在一起,并与Sw_lk控制的所有开关的负端短接,Sw_mkb(k=控制的所有开关的负端短接在一起,Sw_lkb控制的所有开关的负端短接在一起。
图3所示为所述电流比较器的一种方案,包括NMOS管MN2、MN3以及迟滞比较器P1,MN2与MN3的栅端相连,MN2的漏端与栅端相连并与迟滞比较器P1的正向输入端相连,MN3的漏端与迟滞比较器P1的负向输入端相连,MN2、MN3的源端和衬底端均接地,所述IL_total电流流经MN2,所述IMSB流过MN3;所述迟滞比较器P1的输出端与所述校准电流阵列相连。
所述迟滞比较器P1带有迟滞功能,其目的是为了消除MN2与MN3的失配导致的误差,在具体实施例中,MN2和MN3可变更为共源共栅管,以提高其匹配度。与此同时,迟滞比较器的迟滞范围应小于校准电流的最小可校准电流产生的电压差。
根据图2所示,当Sw_cali=1,Sw_calib=0时,数模转换器工作于校准模式,DWA校准控制模块切换至校准模式。第一开关s1、第二开关s2闭合,第三开关s3关断,数字信号给固定数据,使得所述开关阵列中的Sw_lk=0,Sw_lkb=1(k=1,2..L),其中L为LSB开关对的个数,LSB阵列的电流全部流至MN2,冗余电流模块的电流也流至MN2。DWA校准控制模块控制MSB对应的开关阵列,使其每个校准时间内,Sw_mk=0,Sw_mkb=1,其中k=1或2或M,其中M为MSB开关对的个数,在每个校准时间内,选择一个MSB单元的电流流过MN3。利用DWA的轮转机制使得MSB单元的电流依次参与和IL_total的比较。所述的轮转机制为DWA算法的特有运算过程,它主要是将所有的单位按顺序编码,然后每次取不同的单元进行数据处理,取的单元数量取决于给的数据,每个时钟变化一次,然后保证在较长的时钟周期内,所有单元进行数据处理的次数是一样的。每次比较的结果用来调整校准电流模块中的电流大小以及方向。比较结果的处理通过逐次逼近逻辑控制,比较结束的判定为迟滞比较器的输出产生翻转,比较的校准码写到校准寄存器模块中。所述的校准电流模块的精度不需要很高,可根据实际指标进行调整,以减小校准电流模块的面积。
校准结束后,设置sw_cali=0,sw_calib=1,第一开关s1、第二开关s2关断,第三开关s3闭合,切换至正常工作模式。输入的数据通过所述DWA校准控制模块控制开关阵列,实现数字到模拟的转换。在此期间,DWA正常工作,利用其算法来平均MSB电流单元之间的剩余失配,提高SFDR性能。所述的剩余失配指的是经过校准电路进行粗略校准后,MSB电流单元之间还是存在失配的,只不过该失配不会引起输出的非单调性。
由上述实施例可以说明,本发明提供的一种数模转换器的有益效果是:能使数模转换器在正常工作模式和校准模式之间切换,使得数模转换器不用同时具备数模转换和校准的功能;在DWA算法的动态校准加上校准电流阵列的静态校准保证性能的情况下,MSB电流阵列的面积可以大幅减小,自动校准模式使得校准电流阵列的面积也会大幅减小,MSB电流的校准利用了固有的差分支路以及LSB的电流,并未引入额外的MSB电流基准,此外模式切换电路也非常简洁,使得整个方案的面积很小,成本很低,但性能仍旧较高。
图4是本发明一种数模转换器的控制方法的一个实施例流程图。
本申请实施例还提供了一种数模转换器的控制方法的,所述方法包括:
S401向所述第一开关s1和所述第二开关s2发送校准使能信号Sw_cali,向所述第三开关s3发送校准使能信号反码Sw_calib;
S402判断校准使能信号是1或是0;
若校准使能信号是0,则执行S403:根据校准使能信号Sw_cali为0,则校准使能信号反码Sw_calib为1,则使第一开关s1和第二开关s2同步关断,第三开关s3闭合,执行S404使得数模转换器处于正常工作模式;
若校准使能信号是1,则执行S405:根据校准使能信号Sw_cali为1,校准使能信号反码Sw_calib为0,则使第一开关s1和第二开关s2同步闭合,第三开关s3关断,执行S406使得数模转换器处于校准模式。
进一步,所述使得数模转换器处于正常工作模式,包括:令数字信号通过所述DWA校准控制模块25实现对所述开关阵列的控制,所述MSB电流阵列22和LSB电流阵列23中的电流按照控制流程在所述负载RL上产生输出电压,从而将数字信号转换为模拟信号。
进一步,所述使得数模转换器处于校准模式,包括:令数字信号为固定数据,使得所述开关阵列中的Sw_lk=0,Sw_lkb=1(k=1,2…L),其中L为LSB开关对的总数;DWA校准控制模块25控制MSB对应的开关阵列,使其每个校准时间内,Sw_mk=0,Sw_mkb=1,其中k=1或2或M,由于DWA的轮转机制,k从1至M依次取值,其中M为MSB开关对的总数;通过DWA的轮转机制对每个开关阵列中的开关切换,使得每个MSB单元的电流均与IL_total比较,比较的结果用来控制校准电流模块21的电流,从而对MSB电流阵列22的电流进行补偿。
由上述实施例可见,本申请提供的基于DWA动态控制的数模转换器的控制方法,其有益效果是:通过控制第一开关、第二开关和第三开关本的闭合和关断,能使数模转换器在正常工作模式和校准模式之间切换,使得数模转换器不用同时具备数模转换和校准的功能,能有效降低数模转换器模块复杂度和占用集成电路面积,降低了器件的成本。
由于以上实施方式均是在其他方式之上引用结合进行说明,不同实施例之间均具有相同的部分,本说明书中各个实施例之间相同、相似的部分互相参见即可。在此不再详细阐述。
需要说明的是,在本说明书中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或暗示这些实体或操作之间存在任何这种实际的关系或顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的电路结构、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种电路结构、物品或者设备所固有的要素。在没有更多限制的情况下,有语句“包括一个……”限定的要素,并不排除在包括所述要素的电路结构、物品或者设备中还存在另外的相同要素。
本领域技术人员在考虑说明书及实践这里发明的公开后,将容易想到本申请的其他实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由权利要求的内容指出。
以上所述的本申请实施方式并不构成对本申请保护范围的限定。
Claims (8)
1.一种数模转换器,其特征在于,包括:MSB电流阵列、LSB电流阵列、开关阵列、输出负载(RL)、LSB冗余电流模块、电流比较模块、校准电流阵列、DWA校准控制模块、电流源负载(MN1)、第一开关、第二开关和第三开关;
所述MSB电流阵列的输出侧与所述LSB电流阵列的输出侧分别与所述开关阵列的高电位端相连,所述开关阵列的第一低电位端与所述输出负载(RL)一端相连,用于产生数模转换器的输出电压(Vout),所述输出负载(RL)的另一端接地;
所述电流比较模块的一个输入端通过所述第二开关与所述开关阵列的第二低电位端相连,电流比较模块的另一个输入端与所述开关阵列的第三低电位端相连;所述电流比较模块的输出端控制连接所述校准电流阵列;所述电流比较模块用于比较MSB单元电流IMSB与LSB总电流IL_total的大小,比较的结果用来控制所述校准电流阵列的校准电流;
所述校准电流阵列与所述MSB电流阵列对应连接,用于补偿MSB电流阵列中的每一个单元的电流,使其电流大小与LSB总电流IL_total相等;
所述DWA校准控制模块单向控制连接所述开关阵列,以及DWA校准控制模块还与所述校准电流阵列双向控制相连,用于控制数模转换器的输出以及校准的过程;
所述第三开关的一端与所述第二开关的另一端相连并接于所述开关阵列的第二低电位端,所述第三开关的另一端与所述电流源负载(MN1)的漏端以及栅端相连,所述电流源负载(MN1)的源端和衬底均与地相连,所述第一开关的一端与开关阵列的第三低电位端相连,第一开关另一端与所述LSB冗余电流模块的输出端相连。
2.根据权利要求1所述的数模转换器,其特征在于,所述开关阵列包括第一阵列和第二阵列,所述第一阵列为控制MSB电流的差分开关对阵列,分别由差分信号Sw_mk和Sw_mkb控制,其中k=1…M,M为开关对的总数,第一阵列的差分开关对的正端相互连接,并接于MSB电流阵列的电流镜的输出端,第一阵列的差分开关对的负端包括有第一低电位端和第二低电位端,分别接输出负载(RL)的输出端和第三开关管与第二开关管的连接处;第二阵列为控制LSB电流的差分开关对阵列,分别由差分信号Sw_lk和Sw_lkb控制,其中,k=1…L,L为对应开关对的总数,第二阵列的差分开关对的正端相互连接,并接于LSB电流阵列的电流镜的输出端,第二阵列的差分开关对的负端包括第一低电位端和第三低电位端,分别接输出负载(RL)的输出端以及电流比较模块;其中Sw_mk控制的所有开关的负端短接在一起,并与Sw_lk控制的所有开关的负端短接,Sw_mkb控制的所有开关的负端短接在一起,Sw_lkb控制的所有开关的负端短接在一起。
3.根据权利要求1或2所述的数模转换器,其特征在于,所述DWA校准控制模块包括DWA算法模块和LSB数字控制模块;其中DWA算法模块用于控制MSB电流阵列的电流镜对应的开关阵列;所述LSB数字控制模块为常用的数字控制模块,用于控制LSB电流阵列的电流镜对应的开关阵列。
4.根据权利要求3所述的数模转换器,其特征在于,所述MSB电流阵列为分段电流舵型数模转换器的高位,采用温度码控制的电流阵列,所述LSB电流阵列为分段电流舵型数模转换器的低位,采用温度码型电流阵列、二进制电流阵列或者其他类型的电流阵列。
5.根据权利要求1所述的数模转换器,其特征在于,所述LSB冗余电流模块为一位的最低权重的电流单元。
6.一种数模转换器的控制方法,应用于权利要求1至5任意一项所述的数模转换器,其特征在于,所述方法包括:
向所述第一开关和所述第二开关发送校准使能信号Sw_cali,向所述第三开关发送校准使能信号反码Sw_calib;
根据校准使能信号Sw_cali为0,校准使能信号反码Sw_calib为1,则使第一开关和第二开关同步关断,第三开关闭合,使得数模转换器处于正常工作模式;
根据校准使能信号Sw_cali为1,校准使能信号反码Sw_calib为0,则使第一开关和第二开关同步闭合,第三开关关断,使得数模转换器处于校准模式。
7.根据权利要求6所述的方法,所述使得数模转换器处于正常工作模式,包括:令数字信号通过所述DWA校准控制模块实现对所述开关阵列的控制,所述MSB电流阵列和LSB电流阵列中的电流按照控制流程在所述输出负载(RL)上产生输出电压,从而将数字信号转换为模拟信号。
8.根据权利了要求6所述的方法,所述使得数模转换器处于校准模式,包括:令数字信号为固定数据,使得所述开关阵列中的Sw_lk=0,Sw_lkb=1(k=1,2…L),其中L为LSB开关对的总数;DWA校准控制模块控制MSB对应的开关阵列,使其每个校准时间内,Sw_mk=0,Sw_mkb=1,其中k=1或2或M,由于DWA的轮转机制,k从1至M依次取值,其中M为MSB开关对的总数;通过DWA的轮转机制对每个开关阵列中的开关切换,使得每个MSB单元的电流均与IL_total比较,比较的结果用来控制校准电流模块的电流,从而对MSB电流阵列的电流进行补偿。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911076870.6A CN110855295B (zh) | 2019-11-06 | 2019-11-06 | 一种数模转换器和控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911076870.6A CN110855295B (zh) | 2019-11-06 | 2019-11-06 | 一种数模转换器和控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110855295A CN110855295A (zh) | 2020-02-28 |
CN110855295B true CN110855295B (zh) | 2023-06-13 |
Family
ID=69598341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911076870.6A Active CN110855295B (zh) | 2019-11-06 | 2019-11-06 | 一种数模转换器和控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110855295B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113839654A (zh) * | 2020-06-23 | 2021-12-24 | 深圳市中兴微电子技术有限公司 | 多电平输出驱动电路及方法 |
CN112653464B (zh) * | 2020-12-28 | 2022-09-27 | 海光信息技术股份有限公司 | 数模转换电路、电流校准方法、装置及芯片 |
CN113055008B (zh) * | 2021-03-31 | 2022-05-27 | 清华大学深圳国际研究生院 | 一种改善电流舵型dac线性度的电流源及一种dac |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003100982A1 (en) * | 2002-05-27 | 2003-12-04 | Nokia Corporation | Method for calibrating a digital-to-analog converter and a digital-to-analog converter |
CN101809863A (zh) * | 2007-09-28 | 2010-08-18 | Nxp股份有限公司 | 自动共模抑制校准 |
CN104065382A (zh) * | 2013-03-22 | 2014-09-24 | 西安电子科技大学 | 用于分段式电流舵dac的数字校准技术 |
-
2019
- 2019-11-06 CN CN201911076870.6A patent/CN110855295B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003100982A1 (en) * | 2002-05-27 | 2003-12-04 | Nokia Corporation | Method for calibrating a digital-to-analog converter and a digital-to-analog converter |
CN101809863A (zh) * | 2007-09-28 | 2010-08-18 | Nxp股份有限公司 | 自动共模抑制校准 |
CN104065382A (zh) * | 2013-03-22 | 2014-09-24 | 西安电子科技大学 | 用于分段式电流舵dac的数字校准技术 |
Also Published As
Publication number | Publication date |
---|---|
CN110855295A (zh) | 2020-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110855295B (zh) | 一种数模转换器和控制方法 | |
US6130632A (en) | Digitally self-calibrating current-mode D/A converter | |
US6914547B1 (en) | Triple resistor string DAC architecture | |
US6489905B1 (en) | Segmented DAC calibration circuitry and methodology | |
US7068201B1 (en) | Digital-to-analog converter | |
US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
KR0179466B1 (ko) | 디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법 | |
US8179295B2 (en) | Self-calibrated current source and DAC using the same and operation method thereof | |
CN110958021B (zh) | 一种高速高精度电流舵数模转换器自校准系统及方法 | |
US7535390B2 (en) | Time-interleaved analog-to-digital converter and self-calibration method thereof | |
US6320426B1 (en) | Self-calibrating circuit of high speed comparator | |
US20230198535A1 (en) | Calibration method of capacitor array type successive approximation register analog-to-digital converter | |
US20060012501A1 (en) | Current-steering digital-to-analog converter | |
US6950047B1 (en) | Method and apparatus for combining outputs of multiple DACs for increased bit resolution | |
US10084465B2 (en) | Analog-to-digital converters with a plurality of comparators | |
CN112636755A (zh) | 数模转换器电流源、校准装置、校准系统及校准方法 | |
CN114050827A (zh) | 应用于电容三段式逐次逼近型模数转换器的数字校准方法 | |
US6642867B1 (en) | Replica compensated heterogeneous DACs and methods | |
TWI674763B (zh) | 數位類比轉換器裝置與校正方法 | |
CN114499529B (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
Yenuchenko | Alternative structures of a segmented current-steering DAC | |
CN113810052B (zh) | 基于电容失配校准电路的逐次逼近模数转换器 | |
CN115514364A (zh) | R-2r梯形电阻网络架构的数模转换电路 | |
US11362668B1 (en) | Leakage compensation for analog decoded thermometric digital-to-analog converter (DAC) | |
US11632122B2 (en) | Stable low-power analog-to-digital converter (ADC) reference voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |