CN109921798B - 分段式电流舵数模转换器电路及校准方法 - Google Patents
分段式电流舵数模转换器电路及校准方法 Download PDFInfo
- Publication number
- CN109921798B CN109921798B CN201910213992.9A CN201910213992A CN109921798B CN 109921798 B CN109921798 B CN 109921798B CN 201910213992 A CN201910213992 A CN 201910213992A CN 109921798 B CN109921798 B CN 109921798B
- Authority
- CN
- China
- Prior art keywords
- calibration
- circuit
- output
- digital
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种分段式电流舵数模转换器电路及校准方法,电流舵数模转换器包括电流源阵列,电流源开关阵列、编码电路、串并转换电路、锁存电路和校准电路;本电路集成到电路中,实现了片内校准,同时克服了传统校准电路对分段式电流舵数模转换器中二进制电流源无法实现校准的弊端,对分段式电流舵数模转换器中每一位的电流源依次进行校准,提高了电流源之间的匹配度,提高了数模转换器的静态线性度以及无杂散动态范围等性能。
Description
技术领域
本发明涉及数模混合集成电路技术领域,尤其涉及分段式电流舵数模转换器电路及校准方法。
背景技术
在电流舵数模转换器中,一般采用分段结构,高位采用温度计编码,对应的主电流源阵列的电流输出能力完全相同;低位采用二进制编码,对应的主电流源阵列的电流输出能力呈二进制关系。输入的数据输入到编码电路,其中高数据位段按照温度计编码,低数据位段按照二进制编码。编码后的数据经过并串转换电路,锁存电路的同步锁存后,输入到电流源开关阵列,通过控制选通电流源,改变电流源的输出,校准电流源开关阵列由校准储存单元的输出数据寄存器控制,开关选通校准电流源阵列中成二进制关系的电流源,补偿电流源的输出电流。数模转换器的输出为主电流源阵列和校准电流源阵列输出电流的总和,并通过内置电阻,将电流信号转换为电压信号进行输出。
电流舵数模转换器中,电流源之间会由于一些非理想因素而引入误差,降低匹配精度,从而使其性能降低。主电流源阵列的失配包括随机误差和系统误差,其中随机失配误差是由电流源之间的工艺偏差引入的,系统误差主电流源阵列不同位置所处电压环境等条件不同而产生失配。通过对主电流源阵列的版图布局进行优化以及编码随机化的引入,可以减小电流源系统误差,但是无法减小主电流源阵列的随机误差。而校准系统的引入,可以有效的提高电流源之间的匹配精度,提高其线性度和无杂散动态范围等动态性能。
在目前现有的一些针对分段式电流舵数模转换器的校准方法中,大部分只对电流舵数模转换器的高数据位段采用温度计编码的电流源进行校准,校准精度不高,难以满足高速高精度数模转换器对于线性度等特性的要求。在一些校准方法中,通过片外电路实现的方式,可以实现对分段式电流舵数模转换器的每一位进行校准,但校准精度会随着外界环境的改变而降低,同时在芯片的集成应用中无法实现校准。
例如,申请号为CN201310688537的专利公开了一种分段式电流舵数模转换器中主电流源阵列的校准方法,该专利将主电流源阵列分为高,中,低三个数据位段,通过校准来补偿电路失配,降低电路工艺误差引入的失配 。但是,该专利仅仅对高数据位段的电流源输出的每一位进行逐位校准,对中数据位段和低数据位段的电流源输出只进行了整体校准,校准精度比较低。
又如,申请号为CN201310093824的专利也公开了一种用于分段式电流舵数模转换器的数字校准技术,该专利在校准过程中比较器对待校准电流源阵列中的电流源以及基准电流源进行比较,控制模块进行校准。该专利仅说明了校准采用的电路结构,以及校准模块与正常模块的连接方式,但并没有公开具体的校准算法,因而也无法评估校准能达到的具体精度。
再如,申请号为CN201510060526的专利公开了一种电流源校准方法,该专利中,虽然能对分段式电流舵数模转换器的每一位电流源进行校准,但是在电路的具体实现上,采用片外电路来实现,校准精度会随着外界环境的改变而降低,难以满足精度要求。
发明内容
为了解决上述问题,本发明提出分段式电流舵数模转换器电路及校准方法。
本发明采用以下技术方案:分段式电流舵数模转换器电路,包括电流源阵列,电流源开关阵列、编码电路、串并转换电路、锁存电路和校准电路;所述编码电路对输入拟数模转换的数字信号进行编码处理,其中,所述编码电路采用分段编码方式,对高位数字信号进行温度计编码,对低位数字信号采用二进制编码,编码电路的输出经串并转换电路转换为串行信号并输入到锁存电路,锁存电路对接收的串行信号进行同步锁存后输入到电流源开关阵列,控制电流源开关阵列中各个选通开关的启闭,所述选通开关对应地串联在电流源阵列各个电流回路中,从而控制电流源阵列各个电流回路的输出并将输出电流汇集到输出端口,实现数字信号的数模转换,所述校准电路的输入与所述分段式电流舵数模转换器电路的输出端口连接,校准电路的输出与电流源阵列连接。
所述校准电路包括校准模数转换电路、校准值存储电路、逻辑比较电路、校准控制电路和校准电流结构;所述校准模数转换电路的输入与所述分段式电流舵数模转换器电路的输出端连接,所述校准模数转换电路的一路输出经校准值存储电路与逻辑比较电路的一个输入端连接,所述校准模数转换电路的另一路输出直接与逻辑比较电路的另一个输入端连接,所述逻辑比较电路的输出与校准控制电路连接,校准控制电路的输出与校准电流结构连接,校准电流结构与所述的电流源阵列并联。
校准模数转换电路包括ADC电路、输出存储单元和移位存储单元,分段式电流舵数模转换器电路的输出信号经过ADC电路采样,转换成对应的数字码,存储在输出存储单元,输出存储单元的输出端与移位存储单元的输入端相连,移位存储单元用于存储数字码经过移位处理后的数字码,移位存储单元的一路输出与校准值存储电路相连,另一路输出与逻辑比较电路的另一个输入端连接。
所述校准电流结构包括校准电流源阵列和校准开关阵列,校准开关阵列的各个选通开关由校准控制电路控制,校准开关阵列的各个选通开关对应地串联在校准电流源阵列各个电流回路中。
所述校准电流结构的数量与所述电流源阵列中电流源的数量相同。
所述校准控制电路包括修调控制电路、RAM和校准开关控制电路,所述修调控制电路与逻辑比较电路的输出相连,所述修调控制电路的输出与RAM相连,所述RAM连接至校准开关控制电路,所述校准开关控制电路控制校准开关阵列中选通开关的通与断。
分段式电流舵数模转换器电路还包括输出电路和基准电路,所述输出电路为由两个电阻构成“T”型匹配电路,所述输出电路与所述分段式电流舵数模转换器电路的输出端连接;所述基准电路为电流舵数模转换器提供基准电压。
分段式电流舵数模转换器电路的校准方法,所述校准方法包括以下步骤:
S1. 输入数据经过编码电路编码,将编码后的数据经过串并转换电路后输入到电路锁存电路,对数据进行锁存和同步后输入到开关阵列,控制开关的打开与关断,并将输出的电流导出到数模转换器的输出端;
S2. 将输出的电压信号输入到校准模数转换电路中,并转换为相应的数字码;通过移位比较方法进行比较后,确定最高位的标准值,并将其存储在校准值存储电路;
S3. 开启校准电路,按照逐次递增的方式,逐位打开校准电流源的开关,电路逻辑比较电路对输出值与所述步骤S2得到的最高位的标准值进行比较,确定校准控制码,并将其存储在RAM;
S4. 校准完成后,电流舵数模转换器的输出为数模转换器电流源阵列与校准阵列的输出电流之和。
所述步骤S2,在校准时,首先需要从高位开始,通过移位比较的方式,逐位比较每一位的输出电压,以确定最高位的标准输出值,其具体的步骤如下:
S21. 开启校准模式,通过配置输入寄存器,使低位不开启,而高位温度计码电流源依次递增导通,每一位的输出均为负载电阻上的压降,经过校准模数转换电路采样后,将两次输出所对应的数字码输入到电路逻辑比较电路,依次比较两组电流源输出值,并得到最大值,并将其作为初始标准值进行存储;
S22. 利用校准模数转换电路对初始标准值进行采样,并将输出的数字码存储到模数转换器的输出存储单元;
S23. 配置数模转换器的输入寄存器,使得高数据位段不开启,低数据位每次只有1位开启有效,整个数模转换器的输出为电流源输出电流在负载电阻上的压降,通过校准模数转换电路采样后将输出的数字码存储到对应寄存器中并按照左移的原则,对输出的信号数据与标准值进行比较;
S24. 若输出结果大于原标准值,则将输出结果左移后的数字码存入最高位校准值存储电路,并将其作为标准值进行下一次的比较,若输出结果小于原标准值,则,标准值不变,继续下一位的比较;
S25. 重复步骤S23、步骤S24,直到完成最低位输出的数字码比较,确定最终的标准值对应的数字输出码。
所述步骤S3包括低位二进制码电流源校准和高位温度计码电流源校准;
所述高位温度计码电流源校准具体为:配置输入寄存器,使高位温度计码电流源逐位开启,同时开启校准电流源阵列开关,按照逐次递增的原则,增大输出,并比较每次的输出结果与标准值的大小,直到输出结果大于标准值时,储存对应的数字码到校准开关寄存器;
所述低位二进制码电流源校准具体为:将标准值的数字输出码根据右移原则进行权重转换,得到低数据位段每一位的校准的标准值,并按照所述高位温度计码电流源校的方法,确定每一位的校准量,完成整个数模转换器阵列低位二进制电流源的校准。
完成校准后,数模转换器的整体输出为数模转换器电流源阵列与校准阵列的输出电流之和,其中高位温度计码的输出趋于一致,低位二进制码电流源的输出呈二进制关系,使得数模转换器的整体输出具有很高的线性度。
本发明的有益效果在于:
1)能够对分段式电流舵数模转换器的每一位进行校准,特别是低位二进制电流源的校准,可以有效的提高电流源之间的匹配精度,降低由于工艺偏差等非理想因素引入的误差,提高数模转换器的线性度和低频条件下的无杂散动态范围等动态性能。
2)在校准电路的电路设计上,校准电路与数模转换器其他主要电路完全隔离,使得校准模式可以自由关断,不影响数模转换器工作模式,便于数模转换器中电路电路的最优设计以及IP核复用。
附图说明
图1是电流舵数模转换器的整体结构示意图;
图2是电流源结构示意图;
图3是电流源最高位标准输出值的确认流程。
具体实施方式
为了使本领域的技术人员更好地理解本发明的技术方案,下面结合附图和具体实施例对本发明作进一步的详细说明。
本发明可以对分段式电流舵数模转换器的每一位进行校准,有效的提高电流舵数模转换器中电流源阵列由于工艺偏差等非理想条件引起的失配误差,提高电流源之间的匹配精度;在对二进制电流源部分的校准上,通过校准模数转换电路以及移位比较方法的引入,避免了传统二进制电流源校准时,分压电阻等器件失配引入的误差;同时,使用该方法可以有效提高电流舵数模转换器的INL,DNL等静态特性以及低频条件下的无杂散动态范围等动态特性。在校准电路的电路设计上,校准电路与数模转换器其他要电路完全隔离,使得校准模式可以自由关断,不影响数模转换器工作模式,便于数模转换器中电路的最优设计以及IP核复用。
如图1所示,分段式电流舵数模转换器电路,包括电流源阵列,电流源开关阵列、编码电路、串并转换电路、锁存电路和校准电路;所述编码电路对输入拟数模转换的数字信号进行编码处理,其中,其中高4位进行温度计编码,低12位采用二进制编码,编码电路的输出经串并转换电路转换为串行信号并输入到锁存电路,锁存电路对接收的串行信号进行同步锁存后输入到电流源开关阵列,控制电流源开关阵列中各个选通开关的启闭,所述选通开关对应地串联在电流源阵列各个电流回路中,从而控制电流源阵列各个电流回路的输出并将输出电流汇集到输出端口,实现数字信号的数模转换,所述校准电路的输入与所述分段式电流舵数模转换器电路的输出端口连接,校准电路的输出与电流源阵列连接。
所述校准电路包括校准模数转换电路、校准值存储电路、逻辑比较电路、校准控制电路和校准电流结构;所述校准模数转换电路的输入与所述分段式电流舵数模转换器电路的输出端连接,所述校准模数转换电路的一路输出经校准值存储电路与逻辑比较电路的一个输入端连接,所述校准模数转换电路的另一路输出直接与逻辑比较电路的另一个输入端连接,所述逻辑比较电路的输出与校准控制电路连接,校准控制电路的输出与校准电流结构连接,校准电流结构与所述的电流源阵列并联。
校准模数转换电路包括ADC电路、输出存储单元和移位存储单元,分段式电流舵数模转换器电路的输出信号经过ADC电路采样,转换成对应的数字码,存储在输出存储单元,输出存储单元的输出端与移位存储单元的输入端相连,移位存储单元用于存储数字码经过移位处理后的数字码,移位存储单元的一路输出与校准值存储电路相连,另一路输出与逻辑比较电路的另一个输入端连接。
所述校准控制电路包括修调控制电路、RAM和校准开关控制电路,所述修调控制电路与逻辑比较电路的输出相连,所述修调控制电路的输出与RAM相连,所述RAM连接至校准开关控制电路,所述校准开关控制电路控制校准开关阵列中选通开关的通与断。
分段式电流舵数模转换器电路还包括输出电路和基准电路,所述输出电路为由两个电阻构成“T”型匹配电路,所述输出电路与所述分段式电流舵数模转换器电路的输出端连接;所述基准电路为电流舵数模转换器提供基准电压。
校准电流源的结果原理如图2所示,电流源阵列和校准电流源阵列共同构成了标准的电流源结构,电流源阵列由多个电流源和共源共栅管MOS管3组成,多个电流源的输出端分别与共源共栅管MOS管3的漏极相连,校准电流源阵列由多个校准开关和多个校准电流源组成,多个校准开关分别与多个校准电流源输入端相连,多个校准电流源输出端分别与一个电流源的输出端相连,所述电流源的输入端和多个校准开关的另一端分别连接至电源;电流源为共源共栅管MOS管1,校准电流源为校准共源共栅管MOS管2,共源共栅管MOS管1和校准共源共栅管MOS管2的漏极为输入端,共源共栅管MOS管1和校准共源共栅管MOS管2的漏极为输入端的源极为输出端。共源共栅管MOS管1、多个校准共源共栅管MOS管2和共源共栅管MOS管3的栅极分别与电压偏置电路相连,校准电流源依据所对应的位数有不同的电流输出能力,校准开关由校准控制存储单元内存储的校准控制码控制。
进一步的,在对校准电流源的量程设计上,需要综合考虑校准范围,面积以及控制线总数。因为如果校准范围过大,一方面会增大电流舵数模转换器的整体输出电流,增加功耗,另一方面会使高位的校准阵列的位数增大,使校准阵列的控制线数量增大,引入噪声,降低电路性能。高位采用温度计编码,对应的每一位的电流源尺寸相同,电流输出能力相同,其对应的校准电流量程也应相同,而低数据位段采用二进制编码,电流源尺寸和电流输出能力呈二进制关系,其对应的校准电流量程,也应呈二进制关系。
进一步的,在版图布置时,高数据位段校准电流源开关阵列与低数据位段校准电流源开关阵列放置在一起,形成单独的电路模块版图。高数据位段校准电流源阵列与低数据位段校准电流源阵列也放置在一起,形成单独的电路模块版图。
所述的校准电路模块完全与标准电流源模块分隔开,有利于标准电流源模块的最优设计以及IP核复用。
本实施例中,每一个电流源均与对应的校准电流源阵列相连,它们的输出电流共同导入到数模转换器的输出端。高位温度计码对应的15个电流源,其对应的校准电流源阵列完全相同。在其量程范围的设计上,折中考虑后每1bit包含9bit控制字,最大补偿范围为256 LSB(校准阵列最低位为0.5LSB,最高位为128LSB),控制线共135条。低数据位段采用二进制码,对应的12个呈二进制关系的电流源,其校准电流源阵列按位数依次减小。例如:低数据位段最高位(第5位数据)其校准最大电流源为I7=64LSB,最小电流源为I0=0.5LSB,校准电流源所含二进制电流源个数为8个(I0、I1…I7)。低数据位段次高位(第6位数据)其校准最大电流源为I6=32LSB,最小电流源为I0=0.5LSB,校准电流源所含二进制电流源个数为7个(I0、I1…I6)。其余低数据位段校准电流源阵列按此规律依次递减(最小电流源为I0=0.5LSB)。低位补偿电路的控制字逐次进行递减。由于二进制位数较多(b11~b0),当9bit分到b5时,控制字为2位,其对应的最小校准电流源依次减小,例如,b4的校准电流源电流为I1=0.5LSB,I0=0.25LSB。
在所述的16bit电流舵数模转换器中,校准模式可以自由关断,即当校准开关打开时,数模转换器进入校准模式,完成数模转换器的校准和校准配置;当校准开关关断时,校准系统关闭,不影响数模转换器的正常工作。
在此实例条件下,具体的校准过程为:
开启校准模式,通过配置输入寄存器,使低位不开启,而高位温度计码电流源依次递增导通,每一位的输出均为负载电阻上的压降,经过校准模数转换电路采样后,依次比较两组电流源输出值,得到最大值,并将其作为初始标准值进行存储,记为DMSB1,由于DMSB1为高位电流源输出的最大值,所以其与输出值的关系如图3所示。
利用校准模数转换电路对初始标准值DMSB1进行采样,并将输出的数字码存储到对应寄存器中,记为DATA_A(其所对应的电压为V0)。配置数模转换器输入寄存器,使得高数据位段不开启,低数据位只有最高位(即第12 bit)开启有效,整个数模转换器的输出为该位电流源输出电流在负载电阻上的压降,通过校准模数转换电路采样后将输出的数字码存储到对应寄存器中,记为DATA1(其所对应的电压为V1)。将DATA1数据左移一位(即对应数字码对应的模拟值增大为原值的两倍),记为DATA1_A(其对应的电压为2V1)。使用电路逻辑比较电路判断DATA_A和DATA1_A所对应的电压大小。若出现2V1大于V0,则将新的数字输出码DATA1_A作为标准值,迭代为新的DATA_A值;若2V1小于V0,则不作记录。配置数模转换器输入寄存器,只开启低数据位的次高位(即第11 bit)通过校准模数转换电路采样后将输出的数字码存储到对应寄存器中,记为DATA2(其所对应的电压为V2)。将DATA2数据左移两位(即对应数字码对应的模拟值增大为原值的四倍),记为DATA2_A(其所对应的电压为4V2)。使用逻辑电路比较DATA_A和DATA2_A所对应的电压大小。若4V2大于V0,则将新的数字输出码DATA2_A作为标准值,迭代为新的DATA_A值;若4V2小于V0,则不作记录,继续下一位的比较,直到确定最终的标准值对应的数字输出码DATA_A。
将数字输出码DATA_A作为标准值,分别完成温度计码电流源和二进制电流源的校准。配置输入寄存器,使高位温度计码电流源逐位开启,同时开启校准电流源开关,按照逐次递增的原则,增大输出,并比较每次的输出结果与标准值的大小,直到输出结果大于标准值时,储存对应的数字码到校准开关寄存器。之后,将标准值的数字输出码DATA_A根据右移原则进行权重转换,得到低数据位段的每一位的校准的标准值,并按照逐次递增的原则,确定每一位的校准量,完成整个数模转换器阵列低位二进制电流源的校准。
需要说明的是,对于前述的各个方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某一些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和单元并不一定是本申请所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述的部分,可以参见其他实施例的相关描述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、ROM、RAM等。
以上所揭露的仅为本发明较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。
Claims (8)
1.分段式电流舵数模转换器电路,其特征在于:包括电流源阵列,电流源开关阵列、编码电路、串并转换电路、锁存电路和校准电路;所述编码电路对输入拟数模转换的数字信号进行编码处理,其中,所述编码电路采用分段编码方式,对高位数字信号进行温度计编码,对低位数字信号采用二进制编码,编码电路的输出经串并转换电路转换为串行信号并输入到锁存电路,锁存电路对接收的串行信号进行同步锁存后输入到电流源开关阵列,控制电流源开关阵列中各个选通开关的启闭,所述选通开关对应地串联在电流源阵列各个电流回路中,从而控制电流源阵列各个电流回路的输出并将输出电流汇集到输出端口,实现数字信号的数模转换,所述校准电路的输入与所述分段式电流舵数模转换器电路的输出端口连接,校准电路的输出与电流源阵列连接;所述校准电路包括校准模数转换电路、校准值存储电路、逻辑比较电路、校准控制电路和校准电流结构;所述校准模数转换电路的输入与所述分段式电流舵数模转换器电路的输出端连接,所述校准模数转换电路的一路输出经校准值存储电路与逻辑比较电路的一个输入端连接,所述校准模数转换电路的另一路输出直接与逻辑比较电路的另一个输入端连接,所述逻辑比较电路的输出与校准控制电路连接,校准控制电路的输出与校准电流结构连接,校准电流结构与所述的电流源阵列并联,校准模数转换电路包括ADC电路、输出存储单元和移位存储单元,分段式电流舵数模转换器电路的输出信号经过ADC电路采样,转换成对应的数字码,存储在输出存储单元,输出存储单元的输出端与移位存储单元的输入端相连,移位存储单元用于存储数字码经过移位处理后的数字码,移位存储单元的一路输出与校准值存储电路相连,另一路输出与逻辑比较电路的另一个输入端连接。
2.如权利要求1所述的分段式电流舵数模转换器电路,其特征在于:所述校准电流结构包括校准电流源阵列和校准开关阵列,校准开关阵列的各个选通开关由校准控制电路控制,校准开关阵列的各个选通开关对应地串联在校准电流源阵列各个电流回路中。
3.如权利要求1所述的分段式电流舵数模转换器电路,其特征在于:所述校准电流结构的数量与所述电流源阵列中电流源的数量相同。
4.如权利要求1所述的分段式电流舵数模转换器电路,其特征在于:所述校准控制电路包括修调控制电路、RAM和校准开关控制电路,所述修调控制电路与逻辑比较电路的输出相连,所述修调控制电路的输出与RAM相连,所述RAM连接至校准开关控制电路,所述校准开关控制电路控制校准开关阵列中选通开关的通与断。
5.如权利要求1所述的分段式电流舵数模转换器电路,其特征在于:还包括输出电路和基准电路,所述输出电路为由两个电阻构成“T”型匹配电路,所述输出电路与所述分段式电流舵数模转换器电路的输出端连接;所述基准电路为电流舵数模转换器电路提供基准电压。
6.分段式电流舵数模转换器电路的校准方法,其特征在于:所述校准方法包括以下步骤:
S1. 输入数据经过编码电路编码,将编码后的数据经过串并转换电路后输入到电路锁存电路,对数据进行锁存和同步后输入到开关阵列,控制开关的打开与关断,并将输出的电流导出到数模转换器的输出端;
S2. 将输出的电压信号输入到校准模数转换电路中,并转换为相应的数字码;通过移位比较方法进行比较后,确定最高位的标准值,并将其存储在校准值存储电路;
S3. 开启校准电路,按照逐次递增的方式,逐位打开校准电流源的开关,电路逻辑比较电路对输出值与所述步骤S2得到的最高位的标准值进行比较,确定校准控制码,并将其存储在RAM;
S4. 校准完成后,电流舵数模转换器的输出为电流源阵列与校准阵列的输出电流之和。
7.如权利要求6所述的分段式电流舵数模转换器电路的校准方法,其特征在于:所述步骤S2的最高位的标准值的确定方法包括以下步骤:
S21. 开启校准模式,通过配置输入寄存器,使低位不开启,而高位温度计码电流源依次递增导通,每一位的输出均为负载电阻上的压降,经过校准模数转换电路采样后,将两次输出所对应的数字码输入到电路逻辑比较电路,依次比较两组电流源输出值,并得到最大值,并将其作为初始标准值进行存储;
S22. 利用校准模数转换电路对初始标准值进行采样,并将输出的数字码存储到模数转换器的输出存储单元;
S23. 配置数模转换器的输入寄存器,使得高数据位段不开启,低数据位每次只有1位开启有效,整个数模转换器的输出为电流源输出电流在负载电阻上的压降,通过校准模数转换电路采样后将输出的数字码存储到对应寄存器中并按照左移的原则,对输出的信号数据与标准值进行比较;
S24. 若输出结果大于原标准值,则将输出结果左移后的数字码存入最高位校准值存储电路,并将其作为标准值进行下一次的比较,若输出结果小于原标准值,则,标准值不变,继续下一位的比较;
S25. 重复步骤S23、步骤S24,直到完成最低位输出的数字码比较,确定最终的标准值对应的数字输出码。
8.如权利要求6所述的分段式电流舵数模转换器电路的校准方法,其特征在于:所述步骤S3包括低位二进制码电流源校准和高位温度计码电流源校准;
所述高位温度计码电流源校准具体为:配置输入寄存器,使高位温度计码电流源逐位开启,同时开启校准电流源阵列开关,按照逐次递增的原则,增大输出,并比较每次的输出结果与标准值的大小,直到输出结果大于标准值时,储存对应的数字码到校准开关寄存器;
所述低位二进制码电流源校准具体为:将标准值的数字输出码根据右移原则进行权重转换,得到低数据位段每一位的校准的标准值,并按照所述高位温度计码电流源校的方法,确定每一位的校准量,完成整个数模转换器阵列低位二进制电流源的校准。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910213992.9A CN109921798B (zh) | 2019-03-20 | 2019-03-20 | 分段式电流舵数模转换器电路及校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910213992.9A CN109921798B (zh) | 2019-03-20 | 2019-03-20 | 分段式电流舵数模转换器电路及校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109921798A CN109921798A (zh) | 2019-06-21 |
CN109921798B true CN109921798B (zh) | 2023-04-25 |
Family
ID=66965840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910213992.9A Active CN109921798B (zh) | 2019-03-20 | 2019-03-20 | 分段式电流舵数模转换器电路及校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109921798B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112702063B (zh) * | 2019-10-23 | 2023-07-25 | 华润微集成电路(无锡)有限公司 | 一种电流舵dac电路 |
CN113114256B (zh) * | 2021-05-14 | 2023-02-28 | 成都振芯科技股份有限公司 | 一种连续时间adc比较器的失调校正电路及模数转换器 |
CN116633358B (zh) * | 2023-07-25 | 2023-09-29 | 浙江大学 | 高速高线性数模转换器编码方法、系统、终端及介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101777914A (zh) * | 2010-01-08 | 2010-07-14 | 西安电子科技大学 | 高精度电流舵数模转换器及其误差校准方法 |
CN103368575A (zh) * | 2013-07-17 | 2013-10-23 | 电子科技大学 | 数字校正电路及含有该电路的电流舵结构的数模转换器 |
CN103684457A (zh) * | 2013-12-13 | 2014-03-26 | 中国电子科技集团公司第五十八研究所 | 分段式电流舵dac中电流源阵列的校准方法 |
CN104065382A (zh) * | 2013-03-22 | 2014-09-24 | 西安电子科技大学 | 用于分段式电流舵dac的数字校准技术 |
CN104617953A (zh) * | 2015-02-05 | 2015-05-13 | 成都振芯科技股份有限公司 | 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准系统及方法 |
CN107517058A (zh) * | 2017-08-25 | 2017-12-26 | 电子科技大学 | 一种具有校正功能的分段式电流舵型dac及其后台校正方法 |
CN108449089A (zh) * | 2018-03-23 | 2018-08-24 | 上海唯捷创芯电子技术有限公司 | 实现数字化校准的电流舵型数模转换器、芯片及通信终端 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6583744B2 (en) * | 2001-06-22 | 2003-06-24 | Texas Instruments Incorporated | Correction circuit for beta mismatch between thermometer encoded and R-2R ladder segments of a current steering DAC |
US6642869B2 (en) * | 2002-02-28 | 2003-11-04 | Texas Instruments Incorporated | Piecewise linear calibration method and circuit to correct transfer function errors of digital to analog converters |
US8847806B2 (en) * | 2012-11-29 | 2014-09-30 | Intel Mobile Communications GmbH | Digital to analog converter comprising mixer |
-
2019
- 2019-03-20 CN CN201910213992.9A patent/CN109921798B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101777914A (zh) * | 2010-01-08 | 2010-07-14 | 西安电子科技大学 | 高精度电流舵数模转换器及其误差校准方法 |
CN104065382A (zh) * | 2013-03-22 | 2014-09-24 | 西安电子科技大学 | 用于分段式电流舵dac的数字校准技术 |
CN103368575A (zh) * | 2013-07-17 | 2013-10-23 | 电子科技大学 | 数字校正电路及含有该电路的电流舵结构的数模转换器 |
CN103684457A (zh) * | 2013-12-13 | 2014-03-26 | 中国电子科技集团公司第五十八研究所 | 分段式电流舵dac中电流源阵列的校准方法 |
CN104617953A (zh) * | 2015-02-05 | 2015-05-13 | 成都振芯科技股份有限公司 | 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准系统及方法 |
CN107517058A (zh) * | 2017-08-25 | 2017-12-26 | 电子科技大学 | 一种具有校正功能的分段式电流舵型dac及其后台校正方法 |
CN108449089A (zh) * | 2018-03-23 | 2018-08-24 | 上海唯捷创芯电子技术有限公司 | 实现数字化校准的电流舵型数模转换器、芯片及通信终端 |
Non-Patent Citations (2)
Title |
---|
12位500MS/s分段电流舵数/模转换器的设计;王荣华;《中国优秀硕士学位论文全文数据库 信息科技辑》;20190315;全文 * |
A 12-bit Current-Steering DAC with Calibration by Combination Selection;Kati Virtanen等;《2007 IEEE International Symposium on Circuits and Systems》;20070625;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109921798A (zh) | 2019-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100730398B1 (ko) | D/a 변환기 교정 방법 및 d/a 변환기 | |
CN109921798B (zh) | 分段式电流舵数模转换器电路及校准方法 | |
US7688236B2 (en) | Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters | |
CN101888248B (zh) | 数模转换器 | |
US8508400B2 (en) | Successive approximation register analog to digital converter and conversion method thereof | |
US7199746B1 (en) | Method for search and matching of capacitors for a digital to analog converter of an SAR analog to digital converter | |
TWI452846B (zh) | 分段式類比數位轉換器及其方法 | |
KR0179466B1 (ko) | 디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법 | |
WO2014039956A1 (en) | Reducing the effect of elements mismatch in an sar adc | |
US6703956B1 (en) | Technique for improved linearity of high-precision, low-current digital-to-analog converters | |
KR102001762B1 (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
KR102289432B1 (ko) | 연속적인 근사 레지스터 아날로그 디지털 변환 장치 | |
CN106899299B (zh) | 一种提高电阻电容型逐次逼近模数转换器sfdr和sndr的电容重构方法 | |
KR101478544B1 (ko) | 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법. | |
CN103095303B (zh) | 一种电流型与电压型组合数模转换器 | |
WO2019119349A1 (en) | Interpolation digital-to-analog converter (dac) | |
CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
CN112953535B (zh) | 分段结构模数转换器增益误差校准装置及方法 | |
CN114650061A (zh) | 集成电路、数模转换器及其驱动方法 | |
CN112636755A (zh) | 数模转换器电流源、校准装置、校准系统及校准方法 | |
Yenuchenko | Alternative structures of a segmented current-steering DAC | |
CN109004934B (zh) | 一种阻容混合型数模转换器 | |
US6127959A (en) | Flash analog-to-digital converter with reduced number of resistors and comparators | |
US7256722B2 (en) | D/A converter | |
KR20040084751A (ko) | A/d 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |