JP5166375B2 - スイッチ損失を改善するための回路アーキテクチャを有するデジタル/アナログ変換器 - Google Patents
スイッチ損失を改善するための回路アーキテクチャを有するデジタル/アナログ変換器 Download PDFInfo
- Publication number
- JP5166375B2 JP5166375B2 JP2009194393A JP2009194393A JP5166375B2 JP 5166375 B2 JP5166375 B2 JP 5166375B2 JP 2009194393 A JP2009194393 A JP 2009194393A JP 2009194393 A JP2009194393 A JP 2009194393A JP 5166375 B2 JP5166375 B2 JP 5166375B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- pair
- dac
- coupled
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/808—Simultaneous conversion using weighted impedances using resistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
130.1−130.N セル
Claims (17)
- それぞれが電源電圧に結合された第1入力をそれぞれ備えるオペアンプ対と、スイッチ制御される複数のセルと、を備えるデジタル/アナログ変換器(DAC)であって、
それぞれのセルは、
抵抗器と、
互いに直列に結合されるとともに制御信号の第1状態に応じて伝導性を帯びる第1スイッチ対と、前記抵抗器に結合されている前記第1スイッチ対の間の中間ノードとを具備し、
第1対のうちの第1スイッチは、第1アンプの出力と結合されたフォーススイッチであり、および前記第1対のうちの第2スイッチは、第1オペアンプの第2入力と結合されたセンススイッチであり、
前記それぞれのセルはさらに、
互いに直列に結合されるとともに前記制御信号の第2状態に応じて伝導性を帯びる第2スイッチ対と、第1スイッチ対の中間ノードと結合された第2スイッチ対の間の中間ノードとを具備し、
第2対のうちの第1スイッチは、第2アンプの出力と結合されたフォーススイッチであり、および前記第2対のうちの第2スイッチは、第2オペアンプの第2入力と結合されたセンススイッチである、
ことを特徴とするデジタル/アナログ変換器(DAC)。 - 前記第1対内のセンススイッチは、加重にしたがってスケールする伝導性電気抵抗を有し、前記センススイッチのセルは、起動された場合に前記DACの出力電圧に寄与し、
前記第2対内のセンススイッチは、加重にしたがってスケールする伝導性電気抵抗を有し、前記センススイッチのセルは、起動された場合に前記DACの出力電圧に寄与することを特徴とする請求項1に記載のDAC。 - 動作中は、複数の第1フォース/センス対は、第1オペアンプに、複数の第2フォース/センス対は第2オペアンプに同時に切り替え可能であることを特徴とする請求項1に記載のDAC。
- 前記DACは、セグメント化アーキテクチャを有することを特徴とする請求項1に記載のDAC。
- すべてのセルの抵抗器の電気抵抗は、互いに等しいことを特徴とする請求項4に記載のDAC。
- 前記第1対のセンススイッチの電気抵抗は、第1フォーススイッチの電気抵抗と等しく、前記第2対のすべてのセンススイッチの電気抵抗は、第2フォーススイッチの電気抵抗と等しいことを特徴とする請求項4に記載のDAC。
- 前記DACは、2進加重R2Rアーキテクチャを有することを特徴とする請求項1に記載
のDAC。 - 第1対のセンススイッチの電気抵抗は、スイッチのセル割り当ての2進加重にしたがって増加し、
第2対のセンススイッチの電気抵抗は、スイッチのセル割り当ての2進加重にしたがって増加することを特徴とする請求項1に記載のDAC。 - 全てのセルの抵抗器の電気抵抗は、抵抗器のセル割り当ての2進加重にしたがって増加することを特徴とする請求項7に記載のDAC。
- 前記DACは、2進加重R2Rアーキテクチャとセグメント化アーキテクチャのハイブリッドであるアーキテクチャを有することを特徴とする請求項1に記載のDAC。
- 第1スイッチ対は、PMOSトランジスタであり、第2スイッチ対はNMOSトランジスタであることを特徴とする請求項1に記載のDAC。
- それぞれが、第1オペアンプ対のうちの1つのそれぞれの入力に結合されている第1入力を有する第2オペアンプ対と、
第2複数のスイッチ制御されるセルと、
をさらに具備し、
それぞれのセルは、
抵抗器と、
互いに直列に結合されるとともに制御信号の第1状態に応じて伝導性を帯びる第1フォース/センススイッチ対、前記抵抗器と結合されている第1スイッチ対の中間ノード、第2オペアンプ対のうちの1つの第1出力と結合されている第1対のフォーススイッチ、および第2オペアンプ対のうちの1つの第2入力と結合されている第1対のセンススイッチと、
互いに直列に結合されるとともに制御信号の第2状態に応じて伝導性を帯びる第2フォース/センススイッチ対、前記第1スイッチ対の中間ノードと結合されている前記第2スイッチ対の中間ノード、第2の第2オペアンプ対のうちの1つの出力に結合されている第2対のフォーススイッチ、および第2の第2オペアンプ対のうちの1つの第2入力に結合されている第2対のセンススイッチと、
を具備することを特徴とする請求項1に記載のDAC。 - 第1オペアンプ対および第2オペアンプ対がそれぞれのレンジを規定し、
それぞれのレンジにおいて、前記セルの選択第1センススイッチの電気抵抗は、起動された場合のDACの出力電圧へのセルの寄与に対応する2進加重に従って増加し、
それぞれのレンジにおいて、選択第2センススイッチの電気抵抗は、起動された場合のDACの出力電圧へのセルの寄与に対応する2進加重に従って増加することを特徴とする請求項12に記載のDAC。 - デジタル/アナログ変換器(DAC)であって、
それぞれの対が前記DACのそれぞれのレンジを規定する複数のオペアンプ対と、
それぞれのレンジのためのスイッチ制御される複数のセルと、
を具備し、
それぞれのセルは、
抵抗器と、
互いに直列に結合されるとともにそれぞれの制御信号の第1状態に応じて伝導性を帯びる第1スイッチ対と、前記抵抗器と結合されている前記第1スイッチ対の間の中間ノードとを具備し、
第1対のうちの第1スイッチは、それぞれのレンジにおいて第1オペアンプの出力と結合されているフォーススイッチであり、および前記第1対のうちの第2スイッチは、それぞれのレンジにおいて第1オペアンプの第2入力と結合されているセンススイッチであり、
前記それぞれのセルはさらに、
互いに直列に結合されるとともに制御信号の第2状態に応じて伝導性を帯びる第2スイッチ対と、第1スイッチ対の中間ノードと結合されている第2スイッチ対の間の中間ノードとを具備し、
第2対のうちの第1スイッチは、それぞれのレンジにおいて第2オペアンプの出力と結合されているフォーススイッチであり、および前記第2対のうちの第2スイッチは、それぞれのレンジにおいて第2オペアンプの第2入力と結合されているセンススイッチである、
ことを特徴とするデジタル/アナログ変換器。 - 少なくともレンジのうちの1つの全てのセルにわたり、
第1センススイッチの電気抵抗は、起動された場合のDACの出力電圧へのセルのそれぞれの寄与に対応する2進加重に従って増加し、
第2センススイッチの電気抵抗は、起動された場合のDACの出力電圧へのセルのそれぞれの寄与に対応する2進加重に従って増加することを特徴とする請求項14に記載のDAC。 - 少なくともレンジのうちの1つの選択セルにわたり、
第1センススイッチの電気抵抗は、起動された場合のDACの出力電圧へのセルのそれぞれの寄与に対応する2進加重に従って増加し、
第2センススイッチの電気抵抗は、起動された場合のDACの出力電圧へのセルのそれぞれの寄与に対応する2進加重に従って増加することを特徴とする請求項14に記載のDAC。 - 第1センススイッチのベース電気抵抗および第2センススイッチのベース電気抵抗は、それぞれのレンジにおいてリセットすることを特徴とする請求項15に記載のDAC。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/483,295 | 2009-06-12 | ||
US12/483,295 US7884747B2 (en) | 2009-06-12 | 2009-06-12 | Digital to analog converters having circuit architectures to overcome switch losses |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010288247A JP2010288247A (ja) | 2010-12-24 |
JP5166375B2 true JP5166375B2 (ja) | 2013-03-21 |
Family
ID=43305971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009194393A Expired - Fee Related JP5166375B2 (ja) | 2009-06-12 | 2009-08-25 | スイッチ損失を改善するための回路アーキテクチャを有するデジタル/アナログ変換器 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7884747B2 (ja) |
JP (1) | JP5166375B2 (ja) |
CN (1) | CN101924559B (ja) |
DE (1) | DE102009058793B4 (ja) |
TW (1) | TWI456909B (ja) |
WO (1) | WO2010144825A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8154433B2 (en) | 2010-08-27 | 2012-04-10 | Analog Devices, Inc. | Linearity correction circuit for voltage mode DAC |
CN102118171A (zh) * | 2011-03-31 | 2011-07-06 | 济南卓信智能科技有限公司 | 基于微控制器的d/a转换电路 |
US8988259B2 (en) | 2013-02-19 | 2015-03-24 | Analog Devices Global | Voltage generator, switch and data converter circuits |
JP6643560B2 (ja) * | 2014-05-06 | 2020-02-12 | テキサス インスツルメンツ インコーポレイテッド | デジタル・アナログコンバータ |
CN106341130B (zh) * | 2016-08-30 | 2019-08-13 | 中国科学院上海高等研究院 | 数模转换器 |
US10797719B2 (en) * | 2017-03-31 | 2020-10-06 | Intel IP Corporation | Mapping circuit and method for selecting cells of a multi core hybrid I/Q digital to analog converter |
US10909449B2 (en) * | 2017-04-14 | 2021-02-02 | Samsung Electronics Co., Ltd. | Monolithic multi-bit weight cell for neuromorphic computing |
US10855299B2 (en) * | 2018-09-07 | 2020-12-01 | Mediatek Singapore Pte. Ltd. | Resistive DAC with summing junction switches, current output reference, and output routing methods |
US10862502B2 (en) | 2019-03-04 | 2020-12-08 | Analog Devices International Unlimited Company | ADC output drift correction techniques |
US20220416805A1 (en) * | 2021-06-28 | 2022-12-29 | Infinera Corporation | High linearity resistive digital-to-analog converters with dynamic control for temperature and voltage invariant on-resistance of switches |
CN117411489A (zh) * | 2023-12-15 | 2024-01-16 | 深圳市山海半导体科技有限公司 | 一种电压输出型数模转换器及其驱动器以及电子设备 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57202125A (en) * | 1981-06-08 | 1982-12-10 | Olympus Optical Co Ltd | Variable reference voltage generating circuit |
US4558242A (en) * | 1983-02-11 | 1985-12-10 | Analog Devices, Incorporated | Extended reference range, voltage-mode CMOS D/A converter |
US4646299A (en) * | 1983-08-01 | 1987-02-24 | Fairchild Semiconductor Corporation | Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits |
US4800365A (en) * | 1987-06-15 | 1989-01-24 | Burr-Brown Corporation | CMOS digital-to-analog converter circuitry |
US5075677A (en) * | 1989-07-27 | 1991-12-24 | Analog Devices, Inc. | Voltage-switching d/a converter using p- and n-channel MOSFETs |
JPH057159A (ja) * | 1990-08-18 | 1993-01-14 | Fujitsu Ltd | デイジタル−アナログ変換器 |
JPH06120835A (ja) * | 1992-10-08 | 1994-04-28 | Nec Corp | 電圧加算式d/aコンバータ |
US5684481A (en) * | 1994-03-18 | 1997-11-04 | Analog Devices | Rail-to-rail DAC drive circuit |
JP3779056B2 (ja) * | 1998-01-30 | 2006-05-24 | 富士通株式会社 | 電圧発生回路、及び、d/a変換回路 |
JP3169884B2 (ja) * | 1998-02-26 | 2001-05-28 | 日本電気アイシーマイコンシステム株式会社 | ディジタル・アナログ変換器及びそのテスト方法 |
US6181263B1 (en) * | 1999-02-26 | 2001-01-30 | Linear Technology Corp. | Signal processor |
US6222473B1 (en) * | 1999-04-26 | 2001-04-24 | Maxim Integrated Products, Inc. | Method and apparatus for digital to analog converters with improved switched R-2R ladders |
US6529152B1 (en) * | 1999-10-15 | 2003-03-04 | Cyngal Integrated Products, Inc. | High precision SAR converter using resistor strip with auto zeroing function |
JP4299419B2 (ja) * | 1999-11-08 | 2009-07-22 | 富士通マイクロエレクトロニクス株式会社 | デジタルアナログ変換回路 |
US6567026B1 (en) * | 2000-06-22 | 2003-05-20 | Analog Devices, Inc. | Voltage scaling digital-to- analog converter with impedance strings |
GB0108656D0 (en) * | 2001-04-06 | 2001-05-30 | Koninkl Philips Electronics Nv | Digital to analogue converter |
US6885236B2 (en) * | 2002-06-14 | 2005-04-26 | Broadcom Corporation | Reference ladder having improved feedback stability |
US6885213B2 (en) * | 2002-09-13 | 2005-04-26 | Logicvision, Inc. | Circuit and method for accurately applying a voltage to a node of an integrated circuit |
US6924761B2 (en) * | 2003-06-19 | 2005-08-02 | Intel Corporation | Differential digital-to-analog converter |
US7116253B2 (en) * | 2003-08-05 | 2006-10-03 | Stmicroelectronics N.V. | Radio frequency digital-to-analog converter |
US7271610B2 (en) * | 2004-12-17 | 2007-09-18 | Teradyne, Inc. | Using a parametric measurement unit to sense a voltage at a device under test |
US7403030B2 (en) * | 2004-12-17 | 2008-07-22 | Teradyne, Inc. | Using parametric measurement units as a source of power for a device under test |
US7256600B2 (en) * | 2004-12-21 | 2007-08-14 | Teradyne, Inc. | Method and system for testing semiconductor devices |
JP2006318381A (ja) * | 2005-05-16 | 2006-11-24 | Seiko Epson Corp | 電圧発生回路 |
US7489186B2 (en) * | 2006-01-18 | 2009-02-10 | International Rectifier Corporation | Current sense amplifier for voltage converter |
US8093958B2 (en) * | 2007-12-05 | 2012-01-10 | Integrated Device Technology, Inc. | Clock, frequency reference, and other reference signal generator with a controlled quality factor |
-
2009
- 2009-06-12 US US12/483,295 patent/US7884747B2/en active Active
- 2009-07-08 TW TW098123084A patent/TWI456909B/zh not_active IP Right Cessation
- 2009-08-03 CN CN200910164430.6A patent/CN101924559B/zh not_active Expired - Fee Related
- 2009-08-25 JP JP2009194393A patent/JP5166375B2/ja not_active Expired - Fee Related
- 2009-12-18 DE DE102009058793.4A patent/DE102009058793B4/de not_active Expired - Fee Related
-
2010
- 2010-06-11 WO PCT/US2010/038346 patent/WO2010144825A1/en active Application Filing
-
2011
- 2011-01-12 US US13/005,274 patent/US20120050084A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US7884747B2 (en) | 2011-02-08 |
CN101924559B (zh) | 2015-05-13 |
TWI456909B (zh) | 2014-10-11 |
US20100315277A1 (en) | 2010-12-16 |
JP2010288247A (ja) | 2010-12-24 |
WO2010144825A1 (en) | 2010-12-16 |
DE102009058793A1 (de) | 2011-02-17 |
CN101924559A (zh) | 2010-12-22 |
DE102009058793B4 (de) | 2015-09-17 |
US20120050084A1 (en) | 2012-03-01 |
TW201044794A (en) | 2010-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5166375B2 (ja) | スイッチ損失を改善するための回路アーキテクチャを有するデジタル/アナログ変換器 | |
US5870049A (en) | Current mode digital to analog converter | |
CN106209108B (zh) | 分段dac | |
US8830103B2 (en) | D/A converter | |
US6433717B1 (en) | D/A resistor strings with cross coupling switches | |
US5119095A (en) | D/a converter for minimizing nonlinear error | |
US7079062B2 (en) | High-resolution digital-to-analogue converter with a small area requirement | |
US8941522B2 (en) | Segmented digital-to-analog converter having weighted current sources | |
US9692378B2 (en) | Programmable gain amplifier with analog gain trim using interpolation | |
JP2001016107A (ja) | デジタル/アナログコンバータ | |
US20130314263A1 (en) | Digital-to-Analog-Converter with Resistor Ladder | |
US8912939B2 (en) | String DAC leakage current cancellation | |
US7554475B2 (en) | Low-power inverted ladder digital-to-analog converter | |
US6344815B2 (en) | Digital-to-analog converter | |
US7369076B1 (en) | High precision DAC with thermometer coding | |
US20120176263A1 (en) | Current switch circuit and da converter | |
JP4537840B2 (ja) | 電流源セルおよびそれを用いたd/aコンバータ | |
KR940003086B1 (ko) | D/a 컨버터 | |
JPH06268523A (ja) | D/a変換器 | |
US8154433B2 (en) | Linearity correction circuit for voltage mode DAC | |
US7088274B2 (en) | Difference amplifier for digital-to-analog converter | |
JPH11239059A (ja) | ディジタル・アナログ変換器 | |
JP2005252663A (ja) | 電流セルマトリクス型ディジタル・アナログ変換器 | |
US7068194B1 (en) | High-density MOS-decoded unary DAC | |
JP5226085B2 (ja) | デジタル/アナログ変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5166375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |