CN101924559A - 具有克服开关损耗的电路结构的数模转换器 - Google Patents

具有克服开关损耗的电路结构的数模转换器 Download PDF

Info

Publication number
CN101924559A
CN101924559A CN2009101644306A CN200910164430A CN101924559A CN 101924559 A CN101924559 A CN 101924559A CN 2009101644306 A CN2009101644306 A CN 2009101644306A CN 200910164430 A CN200910164430 A CN 200910164430A CN 101924559 A CN101924559 A CN 101924559A
Authority
CN
China
Prior art keywords
switch
pair
operational amplifier
unit
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101644306A
Other languages
English (en)
Other versions
CN101924559B (zh
Inventor
R·迈克拉克兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101924559A publication Critical patent/CN101924559A/zh
Application granted granted Critical
Publication of CN101924559B publication Critical patent/CN101924559B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及具有克服开关损耗的电路结构的数模转换器。其中公开了一种数模转换器(DAC)，包括：一对运算放大器，每个运算放大器有与相应的源电压耦合的第一输入；和多个开关控制的单元，每个单元包括：电阻器；第一施加/感测开关对，相互串联耦合且响应于控制信号的第一状态而导电，第一对开关的中间节点与电阻器耦合，第一对的施加开关与第一运算放大器的输出耦合，第一对的感测开关与第一运算放大器的第二输入耦合；第二施加/感测开关对，相互串联耦合且响应于控制信号的第二状态而导电，第二对开关的中间节点与第一对开关的中间节点耦合，第二对的施加开关与第二运算放大器的输出耦合，第二对的感测开关与第二运算放大器的第二输入耦合。

Description

具有克服开关损耗的电路结构的数模转换器
技术领域
本发明涉及提供改进的线性、小的总开关面积以及比常规电压式数模转换器(DAC)对寄生电阻更不敏感的数模转换器。更具体地，本发明涉及对DAC中的每个独立开关的电阻器设有单独的施加(force)和感测(sense)开关的数模转换器。
背景技术
集成的电压式数模转换器包括电阻器和开关网。该网的一个节点是输出电压，另两个节点是参考电压。模拟输出电压是由数字输入码确定的位于两个参考电压之间某处的电压。用于高精度电压式数模转换器的常用设计包括二进制加权R2R构架结构和包括等加权分段的分段式构架结构，或是介于等分段式构架结构和R2R构架结构之间的混合型。这些构结构在拉泽维(Razavi)著的“Principles of Data Conversion System Design”(Wiley-IEEE Press，1994)中有所论述。尽管这些设计在结构上有差异，但每个设计都提供了多个可开关的单元，其基于输入到DAC的数字码而被激励。被激励的单元对在DAC输出处产生的模拟电压有作用。每个单元的作用至少部分地基于单元自身的电阻和在单元和输出端之间延伸的任何耦合电阻而被确定。
在集成电路中，电阻器常常用精密薄膜工艺制造，而开关通常是CMOS晶体管。通常是电阻器的阻值和大小都很相似，而CMOS晶体管则以某一比例增减(scale)以减少其对DAC的积分非线性(INL)误差的作用。然而，因为有几个原因，CMOS晶体管仍然不理想。特别是，它们有与其相关的某一非线性电阻。在该电阻两端的电压降对INL误差有作用。另外，与这些CMOS开关相关的电阻根据它们的操作电压而改变，因为它们是针对两个不同参考电压的开关，所以，能够理性地期待它们在不同的开关设置下有不同的电阻。尽管做了一些努力来使这些开关电阻相等以使INL误差源最小化，一般来说，由于方法本身的精度原因，而保持有一定的残留误差。特别是在高温下，CMOS晶体管还有到其背栅(backgate)的泄漏电流，这能够提供另一INL误差源。
对更高精度、更高电压的DAC(例如可在超过5V电压下运行的16位DAC)，与CMOS晶体管相关联的问题成为更重要的设计考虑。CMOS开关的误差作用比允许的最大误差大。尽管与同一区域的较小的CMOS开关相比，更大的CMOS晶体管能经受更大的电压，但它们提供了更高的电阻，这增加了在它们两端的电压降和INL作用。开关的电压越高，泄漏也就越多。
传统上，为了提供很精确的电压式DAC，电路设计人员使用大的CMOS开关。较大的开关一般有较小的开关电阻，这减小了相关的INL误差。但是，使用大开关有诸如以下的后果：需要更大的硅芯片(die)面积、在高温下增加的寄生电容和增加的泄漏电流(另一INL误差源)、新数字码载入DAC时增加的过渡电流和由DAC电阻器之间不同长度的互连而导致的布局/布线问题。而且，大的开关需要更多的硅面积、增加的成本，并且更大的物理面积使得更难以微型化。
因此，在本领域有避免在电压式DAC中使用大的开关的需要。
附图说明
图1-4是示出了根据本发明的各个实施例的数模转换器的电路图。
具体实施方式
本发明的多个实施例提供了数模转换器，包括一对运算放大器，每个运算放大器有与相应的高或低参考电压耦合(耦接)的第一输入。DAC包括多个开关控制的单元，每个单元包括电阻器和两个施加/感测开关对。在每个单元内，四个开关都与电阻耦合。第一施加开关与第一运算放大器的输出耦合，相关联的感测开关与第一运算放大器的反相输入耦合。第二施加开关与第二运算放大器的输出耦合，相关联的感测开关与第二运算放大器的反相输入耦合。因此，施加开关提供了选择性导电通路以允许任一运算放大器驱动给定单元。当运算放大器驱动特定单元时，感测开关产生到驱动运算放大器的反馈通路，这允许运算放大器在电压下驱动单元，该电压克服了由关联的施加开关引起的任何电压损耗。
下面的论述说明了电压式DAC中使用的开关控制单元的各种结构。本发明的原理在多种DAC结构中得以应用，包括二进制加权R2R结构、等加权分段式结构或混合R2R和分段式结构原理的混合结构。在整个论述中，对每个电路中的晶体管开关的“电阻”进行引用来表示这种开关的阻抗。为了简化本论述内容，晶体管开关用表示开关的电阻值的标号来引用。因此，具有例如“Rps”的相同符号的两个开关应理解为具有相同的电阻。具有相关符号的两个或多个开关应理解为如所示具有相互关联的电阻(例如“Rps”“2*Rps”“4*Rps”将分别表示具有基准电阻、具有基准电阻的两倍和具有基准电阻的四倍的开关)。
当其中所述的诸如DAC的电路制成集成电路时，通常是试图匹配集成电路芯片上的晶体管的大小。晶体管大小是上面引述的诸如Rps和Rns的晶体管电阻的一个指标。为了如其中建议地将晶体管电阻增减，方便的是，提供多个共同控制的相互串联的晶体管以提高整体电阻或提供多个共同控制的相互并联的晶体管以降低整体电阻。为了减少附图和下文中的混乱，未示出这种串联和/或并联的开关连接。
图1是根据本发明的一个实施例的DAC100的电路图。DAC100可包括一对运算放大器(op amp)110、120和多个开关控制的单元130.1-130.N。参考电压VHI和VLO可被供给相应的运算放大器110和120的同相输入。每个单元130.1-130.N可包括两对开关控制的晶体管和电阻器R。对于W位宽的DAC，将有N＝2W个单元130.1-130N。DAC100可生成具有由输入控制码确定的在VHI和VLO之间某处的幅值的模拟电压。因此，当被激励时，每个单元130.1-130.N可以对应于最低有效位(LSB)步长的方式对在OUT终端的电压递增性地起作用。
图1示出了单元130.1-130.N的配置。如所指出的，每个单元的电阻器R与公共输出终端OUT耦合。每个电阻器R的头端可以连接到该单元的四个开关晶体管中的每一个，该晶体管标记为Rpf、Rps、Rnf和Rns。出于标记的目的，晶体管Rpf和Rnf被称为“施加”开关，而晶体管Rps和Rns被称为感测开关。晶体管Rpf和Rps可被提供为PMOS晶体管，其当施加到晶体管的栅极的控制输入被驱动为低时导通，晶体管Rnf和Rns可被提供为NMOS器件，其当施加到晶体管的栅极的控制输入被驱动为高时导通。在操作中，每次晶体管对中只有一对是导通的。施加开关Rpf和Rnf的终端可以分别耦合到第一运算放大器110和第二运算放大器120的输出。感测开关Rps和Rns的终端可以分别耦合到第一运算放大器110和第二运算放大器120的反相输入。
在操作中，施加到每个单元的控制信号(比如施加到单元130.1上的信号C1)引起开关开合。这样，一个开关对(Rpf，Rps)或另一个开关对(Rnf，Rns)将响应于控制信号C1而合上，另一个开关对将打开。合上开关对(比如Rpf和Rps)导致关联的运算放大器110通过导电的施加开关(Rpf)与单元的电阻器R耦合。因此，连接的放大器(运算放大器110)通过单元130.1对DAC的输出电压起作用。来自连接的放大器110或120的电流能够流经连接的施加开关，流经相关的单元电阻器并流到OUT端。
该控制信号还合上关联的感测开关Rps或Rns。合上的感测开关将电阻器R的头端连接到相关的运算放大器110或120的输入端，其生成到运算放大器110和120的反馈回路。
考虑一个例子，其中只有信号单元130.1的PMOS开关Rpf，Rps响应于控制信号而合上，所有其它单元130.2-130.N被控制为使其PMOS开关Rpf和Rps打开。在这种情况下，运算放大器110的输出通过单个单元130.1的施加开关Rpf和关联电阻器R驱动输出端OUT。尽管感测开关Rps合上了，但没有电流流经该感测开关，这是因为经过该开关的唯一电通路延伸到具有非常高的阻抗的运算放大器110的输入端。因此，在感测开关Rps两端没有电压损耗。出现在反相输入端的电压即为在电阻器R的头端处的电压。为了平衡出现在其输入端的电压，运算放大器110可生成足够电平的输出电压以将在电阻器R的头端处的电压带至VHI。因此，尽管在施加开关Rpf两端有未定的电压损耗，但在电阻器R的头端处的电压仍维持在VHI。
考虑一个例子，其中有若干个单元130.1-130.X的PMOS开关Rpf和Rps响应于相应的控制信号而合上(X在本例中表示被驱动为高的单元的数目)。在这种情况下，运算放大器110的输出通过X个单元的施加开关Rpf和关联电阻器R驱动输出端OUT。在这种情况下，尽管没有电流流经运算放大器110的反相输入端，但电流能够在X个单元的感测开关Rps之间流动。因此，在这些单元的感测开关Rps两端会有电压损耗。这些电压损耗在不同的单元之间能够变化，特别是在如果施加开关Rpf的电阻没有很好地匹配的情况下。
在这种情况下，在第一运算放大器110的反相输入端建立的电压表示在X个激励单元的电阻器R的头端处和感测开关Rps的电阻上出现的电压的平均值。为了平衡出现在其输入端的电压，运算放大器110可生成足够电平的输出电压以将该平均值带至VHI。在分配给被激励的单元130.1-130.X时，这个配置与在每个电阻器R的头端建立在VHI的电压有同等的效果。尽管在施加开关Rpf和感测开关Rps两端的电压降在各自的单元之间可以改变，但该反馈配置基本上取消了这些改变。因此，这一配置提高了高分辨率DAC的精度。
对被控制信号C1-CN驱动为低的那些单元，会发生类似的效果。当只有一个单元130.N被驱动合上NMOS开关Rnf和Rns时，第二运算放大器120的输出通过单元130.N的关联的施加开关Rnf和关联电阻器R驱动输出端OUT。关联的感测开关Rns也将合上，建立了到第二运算放大器120的反相端的、不接受显著的输入电流的电通道。因此，在感测开关Rns两端会产生可忽略的电压损耗。运算放大器120可生成输出来克服在施加开关两端的任何电压损耗，在关联的电阻器R的头端建立电压VLO。如果多个单元被驱动为低，则在反相输入端建立表示在连接的单元电阻器R的头端生成的电压的平均值的电压。为了平衡在其输入端的电压，第二运算放大器120可生成足够的输出电压以克服在单元的施加开关Rnf两端的任何电压损耗并使该平均值与VLO电压匹配。尽管在施加开关Rnf和感测开关Rns两端的电压降在各自的单元之间可以改变，但该反馈配置基本上取消了这些改变。再一次，这一配置提高了高分辨率DAC的精度。
图2是根据本发明的一个实施例的二进制加权DAC200的电路图。DAC200可包括一对运算放大器(op amp)210、220和多个二进制加权的单元230.1-230.N。参考电压VHI和VLO可被供给相应的运算放大器210和220的同相输入。每个单元可包括加权的两对开关控制的晶体管和电阻器R。在图2的配置中，W位宽的DAC将有N＝W个单元。DAC200可生成具有由输入控制码确定的在VHI和VLO之间某处的幅值的模拟电压。因此，当被激励时，每个单元可以与其二进制加权成反比的方式对在OUT终端的电压递增性地起作用。
图2示出了单元230.1-230.N的配置。如图所示，每个单元230.1-230.N的晶体管和电阻器以依据其相应的电阻值(电阻，resistance)的方式进行标记。对电阻器而言，第一单元230.1具有以基准电阻R提供的电阻器，其它单元230.2-230.N的电阻器根据二进制的指数递增：2＊R，4＊R，8＊R等直至最终的单元230.N的电阻2N-1＊R。DAC还可包括终端电阻器240，其电阻值等于对应于最低有效位的终端单元230.N的权重。在图2中，终端电阻器被示为与其自身的固定开关(切换)到第二运算放大器的NMOS施加和感测开关耦合。
每个单元230.1-230.N的电阻器与公共输出终端OUT耦合。每个单元230.1-230.N可包括也具有根据二进制的指数递增的电阻值的第一对PMOS晶体管和第二对NMOS晶体管。来自每个单元230.1-230.N的PMOS施加开关Rpf，2*Rpf，...，2N-1＊Rpf可以连接到第一运算放大器210的输出，来自每个单元230.1-230.N的NMOS施加开关Rnf，2*Rnf，...，2N-1＊Rnf可以连接到第二运算放大器220的输出。来自每个单元230.1-230.N的PMOS感测开关Rps，2*Rps，...，2N-1＊Rps可以连接到第一运算放大器210的反相输入，来自每个单元230.1-230.N的NMOS感测开关Rns，2*Rns，...，2N-1＊Rns可以连接到第二运算放大器220的反相输入。每个单元230.1-230.N的施加开关和感测开关可由相应的控制信号C1-CN控制。
在操作中，施加到每个单元的控制信号(比如施加到单元230.1上的信号C1)引起开关开合。这样，一个开关对(Rpf，Rps)或另一个(Rnf，Rns)将响应于控制信号C1而合上，另一个开关对将打开。合上开关对(比如Rpf和Rps)导致关联的运算放大器210通过导电的施加开关(Rpf)与单元的电阻器R耦合。因此，连接的放大器(运算放大器210)通过单元230.1对DAC的输出电压起作用。每个单元对DAC输出电压的作用与依据该单元的总电阻成反比加权。在图2的配置中，每个单元的电阻源于该单元的电阻器(比如R，2＊R等)和两个施加开关中被控制信号C合上的一个(比如Rps或Rns，2＊Rps或2＊Rns等)。来自连接的放大器210或220的电流能够流经连接的施加开关，流经相关的单元电阻器并流到OUT端。
该控制信号C1还合上关联的感测开关Rps或Rns。合上的感测开关将电阻器R的头端连接到关联的运算放大器210或220的输入端，其生成到运算放大器210或220的反馈回路。
二进制加权DAC200的操作与图1的未加权DAC100的操作相似。但是，在本实施例中，被激励的单元230.1-230.N对在输出端OUT处的电压提供加权的作用。对PMOS施加开关(例如Rpf和4*Rpf)被合上的那些单元，关联的感测开关Rps和4*Rps也合上，其将在单元电阻器R和4*R的头端的节点耦合到运算放大器210的反相端。在运算放大器210的反相输入端的电压是在相关的电阻器R和4*R的头端的电压的加权平均。运算放大器210生成必需的输出电压以平衡在其两个输入端上的电压(将它们带至VHI)。产生平均的加权(在本例中是4:1加权)使运算放大器210生成克服由Rpf和4*Rpf引起的电压损耗的输出电压。虽然在施加开关Rpf，4*Rpf和在感测开关Rps，4*Rps两端的电压降在各自的单元之间可以改变，但该反馈配置基本上取消了这些改变。如前面的实施例所述，这一配置提高了DAC200的精度。
类似地，对NMOS施加开关(例如2＊Rnf和2N-1＊Rnf)被合上的那些单元，关联的感测开关2＊Rns和2N-1＊Rns也将合上，其将在单元电阻器2＊R和2N-1＊R的头端的节点耦合到运算放大器220的反相输入端。在运算放大器220的反相输入端的电压是在相关的电阻器2＊R和2N-1＊R的头端的电压的加权平均。运算放大器220生成必需的输出电压以平衡在其两个输入端上的电压(将它们带至VLO)。因此，运算放大器220生成克服由2＊Rnf和2N-1＊Rnf引起的电压损耗的输出电压。再一次，这一配置提高了DAC200的精度。
图3是根据本发明的一个实施例的另一个二进制加权DAC300的电路图。DAC300可包括一对运算放大器(op amp)310、320和多个单元330.1-330.N。W位宽的DAC300将有N＝W个单元。参考电压VHI和VLO可被供给相应的运算放大器310和320的同相输入。每个单元330.1-330.N可包括两对开关控制的晶体管和电阻器340.1-340.N。单元330.1-330.N可通过耦合电阻器350.1-350.N-1与输出端OUT耦合。第一单元330.1可直接连接到输出端，但单元N-1通过N-1个电阻器连接到OUT端。在这个结构中，单元电阻器340.1-340.N具有耦合电阻350.1-350.N-1的两倍电阻。图3还图示了本类型的二进制加权DAC结构共用的终端电阻器。DAC300可生成具有由输入控制码确定的在VHI和VLO之间某处的幅值的模拟电压。因此，被激励时，每个单元330.1-330.N可以与其二进制加权成反比的方式对在OUT终端的电压递增性地起作用。
图3示出了单元330.1-330.N的配置。如图示的那样，每个单元330.1-330.N的晶体管以依据其相应的电阻值的方式进行标记。在本配置中，单元330.1-330.N的施加开关Rpf、Rnf可以有共用的电阻。但是，感测开关的电阻值可以如所示地以二进制加权的方式设置。PMOS施加开关Rpf可以与第一运算放大器310的输出连接，NMOS施加开关Rnf可以与第二运算放大器320的输出连接。来自每个单元330.1-330.N的PMOS感测开关Rpf，2*Rpf，...，2N-1＊Rpf可以连接到第一运算放大器310的反相输入，每个单元330.1-330.N的NMOS感测开关Rnf，2*Rnf，...，2N-1＊Rnf可以连接到第二运算放大器320的反相输入。每个单元330.1-330.N的施加开关和感测开关可由相应的控制信号C1-CN控制。
在操作中，施加到每个单元的控制信号(比如施加到单元330.1上的信号C1)引起开关开合。这样，一个开关对(Rpf，Rps)或另一个开关对(Rnf，Rns)将响应于控制信号C1而合上，另一个开关对将打开。合上开关对(比如Rpf和Rps)导致关联的运算放大器310通过导电的施加开关(Rpf)与单元的电阻器340.1耦合。这样，连接的运算放大器310通过单元330.1对DAC的输出电压起作用。在图3的配置中，每个单元的阻抗源于该单元的电阻器340.1和两个施加开关中被控制信号C1合上的一个(在本例中为Rpf)。来自连接的放大器310的电流能够流经连接的施加开关Rpf，流经相关的单元电阻器340.1并流到输出端OUT。对于其它单元330.2-330.N，电流将流经相应的单元，进一步流经将该单元连接到OUT端的任何耦合电阻器350.1至350.N-1。
该控制信号C1还合上关联的感测开关Rps或Rns。合上的感测开关将电阻器340.1的头端连接到相关的运算放大器310或320的输入端，其生成到运算放大器310或320的反馈回路。
二进制加权DAC300的操作与图2的加权DAC200的操作相似。被激励的单元330.1-330.N对在输出端OUT处的电压提供加权的作用。对PMOS施加开关被合上的那些单元(例如单元1和3)，关联的感测开关也合上，其将在单元电阻340.1和340.3的头端的节点耦合到运算放大器310的反相输入端。在运算放大器310的反相输入端的电压是在关联的电阻器340.1和340.3的头端的电压的加权平均。权重对应于不同的施加开关的电压损耗将对DAC的总线性的影响。运算放大器310生成必需的输出电压以平衡在其两个输入端上的电压(将它们带至VHI)。因此，运算放大器310生成克服由相应的单元的施加开关Rpf引起的电压损耗的输出电压。如在前面的实施例所述，这一配置提高了DAC300的精度。
类似地，对NMOS施加开关被合上的那些单元(例如单元330.2和330.N)，关联的感测开关也合上，其将在单元电阻器340.2和340.N的头端的节点耦合到运算放大器320的反相端。在运算放大器320的反相输入端的电压是在相关的电阻器340.2和340.N的头端存在的电压的加权平均。运算放大器320生成必需的输出电压以平衡在其两个输入端上的电压(将它们带至VLO)。因此，运算放大器320生成克服由相应的单元330.2和330.N的施加开关引起的电压损耗的输出电压。再一次，这一配置提高了DAC300的精度。
图4是根据本发明的一个实施例的另一个DAC400的电路图。DAC400被组织成其中称为“范围”的多个子电路中，每一个范围都包括相应的一对运算放大器410.1/420.1、410.2/420.2和多个单元。尽管在图4中示出了两个范围，但DAC400可以如所期望地包括额外的范围。在第一范围内的运算放大器410.1、420.1可以分别与运算放大器的同相输入上的VHI和VLO电压耦合。其它范围的运算放大器(例如运算放大器410.2、420.2)的同相输入可以与第一对运算放大器410.1、420.1的同相输入耦合。图4还示出了在该终端范围中的终端电阻器。
在操作中，每个运算放大器410.1和420.2将生成输出电压以平衡在其输入端的输入电压。因此，运算放大器410.1生成电压以将在其同相输入端上的电压带至VHI，运算放大器410.2可以将这个电压用作其参考电压。类似地，运算放大器420.1生成电压以将在其同相输入端上的电压带至VLO，运算放大器420.2可以将这个电压用作其参考电压。这一配置将VHI和VLO扩展到DAC400中的所有的运算放大器。
可替换地，运算放大器410.1和420.2的同相输入可以分别直接连接到VHI和VLO(未示出)。连接所有运算放大器410.1，420.2，410.1，420.2的同相输入可能会引入非线性，然而，由于运算放大器的偏置效应，非线性应不会发生在图4所示的实施例中。
每个单元430.1-430.N可包括两个互补型(如PMOS和NMOS)的施加/感测开关对和关联的电阻器2R。在每个范围中的PMOS施加开关可与相关联的第一运算放大器的输出耦合，相关联的PMOS感测开关可与同一运算放大器的反相输入端耦合。例如，单元430.1-430.5的PMOS施加开关被示为与运算放大器410.1的输出耦合，单元430.6-430.N的PMOS施加开关被示为与运算放大器410.2的输出耦合。每个单元的感测开关可与其关联施加开关所连接的运算放大器410.1，410.2的反相输入端耦合。类似地，在每个范围中的NMOS施加开关可与属于该范围的第二运算放大器420.1或420.2的输出耦合，在每个范围中的NMOS感测开关可与属于该范围的运算放大器420.1或420.2的反相输入端耦合。
在DAC400内使用多个范围允许电路设计师能在每个范围内重设晶体管电阻。如图4所示，每个范围可以有至少一个单元430.1(范围1)和430.5(范围2)，PMOS和NMOS感测开关的基准电阻设为Rps和Rns。在每个范围中，作为二进制加权结构的一部分的单元430.4-430.5和430.7-430.8可以有感测开关，该感测开关的电阻根据其相对的权重来设置。在DAC400内的使用范围对例如16-20位DAC的高位宽电路DAC设计师是方便的。不使用该范围，感测开关阻值将从基准电阻器R变化到(216-1)＊R(32768*R)或(220-1)＊R(524，288*R)。因此，使用范围能够简化在DAC之内的施加开关的提供。
如指出的，每个范围可包括多个单元，每个单元包括两个互补型的施加/感测开关对。使用该范围，单元可作为二进制加权DAC集成，或以混合等权分割DAC和二进制加权DAC的结构的混合配置集成。因此，范围1被例示为具有第一组等权单元430.1-430.3(示出为单元0-3)和以二进制加权配置提供的第二组单元430.4-430.5(单元4-K)。范围2被例示为由纯二进制加权配置提供。
可以使最高有效范围中的位数足够大，从而较低范围中使用的运算放大器的运算放大器偏置电压减小足够大的程度，使得在较低范围内的运算放大器的偏置引起可以忽略的INL误差。例如，如果在较高的范围内有9位，则在下一最高范围中使用的运算放大器的运算放大器偏置电压将继续对输出中的INL误差起作用，但这一误差被减小了29(除以512)。使用这个技术，较小较便宜较低精度的运算放大器可以在对应于输入数字码中的较低有效位的范围内使用。在较高范围中有对位的数量低敏感的INL误差，在于当更多的位被添加到该范围中时，INL误差增加很小。将此与运算放大器偏置电压对INL的作用平衡，可在一个实施例中发现，在较高范围中有9位是一个好的协调。
由于分段式DAC结构耗费的区域，对于为分段式配置分配相对少的单元而将其余单元分配给二进制加权配置是有益的。分段式配置可对应于输入数字字(input digital word)的相对小数目的位位置(bitposition)(比如从最高有效位位置开始的前3位)。这种配置提供了在DAC作为集成电路制造时在操作精度和面积保留之间的适当的平衡。
虽然与图1-3的实施例相比，图4的配置有变化，但操作的基本原理是相似的。每个被激励的单元430.1-430.N根据其权重对在输出端的电压OUT起作用。例如考虑范围1。对于PMOS施加开关被合上的那些单元(例如单元430.1和430.5)，关联的感测开关Rps和4*Rps也合上，将在单元电阻2R的头端的节点耦合到运算放大器410的反相输入端。在运算放大器410的反相输入端的电压是在关联电阻2R的头端的电压的加权平均。运算放大器410.1生成必需的输出电压以平衡在其两个输入端上的电压(将它们带至VHI)。因此，运算放大器410.1生成克服由被激励的单元430.1、430.5的施加开关Rpf引起的电压损耗的输出电压。类似地，在第二范围中的合上的PMOS施加和感测开关在运算放大器410.2的反相输入给出一个电压，该电压是在与合上的PMOS开关关联的电阻器的头端的电压的加权平均。运算放大器410.2生成必需的输出电压以平衡在其两个输入端上的电压(将它们带至VHI)，这消除了在合上的PMOS施加开关两端的电压损耗。
类似地，对于NMOS施加开关被合上的那些单元(例如单元430.2-430.4)，关联的感测开关Rns也合上，将在单元电阻器2R的头端的节点耦合到运算放大器420的反相输入端。在运算放大器420的反相输入端的电压是在与合上的NMOS施加开关关联的电阻器的头端的电压的加权平均。运算放大器420可生成必需的输出电压以平衡在其两个输入端上的电压(将它们带至VLO)。因此，运算放大器420生成克服由合上的NMOS施加开关引起的电压损耗的输出电压。类似地，在第二范围中的合上的NMOS施加开关和感测开关在运算放大器420.2的反相输入端提供一个电压，该电压是在与合上的NMOS开关关联的电阻器的头端的电压的加权平均。运算放大器420.2生成必需的输出电压以平衡在其两个输入端上的电压(将它们带至VLO)，其消除了在合上的NMOS施加开关两端的电压损耗。如上所述，这一配置提高了DAC400的精度。
如所论述的，上述结构缓和了与起因于开关电阻和器件不匹配的电压损耗有关的许多问题。但是，在优选的实施例中，其它的实用步骤也可以是有益的：
·在对应于最高有效位的单元(带有最大权重的电阻和开关)中，可以将施加开关的尺寸做得比感测开关的尺寸大数倍。对于开关的给定总面积，这减少了总的INL误差，并降低了对在开关、电阻器和运算放大器之间的通路的寄生电阻的灵敏度。
·在任何范围内的极限DAC数字码，一种类型的全部开关(比如PMOS开关)是有源的，另一类型的开关都不是有源的。DAC可包括感测这一状态，以及闭合在与无源运算放大器的施加和感测连接之间的附加的开关的电路。这样做完成了到无源运算放大器的反馈回路，防止运算放大器不使用时饱和，所述饱和会在系统向另一较小极限码转换时引入恢复延迟。
·可在与每个运算放大器的施加和感测连接之间添加一个小电容。该电容可改善在有很少的开关连接到一个运算放大器上且通过该少数量的开关的电阻大时的瞬态特性。
·到每个开关的背栅连接可选择为使得有从栅极/漏极到背栅的在硅PN结两端的小的负电压。这减小了特别是在当施加开关两端的电压降另外将稍微地正向偏压这个PN结时的高温下的泄漏误差。
·运算放大器可选择为具有低的输入偏置电流(Ib)。该输入偏置电流是前面的DAC结构的INL误差的新的源，但可以通过使用带有MOS输入的运算放大器而使该源可忽略不计。可替换地，被设计为使Ib最小化的双极输入运算放大器使这个误差可忽略不计。
上述实施例已说明了两对互补型施加/感测开关的单元，一对是PMOS器件，第二对是NMOS器件。这一配置可能在操作时是有益的，这是因为互补型器件固有响应于共同控制信号的不同的导电性质。PMOS器件一般相对于其控制信号在高压下传导信号，NMOS器件一般相对于其控制信号在低压下传导信号。本发明的原理并不是局限与此。有可能提供两对公共器件类型的施加/感测开关，例如，两对都是PMOS或NMOS器件。在这种实施例中，为了提供互补操作，一个施加/感测对可以通过反相器连接到控制信号上。
这里具体图示和描述了本发明的几个实施例。但是，应当理解，本发明的更改和变化由上述教示所覆盖并且在所附权利要求的范围之内，而没有脱离本发明的精神和预期的保护范围。

Claims (17)

1.一种数模转换器(DAC)，包括：
一对运算放大器，每个运算放大器有与相应的源电压耦合的第一输入；和
多个开关控制的单元，每个单元包括：
电阻器；
第一施加/感测开关对，相互串联耦合且响应于控制信号的第一状态而导电，第一对开关的中间节点与电阻器耦合，第一对的施加开关与第一运算放大器的输出耦合，第一对的感测开关与第一运算放大器的第二输入耦合；
第二施加/感测开关对，相互串联耦合且响应于控制信号的第二状态而导电，第二对开关的中间节点与第一对开关的中间节点耦合，第二对的施加开关与第二运算放大器的输出耦合，第二对的感测开关与第二运算放大器的第二输入耦合。
2.如权利要求1所述的数模转换器，其特征在于，
在第一对中的感测开关有导电电阻，该电阻根据权重增减，感测开关的单元在被激励时以该权重对DAC的输出电压起作用，和
在第二对中的感测开关有导电电阻，该电阻根据权重增减，感测开关的单元在被激励时以该权重对DAC的输出电压起作用。
3.如权利要求1所述的数模转换器，其特征在于，在操作中，多个第一施加/感测开关对能够同时开关到第一运算放大器，多个第二施加/感测开关对能够同时开关到第二运算放大器。
4.如权利要求1所述的数模转换器，其特征在于，DAC有分段式结构。
5.如权利要求4所述的数模转换器，其特征在于，所有单元的电阻器的电阻相互相等。
6.如权利要求4所述的数模转换器，其特征在于，第一对的感测开关的电阻与第一施加开关的电阻相等，第二对的全部感测开关的电阻与第二施加开关的电阻相等。
7.如权利要求1所述的数模转换器，其特征在于，DAC有二进制加权R2R结构。
8.如权利要求1所述的数模转换器，其特征在于，
第一对的感测开关的电阻根据开关的单元指定的二进制加权而递增，和
第二对的感测开关的电阻根据开关的单元指定的二进制加权而递增。
9.如权利要求7所述的数模转换器，其特征在于，所有单元的电阻器的电阻依据电阻器的单元指定的二进制加权而递增。
10.如权利要求1所述的数模转换器，其特征在于，DAC有二进制加权R2R结构和分段式结构的混合的结构。
11.如权利要求1所述的数模转换器，其特征在于，第一对开关是PMOS晶体管，第二对开关是NMOS晶体管。
12.如权利要求1所述的数模转换器，其特征在于，还包括：
第二对运算放大器，每个运算放大器有与第一对运算放大器的相应一个的输入耦合的第一输入；和
第二多个开关控制的单元，每个单元包括：
电阻器；
第一施加/感测开关对，相互串联耦合且响应于控制信号的第一状态而导电，第一对开关的中间节点与电阻器耦合，第一对的施加开关与第二对运算放大器的第一运算放大器的输出耦合，第一对的感测开关与第二对运算放大器的第一运算放大器的第二输入耦合；
第二施加/感测开关对，相互串联耦合且响应于控制信号的第二状态而导电，第二对开关的中间节点与第一对开关的中间节点耦合，第二对的施加开关与第二对运算放大器的第二运算放大器的输出耦合，第二对的感测开关与第二对运算放大器的第二运算放大器的第二输入耦合。
13.如权利要求12所述的数模转换器，其特征在于，
第一对运算放大器和第二对运算放大器定义相应的范围，
每个范围内的单元的选定的第一感测开关的电阻根据与单元被激励时对DAC的输出电压的作用对应的二进制加权而递增，和
每个范围内的单元的选定的第二感测开关的电阻根据与单元被激励时对DAC的输出电压的作用对应的二进制加权而递增。
14.一种数模转换器(DAC)，包括：
多对运算放大器，每对运算放大器定义了DAC的相应的范围；
用于每个范围的多个开关控制的单元，每个单元包括：
电阻器；
第一施加/感测开关对，相互串联耦合且响应相应的控制信号的第一状态而导电，第一对开关的中间节点与电阻器耦合，第一对的施加开关与在相应的范围内的第一运算放大器的输出耦合，第一对的感测开关与在相应的范围内的第一运算放大器的第二输入耦合；
第二施加/感测开关对，相互串联耦合且响应于控制信号的第二状态而导电，第二对开关的中间节点与第一对开关的中间节点耦合，第二对的施加开关与在相应的范围内的第二运算放大器的输出耦合，第二对的感测开关与在相应的范围内的第二运算放大器的第二输入耦合。
15.如权利要求14所述的数模转换器，其特征在于，对于至少一个范围内的所有单元：
第一感测开关的电阻根据与单元被激励时对DAC的输出电压的相应作用对应的二进制加权而递增，和
第二感测开关的电阻根据与单元被激励时对DAC的输出电压的相应作用对应的二进制加权而递增。
16.如权利要求14所述的数模转换器，其特征在于，对于至少一个范围内的选定单元：
第一感测开关的电阻根据与单元被激励时对DAC的输出电压的相应作用对应的二进制加权而递增，和
第二感测开关的电阻根据与单元被激励时对DAC的输出电压的相应作用对应的二进制加权而递增。
17.如权利要求15所述的数模转换器，其特征在于，第一感测开关的基准电阻和第二感测开关的基准电阻在每个范围中重设。
CN200910164430.6A 2009-06-12 2009-08-03 具有克服开关损耗的电路结构的数模转换器 Expired - Fee Related CN101924559B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/483,295 US7884747B2 (en) 2009-06-12 2009-06-12 Digital to analog converters having circuit architectures to overcome switch losses
US12/483,295 2009-06-12

Publications (2)

Publication Number Publication Date
CN101924559A true CN101924559A (zh) 2010-12-22
CN101924559B CN101924559B (zh) 2015-05-13

Family

ID=43305971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910164430.6A Expired - Fee Related CN101924559B (zh) 2009-06-12 2009-08-03 具有克服开关损耗的电路结构的数模转换器

Country Status (6)

Country Link
US (2) US7884747B2 (zh)
JP (1) JP5166375B2 (zh)
CN (1) CN101924559B (zh)
DE (1) DE102009058793B4 (zh)
TW (1) TWI456909B (zh)
WO (1) WO2010144825A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118171A (zh) * 2011-03-31 2011-07-06 济南卓信智能科技有限公司 基于微控制器的d/a转换电路
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
CN117411489A (zh) * 2023-12-15 2024-01-16 深圳市山海半导体科技有限公司 一种电压输出型数模转换器及其驱动器以及电子设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154433B2 (en) 2010-08-27 2012-04-10 Analog Devices, Inc. Linearity correction circuit for voltage mode DAC
US8988259B2 (en) 2013-02-19 2015-03-24 Analog Devices Global Voltage generator, switch and data converter circuits
CN106664095B (zh) * 2014-05-06 2020-06-30 德克萨斯仪器股份有限公司 数字模拟转换器
WO2018182660A1 (en) * 2017-03-31 2018-10-04 Intel IP Corporation Mapping circuit and method for selecting cells of a multi core hybrid i/q digital to analog converter
US10909449B2 (en) * 2017-04-14 2021-02-02 Samsung Electronics Co., Ltd. Monolithic multi-bit weight cell for neuromorphic computing
US10855299B2 (en) * 2018-09-07 2020-12-01 Mediatek Singapore Pte. Ltd. Resistive DAC with summing junction switches, current output reference, and output routing methods
US10862502B2 (en) 2019-03-04 2020-12-08 Analog Devices International Unlimited Company ADC output drift correction techniques
US20220416805A1 (en) * 2021-06-28 2022-12-29 Infinera Corporation High linearity resistive digital-to-analog converters with dynamic control for temperature and voltage invariant on-resistance of switches

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234654A (zh) * 1998-02-26 1999-11-10 日本电气株式会社 数模转换器以及使用其的半导体集成电路和测试方法
US6222473B1 (en) * 1999-04-26 2001-04-24 Maxim Integrated Products, Inc. Method and apparatus for digital to analog converters with improved switched R-2R ladders
CN1484889A (zh) * 2001-04-06 2004-03-24 皇家菲利浦电子有限公司 数模转换器
US20040257254A1 (en) * 2003-06-19 2004-12-23 Xuewen Jiang Differential digital-to-analog converter

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202125A (en) * 1981-06-08 1982-12-10 Olympus Optical Co Ltd Variable reference voltage generating circuit
US4558242A (en) * 1983-02-11 1985-12-10 Analog Devices, Incorporated Extended reference range, voltage-mode CMOS D/A converter
US4646299A (en) * 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
US4800365A (en) * 1987-06-15 1989-01-24 Burr-Brown Corporation CMOS digital-to-analog converter circuitry
US5075677A (en) * 1989-07-27 1991-12-24 Analog Devices, Inc. Voltage-switching d/a converter using p- and n-channel MOSFETs
JPH057159A (ja) * 1990-08-18 1993-01-14 Fujitsu Ltd デイジタル−アナログ変換器
JPH06120835A (ja) * 1992-10-08 1994-04-28 Nec Corp 電圧加算式ｄ／ａコンバータ
US5684481A (en) * 1994-03-18 1997-11-04 Analog Devices Rail-to-rail DAC drive circuit
JP3779056B2 (ja) * 1998-01-30 2006-05-24 富士通株式会社 電圧発生回路、及び、ｄ／ａ変換回路
US6181263B1 (en) * 1999-02-26 2001-01-30 Linear Technology Corp. Signal processor
US6529152B1 (en) * 1999-10-15 2003-03-04 Cyngal Integrated Products, Inc. High precision SAR converter using resistor strip with auto zeroing function
JP4299419B2 (ja) * 1999-11-08 2009-07-22 富士通マイクロエレクトロニクス株式会社 デジタルアナログ変換回路
US6567026B1 (en) * 2000-06-22 2003-05-20 Analog Devices, Inc. Voltage scaling digital-to- analog converter with impedance strings
US6885236B2 (en) * 2002-06-14 2005-04-26 Broadcom Corporation Reference ladder having improved feedback stability
US6885213B2 (en) * 2002-09-13 2005-04-26 Logicvision, Inc. Circuit and method for accurately applying a voltage to a node of an integrated circuit
US7116253B2 (en) * 2003-08-05 2006-10-03 Stmicroelectronics N.V. Radio frequency digital-to-analog converter
US7271610B2 (en) * 2004-12-17 2007-09-18 Teradyne, Inc. Using a parametric measurement unit to sense a voltage at a device under test
US7403030B2 (en) * 2004-12-17 2008-07-22 Teradyne, Inc. Using parametric measurement units as a source of power for a device under test
US7256600B2 (en) * 2004-12-21 2007-08-14 Teradyne, Inc. Method and system for testing semiconductor devices
JP2006318381A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp 電圧発生回路
US7489186B2 (en) * 2006-01-18 2009-02-10 International Rectifier Corporation Current sense amplifier for voltage converter
US8093958B2 (en) * 2007-12-05 2012-01-10 Integrated Device Technology, Inc. Clock, frequency reference, and other reference signal generator with a controlled quality factor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234654A (zh) * 1998-02-26 1999-11-10 日本电气株式会社 数模转换器以及使用其的半导体集成电路和测试方法
US6222473B1 (en) * 1999-04-26 2001-04-24 Maxim Integrated Products, Inc. Method and apparatus for digital to analog converters with improved switched R-2R ladders
CN1484889A (zh) * 2001-04-06 2004-03-24 皇家菲利浦电子有限公司 数模转换器
US20040257254A1 (en) * 2003-06-19 2004-12-23 Xuewen Jiang Differential digital-to-analog converter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118171A (zh) * 2011-03-31 2011-07-06 济南卓信智能科技有限公司 基于微控制器的d/a转换电路
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
CN106341130B (zh) * 2016-08-30 2019-08-13 中国科学院上海高等研究院 数模转换器
CN117411489A (zh) * 2023-12-15 2024-01-16 深圳市山海半导体科技有限公司 一种电压输出型数模转换器及其驱动器以及电子设备

Also Published As

Publication number Publication date
US20100315277A1 (en) 2010-12-16
JP2010288247A (ja) 2010-12-24
CN101924559B (zh) 2015-05-13
TWI456909B (zh) 2014-10-11
DE102009058793B4 (de) 2015-09-17
WO2010144825A1 (en) 2010-12-16
JP5166375B2 (ja) 2013-03-21
US20120050084A1 (en) 2012-03-01
TW201044794A (en) 2010-12-16
US7884747B2 (en) 2011-02-08
DE102009058793A1 (de) 2011-02-17

Similar Documents

Publication Publication Date Title
CN101924559B (zh) 具有克服开关损耗的电路结构的数模转换器
CN101399522B (zh) 多输入运算放大电路及使用其的数字/模拟转换器
CN103297056B (zh) D/a转换器
US7903013B2 (en) Semiconductor device
US6433727B1 (en) AD converter with a power saving circuit and its control method
CN102195654B (zh) 紧凑型数模转换器
US5119095A (en) D/a converter for minimizing nonlinear error
CN102859462A (zh) 带隙参考电路和方法
KR910015127A (ko) Da 변환기
JP3022815B2 (ja) 中間電位生成回路
US6344815B2 (en) Digital-to-analog converter
CN101242174B (zh) 半导体开关
US10333542B2 (en) Digital-to-analog converters having a resistive ladder network
US6337648B1 (en) MOS transistor digital-to-analog converter
US5136293A (en) Differential current source type d/a converter
US6268819B1 (en) Bit interpolation in a resistor string data converter
US8154433B2 (en) Linearity correction circuit for voltage mode DAC
JP3206138B2 (ja) 電流加算型ｄ／ａ変換器
US5448238A (en) Method and apparatus for digital to analog conversion using GaAs HI2 L
Singor et al. A low-power high-speed 10-bit CMOS-compatible D/A converter
JP3628820B2 (ja) 相補型電流源
JPH10107635A (ja) ２セグメントラダー回路及びデジタル・アナログ変換器
US20040212523A1 (en) Current cell type digital-to-analog converter
JPS61173524A (ja) デジタル・アナログ変換器
US7649382B2 (en) Apparatus to reduce voltage swing for control signals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150513