CN1484889A - 数模转换器 - Google Patents

数模转换器 Download PDF

Info

Publication number
CN1484889A
CN1484889A CNA028020200A CN02802020A CN1484889A CN 1484889 A CN1484889 A CN 1484889A CN A028020200 A CNA028020200 A CN A028020200A CN 02802020 A CN02802020 A CN 02802020A CN 1484889 A CN1484889 A CN 1484889A
Authority
CN
China
Prior art keywords
switch
ladder
digital
resistor
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028020200A
Other languages
English (en)
Inventor
C・M・戈尔曼
C·M·戈尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1484889A publication Critical patent/CN1484889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground

Abstract

一种数模转换器，包含至少第一和第二电阻阶梯(A，B)，和至少两个开关组合(SwA，SwB等)，并包含按一个数字输入信号的至少MSB控制所述开关的装置，还包含连接元件(Rx)，将两个电阻阶梯尾端相连形成一个环拓扑，所述连接元件包含用于得到两个模拟输出以便形成一个差动模拟输出信号的元件。输出装置可以包含另一个电阻阶梯和开关组合(C，D)，以分段的方式提供更高的分辨率。第一和第二开关组合在阶梯的供电端，避免了负载效应。可以选择的，每个开关都构成一个匹配开关对中的一个，该匹配开关对作为一对开关被控制闭合和打开，工作状态中的第二个开关向一个放大器(AMPA，AMPB)提供一个反馈，从而使基准电压在加到阶梯上时，不受开关电阻的影响。

Description

数模转换器
技术领域
本发明有关数模转换器(DAC)，更具体地说，有关电阻阶梯数模转换器。
技术背景
已知在需要将一个数字字转换为模拟信号的大量应用场合中，都使用DACs。当今已日益进入数字时代，我们的音乐，电视，电影和通信都是数字编码的，因此，对这类设备的需求日益增加。
图1中显示了DAC的基础电阻阶梯形式。在基准电压源Vref+和Vref-之间串联P-1个电阻。将电压分为(Vref+-Vref-)/P-1步。包含Vref+和Vref-在内有P个抽头。这些抽头中的每一个都经一个相应的开关与模拟输出Vout相连。输入的数字字被译码并用来使其中的一个开关闭合。从而产生相应的输出电压。输出电压被一个高阻抗输出级2缓存，因此，该开关的阻抗不会引起压降。
由于P很大，需要大量电阻和开关(一个20位的DAC可能需要超过一百万个电阻和开关)，因此这种设计方案很浪费。如本技术中已知的，P可被分解为P＝MN，因此，通过将该电阻阵列分为一些级，可以用远比图1中的电路少的电阻和开关实现同样的功能。
例如，US-A-5495245中描述了一个DAC，其中，电阻阶梯被分为两个独立的外阶梯和一个内阶梯。每个外阶梯都划分一个满量程电压并根据数字输入字的最高有效位(MSBs)选择一个抽出点。内阶梯的另一端与该外阶梯上的所选抽头连接，因此，随着输入信号MSBs的改变，内阶梯所跨越的电压间隔能有效地滑上滑下。内阶梯的开关响应于最低有效位(LSBs)，用于在MSBs所定义的间隔内，选择最终的输出电压。
另一种分段DAC设计见于US-A-5554986和US-A-5703588。在这类设备中已知有各类误差源，由电阻值的不完全匹配，开关阻抗，负载影响等因素引起。
在US-A-5495245中，允许两个外阶梯中的所有电流都流经内阶梯，这样就消除了辅助阶梯对外电阻阶梯的负担。为更有效地工作，这就要求内阶梯电阻是成比例的，以使内阶梯的总电阻等于外阶梯中一个单独电阻的阻值。其缺点是可能存在阻值的不匹配，这是因为只有在同样值或简单比例的电阻间才容易达到匹配。若阻值不是刚好匹配的，则每次移动内阶梯，都会出现一个误差。
另外，在已知的设计方案中，在Vref+和Vref-之间流过的一些或全部电流必须借助于MSB开关进行转移，以操作内阶梯。每个开关都有一个非零阻值，在同一阶梯中，这一阻值随开关的不同而不同，并串联在内外阶梯间。这就会使得在内阶梯阻值和外阶梯阻值之间匹配时出现失真(？)。为降低该误差，就要求大的开关，而这将占据前面利用分段所节省下来的空间。
发明内容
本发明试图提供一个改进的分段阶梯DAC设计，它能消除以上所提到的这些缺点。独立地，本发明还提供了差动输出DAC设计，而非单端输出，并且，不需要使线路的规模加倍。
一方面，本发明提供一个数模转换器，该转换器包含至少第一和第二电阻阶梯，并包含至少第一和第二开关组合，还包含用于根据一个数字输入信号的至少最高有效位控制所述开关的装置，包含第一和第二连接装置，用于将所述第一和第二电阻阶梯尾端相连，形成一个环拓扑，所述第一和第二连接装置包含用于得出相应的第一和第二模拟输出信号，以生成一个差动模拟输出信号的装置。
第二方面，本发明提供一个分段式的数模转换器，该转换器包含至少第一、第二和第三电阻阶梯，并包含至少第一、第二和第三开关组合，其中，头两个电阻阶梯通过一个负载电阻串联，第三个电阻阶梯跨过该负载电阻连接，一个基准电压源可以通过第一和第二开关组合中相应的开关，连接到第一和第二电阻阶梯中每一个的选定点上，所述开关是根据一个数字输入信号的最高有效位选择的，并且，其中可以通过第三开关组合中相应的一个开关，将一个输出端连接到第三电阻阶梯上的一个选定点，所述开关是根据该数字输入信号的最低有效位选择的。
第三方面，本发明提供一个数模转换器，该转换器包含至少第一和第二电阻阶梯和至少第一和第二开关组合，还包含用于根据一个数字输入信号的至少最高有效位控制所述开关的装置，其中，第一和第二开关组合中的每一个开关都构成一个匹配开关对(它们作为一对开关被控制闭合和打开)中的一个，第二个开关向一个放大器提供一个反馈，因此，一个基准电压可以不受开关阻值的影响，加到阶梯上。
在附加权利要求中定义了本发明的这些和其它可选特性。本发明的这三个方面可互相独立地使用。本发明的这三个方面也可互相结合使用，如以下实例中所详细介绍的。
附图说明
以下，结合附图，举例说明一个常规的电阻阶梯DAC和本发明的实例，附图中：
图1举例说明了一个常规的电阻阶梯DAC；
图2显示了一个新颖的具有环结构的差动电阻阶梯DAC；
图3举例说明了一个新颖的分段阶梯DAC，它能减小对开关阻值和电阻不匹配的敏感度；
图4举例说明了一个结合图2和图3特性的差动分段电阻阶梯DAC；
图5举例说明了另一个差动分段电阻阶梯DAC，它消除了开关阻值误差。
具体实施方式
图2显示了一个基本形式的差动环形DAC。其中有一个单级DAC，包含两个MSB电阻阶梯(阶梯A和阶梯B)。阶梯A中的电阻被记为RA1，RA2，RA3...RA(M-1)，此处，M-1个电阻组成了该电阻阶梯。类似的，阶梯B中的电阻被记为RB1，RB2，RB3...RB(M-1)。
电阻阶梯A经一组M个开关(SWA0，SWA1...SWA(M-1))与一个基准电压源Vref+相连，每个开关都将阶梯上的一个不同的点连接到基准电压源Vref+上，开关SwA0和SwA(M-1)分别连接到该阶梯的头和尾部。所有的电阻RA，RB和RX都有一个标准值R。类似的，阶梯B由另一组M个开关(SWB0，SWB1...SWB(M-1))连接到Vref-端。
这两个电阻阶梯互相头尾相连，形成一个新颖的环结构(即，RA(M-1)接RB1，RA1接RB(M-1))。从这些阶梯相连接的每个点处取一个输出。这就提供了一个差动输出。
作为一个单级转换器，在要求非常低的电源时，该实例特别有用。该实例的另一个优点是，不存在输出开关，因此，不存在低功率干线的T门电路的非线性问题。
在图3中显示了一个分段DAC。该DAC包含三个电阻阶梯。头两个阶梯(阶梯A和阶梯B)是最高有效位(MSB)或“粗”阶梯，第三个阶梯(阶梯C)是最低有效位(LSB)或“精”阶梯。MSB阶梯A和阶梯B由另一个电阻RX连接在一起，该电阻与两个阶梯都是串联的。
电阻阶梯A经一组M个开关(SWA0，SWA1...SWA(M-1))与一个基准电压源Vref+相连，每个开关都将该阶梯上的一个不同的点连接到基准电压源Vref+上，开关SWA0和SWA(M-1)分别连接到该阶梯的头和尾部。类似的，阶梯B由另一组M个开关(SWB0，SWB1...SWB(M-1))连接到Vref-端。
第三个电阻阶梯(阶梯C)由N-1个电阻(RC1，RC2，...RC(N-1))串联组成。该辅助阶梯与位于阶梯A和阶梯B之间的电阻RX并联。
所有的电阻RA，RB，RC和RX都有一个标准值R。
该DAC的输出Vout，经另一组N个开关SWC0，SWC1...SWC(N-1)，由该第三阶梯取出，这些开关分别接该阶梯上每两个电阻之间的位置，开关SWC0和SWC(N-1)分别接阶梯的头部和底部(分别与RA1和RB(M-1)相连)。
Vref+和Vref-被接入MSB阶梯的位置由该MSB电阻阶梯中的开关SWA和SWB控制，这些开关由一个译码器(未示出)根据数字字的MSB设置。在任何一个时刻，在每个阶梯中都只有一个开关闭合。另外，每当阶梯A中的一个开关闭合时，阶梯B中与之相应的开关也闭合。例如，若开关SWA2闭合，则SWB2也闭合，两个MSB阶梯中的其它开关此时都不闭合。这就确保了在Vref+和Vref-之间总是连接有一串M个电阻
因此，这两个MSB阶梯(A和B)可被有效地看作连接在Vref+和Vref-之间的一个阶梯，该阶梯具有M个电阻，其中，根据译码器输出端的MSB，改变RX电阻(也即经RX连接的阶梯C)相对于该阶梯中其余M个电阻的位置。由于RX可位于M个位置，且每个位置有N个抽头，因此，一共有MN个抽头。因此，若MN等于P，则此处有与图1的基本电阻DAC相同数量的抽出点，不过，此处所用的电阻及开关远远小于图1中所用的电阻和开关。
该电路的一般用途是以P步的分辨率，将一个二进制数字字转换为一个模拟电压。在这种情况下，P＝2Z。它可被分解为2Z＝2X2r。因此，M＝2X，N＝2r。对X个最高有效位译码，以选择阶梯A和B中的开关，对Y个最低有效位译码，以选择阶梯C中的开关。
和图1中的基准电阻DAC一样，察看各点处的电压，可以认为在该设计中，Vout的LSB步距是(Vref+-Vref-)/P-1。事实上正是如此。电阻RX有一个阻值为(N-1)R的并联电阻阶梯。因此，该电阻两端的阻值为：
Rt＝Rx//(N-1)R＝R(N-1)/N＝Rt
在Vref+和Vref-之间有包含该电阻在内的M个电阻。因此该阶梯阻值为：
(M-1)R+R(N-1)/N＝(M-1/N)R＝((MN-1)/N)R
该阻值必须被分为(MN-1)(即P-1)阶。因此每步的阻值是(1/N)R。
由于Rt＝((N-1)/N)R，并且它被分为N-1个部分，因此，每步等于(1/N)R。另外，Rt和一个标准R之间的差值也是(1/N)R。因此当开关将Rx的位置上移一步时，在新位置的底部和老位置的顶部之间就引起一个(1/N)R的步距。
这一DAC和常规设计之间的关键区别在于，开关被放置在电阻阶梯的与Rx相对的一侧(即馈电侧)。这就是说，在如前面所描述的那样计算与阶梯C并联的Rx的等效电阻时，不必考虑开关的固有阻抗，从而消除的非线性的起因。一个固有阻抗的影响是略微降低值的范围，在已知的设计中都是这种情况。与US 5495245相比，另一个好处是所有的电阻都有同样的阻值R，这样，匹配起来就更加容易。
图4中显示了一个电路，该电路组合了以上两种方法，提供了一个带差动输出的分段DAC。我们一般希望输出是差动的，因为差动输出能消除输出端出现的接地节点上的噪声，从而得到一个低的电源衰减率。
和以前一样，有两个MSB阶梯，A和B，一个第一Rx电阻，Rx1，连接在电阻RA1和RB(M-1)之间，并且，一个第三电阻阶梯(阶梯C)跨接在该电阻上。该电阻阶梯由一组开关连接到一个输出端Vout+。
不过，在这一实例中，有一个第二Rx电阻，Rx2，它连接在电阻RA(M-1)和RB1之间(即图3中阶梯A的顶部和阶梯B的底部之间)。有一个第二LSB电阻阶梯(阶梯D)跨接在该电阻两端，该电阻阶梯包括RD1～RD(N-1)。和阶梯C一样，该辅助阶梯经开关连接到一个辅助输出端Vout-。
从而，形成了由阶梯A，阶梯B，Rx1和Rx2组成的电阻环。当基准电压被连接到该环上时，在Vref+和Vref-之间提供了两个并联的完全分裂的DAC，其中的一个围绕Rx1，另一个围绕Rx2。这些DAC中的Rx1和Rx2被放置在互相对立的位置。这就使得能够得到两个相反的输出，Vout+和Vout-(每个DAC一个)。输出Vout+和Vout-间的差值代表与数字输入相对应的一个差动输出。虽然LSB阶梯是加倍的，但MSB阶梯是在差动电路两等分间共享的，从而节省了所需的开关和电阻数量。
应指出，在第一和第二阶梯中的电阻间保持1∶1的比率可以使负载效果正好是一个LSB。和以前一样，开关阻抗是和电源串联的，不只是LSB阶梯自身，这就保持了好的线性度。
在图5中描述了对本发明差动输出DAC的一个改进措施。其中描述了一个8位DAC，M＝N-16。该DAC使用了和图4中的差动DAC相同的基础设计，其中，MSB电阻阶梯A和B由两个电阻Rx1和Rx2连接起来，在这两个电阻上都跨接有另一个LSB电阻阶梯(C和D)。和以前一样，通过开关从这些LSB阶梯生成一个差动输出。
此处，在MSB阶梯A和B中的每个点，不是只包含一个单独的开关SwB0，SwA0(等等)，而是在每个点都包含一对开关。在图中，每个位置都被标为0000到1111，该标记对应于MSB值0000到1111，这是由哪一对特定的开关被闭合了确定的。例如，一对开关被标记为SwA[1011]和SwA’[1011]。对于每一个阶梯A和B，都提供了一个运算放大器AMPA和AMPB，基准电压Vref+和Vref-被提供给适当的放大器的同相输入端。每个阶梯中放大器的输出都被提供给开关SwA的外环，而内环SwA’等向各放大器的倒相输入端提供一个敏感信号。以这种方式，获得了一个“强制-敏感”结构，它能刚好将电阻阶梯上的期望点置为基准电压，从而消除了开关电阻引起的所有偏移。应指出，反馈SwA’开关可以采用最小的开关，这是因为，由于缓冲输入的高阻抗，该开关并不传导任何电流。
因此，四个最高有效位选择阶梯A和B中应闭合哪些开关。每个代码都代表该环的一个轴，该轴上分布有四个开关。对于一个特定的MSB代码，该轴上所有的开关都闭合，而其它所有的开关都打开。这四个闭合的开关就为每个基准电压提供了一条强制-敏感通路。所选定的轴与该电阻环相交的两个点分别由基准缓冲器充电到Vref+和Vref-。四个LSB的转换方式和以前的例子一样。应指出，在该情况下，与每个Rx并联的有15个电阻，提供有16个抽出点。在阶梯A和B中也有同样数量的电阻。因此，一共有256或28个抽出点。
图中用于代表转换器的开关的符号表示的是T-gate开关，由于该开关的多功能性，推荐使用这种开关。不过，本技术专业人员很容易理解，也可以使用其它类型的开关。例如，在该例证实例中，只要Vref+接近DAC的正轨道电压，Vref-接近DAC的负轨道电压，阶梯A和B的开关就可以分别用PMOS和NMOS设备代替。
从以上的描述可以看到，本技术专业人士可以对该实例进行各种变动和修改。这些变动和修改可以涉及数模转换器的设计、制造和使用中已知的其它特性，这些特性可以代替或补充此处所描述的特性。
尽管本申请权利要求中所列出的是特性的具体组合，不过应该理解，本发明所描述的范围还包括此处所描述(显式或隐式)的任何新颖的特性或新颖的特性组合，或所派生出的任何特性，不管该特性是否与本发明任意权利要求中所描述的特性相关，也不管该特性是否象本发明那样，缓解了同样的技术问题中的任一个或全部。在各个不同的实例中所描述的特性也可以在一个单独的实例中组合给出。反之，在一个单独的实例中描述的各个特性，也可以单独给出，或部分地组合给出。因此，在本申请或由本申请派生的任何其它申请进行期间，可能列出有关这些特性和/或这些特性组合的新的权利要求。

Claims (12)

1.一种数模转换器，包含至少第一和第二电阻阶梯，和至少第一和第二组开关，并包含按一个数字输入信号的至少最高有效位控制所述开关的装置，包含第一和第二连接装置，用于将所述第一和第二电阻阶梯在其尾端相连，形成一个环拓扑，所述第一和第二连接装置包含用于得出相应的第一和第二模拟输出信号，生成一个差动模拟输出信号的装置。
2.权利要求1中所描述的一种数模转换器，其中，一个补充基准电压源可以经头两组开关中相应的开关，连接到头两组电阻阶梯中的每个点，所述控制装置挑选需要动作的开关，以便将该环划分为两等分。
3.权利要求1或2中所描述的一种数模转换器，其中所述第一和第二连接装置包含分别于第三和第四电阻阶梯并联的第一和第二负载阻抗，所述第三和第四电阻阶梯都与一组相应的开关相连，构成相应的输出装置，所述第三和第四组开关是由所述数字输入信号的最低有效位控制的，从而提供了一个差动输出的分段转换器。
4.权利要求3中所描述的一种数模转换器，其中的每个输出信号都是经各开关组中一个相应的开关，从第三和第四电阻阶梯的一个点得出的。
5.以上权利要求的任一种中所描述的一种数模转换器，其中第一和第二组开关中的每一个开关都形成一个匹配开关对中的一个，被控制成对地闭合和打开，处于工作状态中的第二个开关向一个放大器提供反馈，从而使一个基准电压可以独立于开关加到阶梯上。
6.一种分段类型的数模转换器，包含至少第一、第二、第三电阻阶梯，和至少第一、第二、第三开关组合，头两个电阻阶梯通过一个负载电阻串联，第三个电阻阶梯跨接在所述电阻上，其中，可以通过第一和第二开关组合中相应的开关将一个基准电源连接到第一和第二电阻阶梯上选定的点上，根据一个数字输入信号的最高有效位选择要动作的开关，并且，其中，可以通过第三开关组合中相应的开关将一个输出端连接到第三电阻阶梯的选定点上，根据一个数字输入信号的最低有效位选择要动作的开关。
7.权利要求6中的一种数模转换器，还包括一个译码器线路，用于接收所述数字输入信号，并根据所述信号的值，控制第一、第二和第三开关组合的操作。
8.权利要求6或7中的一种数模转换器，其中第一和第二开关组合中的每一个开关都构成一个匹配开关对中的一个，该匹配开关对作为一对开关被控制闭合和打开，处于工作状态中的第二个开关向一个放大器提供反馈，这样，基准电压可以不受开关阻抗的影响，被加到阶梯上。
9.一种数模转换器，包含至少第一和第二电阻阶梯，至少第一和第二组开关，并包含按一个数字输入信号的至少最高有效位控制所述开关的装置，其中，第一和第二组开关中的每一个都构成一个匹配开关对中的一个，该匹配开关对作为一对开关被控制闭合和打开，处于工作状态中的第二个开关向一个放大器提供反馈，这样，基准电压可以不受开关阻抗的影响，被加到阶梯上。
10.一种数模转换器，包含至少第一和第二电阻阶梯，至少第一和第二组开关，并包含按一个数字输入信号的至少最高有效位控制所述开关的装置，所述第一和第二电阻阶梯尾端相连，形成一个环拓扑，其中，在阶梯相连的每个点处取一个输出，从而提供一个差动输出。
11.权利要求10中的一种数模转换器，其中，可以通过头两组开关中的相应开关，将一个辅助基准电压源连接到头两个电阻阶梯上的各个点，所述控制设备挑选需要动作的开关，将该环划分为两等分。
12.权利要求10或11中的一种数模转换器，其中，经负载电阻将所述第一和第二电阻阶梯的尾端相连，并且提供了至少第三和第四电阻阶梯，每一个电阻阶梯都与各自的所述负载电阻并联，所述第三和第四电阻阶梯都与各自的开关组合相连，该开关组合受所述数字输入信号的最低有效位控制，从而提供了一个带差动输出的分段类型的转换器。
CNA028020200A 2001-04-06 2002-04-04 数模转换器 Pending CN1484889A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0108656.0 2001-04-06
GBGB0108656.0A GB0108656D0 (en) 2001-04-06 2001-04-06 Digital to analogue converter

Publications (1)

Publication Number Publication Date
CN1484889A true CN1484889A (zh) 2004-03-24

Family

ID=9912377

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028020200A Pending CN1484889A (zh) 2001-04-06 2002-04-04 数模转换器

Country Status (6)

Country Link
US (1) US6621440B2 (zh)
EP (1) EP1380112A2 (zh)
JP (1) JP3986970B2 (zh)
CN (1) CN1484889A (zh)
GB (1) GB0108656D0 (zh)
WO (1) WO2002082658A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662286A (zh) * 2008-08-26 2010-03-03 爱特梅尔公司 数字模拟转换器
CN101924559A (zh) * 2009-06-12 2010-12-22 阿纳洛格装置公司 具有克服开关损耗的电路结构的数模转换器
CN101141130B (zh) * 2006-09-04 2011-06-01 晨星半导体股份有限公司 数/模转换器与相关方法
CN101499803B (zh) * 2008-01-28 2011-09-07 奇景光电股份有限公司 数字模拟转换器
CN101356736B (zh) * 2005-11-07 2012-05-30 R·D·沃什伯恩 具有高分辨率值选择与控制的可变无源元件
CN113746482A (zh) * 2021-09-06 2021-12-03 深圳精控集成半导体有限公司 一种电阻环式数模转换器

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201491B1 (en) * 2000-01-26 2001-03-13 Microchip Technology Incorporated Digitally switched potentiometer having improved linearity and settling time
US6914547B1 (en) * 2004-05-04 2005-07-05 Analog Devices, Inc. Triple resistor string DAC architecture
WO2006014558A2 (en) * 2004-07-06 2006-02-09 Kenet, Inc. Voltage random access memory (vram)
ATE458312T1 (de) * 2004-11-12 2010-03-15 Mediatek Inc System und verfahren für einen ausgeglichenen digital-analog-wandler mit zweifacher widerstandsfolge
US7109904B2 (en) * 2004-12-21 2006-09-19 Exar Corporation High speed differential resistive voltage digital-to-analog converter
US7136002B2 (en) * 2005-04-15 2006-11-14 Analog Devices, Inc. Digital to analog converter
WO2007069160A1 (en) * 2005-12-12 2007-06-21 Nxp B.V. Flash analog-to-digital converter
US7283079B2 (en) * 2006-01-03 2007-10-16 Analog Devices, Inc Digital to analog converter having a single cyclic resistor string and multiple current sources
JP4941029B2 (ja) * 2007-03-16 2012-05-30 富士通セミコンダクター株式会社 Ｄ／ａ変換器
US7868809B2 (en) * 2007-12-21 2011-01-11 International Business Machines Corporation Digital to analog converter having fastpaths
US7710302B2 (en) * 2007-12-21 2010-05-04 International Business Machines Corporation Design structures and systems involving digital to analog converters
US7532142B1 (en) * 2008-06-13 2009-05-12 International Business Machines Corporation Structures for systems and methods of generating an analog signal
US8487800B2 (en) * 2011-11-14 2013-07-16 Semtech Corporation Resistive digital-to-analog conversion
US9124296B2 (en) * 2012-06-27 2015-09-01 Analog Devices Global Multi-stage string DAC
US8717216B1 (en) * 2012-12-12 2014-05-06 Apple Inc. Circular resistor string digital-to-analog converter
US9425816B1 (en) 2015-06-03 2016-08-23 Analog Devices Global Generating comparator thresholds using a rotating ring of resistors
US9654136B1 (en) * 2016-02-11 2017-05-16 Qualcomm Incorporated Segmented resistor digital-to-analog converter with resistor recycling
US10075179B1 (en) * 2017-08-03 2018-09-11 Analog Devices Global Multiple string, multiple output digital to analog converter
US10014873B1 (en) 2017-09-25 2018-07-03 Nxp B.V. Resistor ladder digital-to-analog converter with mismatch correction and method therefor
US10873259B2 (en) * 2018-10-31 2020-12-22 Texas Instruments Incorporated Stable digital integrator circuit for boost converter
US11855641B2 (en) * 2020-07-07 2023-12-26 Infineon Technologies LLC Integrated resistor network and method for fabricating the same
US11581901B2 (en) 2020-09-21 2023-02-14 Apple Inc. Digital pre-distortion compensation of digital-to-analog converter non-linearity
US11196436B1 (en) 2020-09-21 2021-12-07 Apple Inc. Hybrid digital-to-analog converter non-linearity calibration

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204632A (en) * 1981-06-10 1982-12-15 Advantest Corp Voltage dividing circuit
EP0310728B1 (en) * 1987-10-09 1992-08-19 International Business Machines Corporation Device for extending the resolution of a n-bit resistive digital to analog converter to a (n+p)-bit digital to analog
JP2576253B2 (ja) * 1990-02-09 1997-01-29 日本電気株式会社 Ｄ／ａ変換装置
JPH06268523A (ja) * 1993-03-16 1994-09-22 Toshiba Corp Ｄ／ａ変換器
US5495245A (en) 1994-04-26 1996-02-27 Analog Devices, Inc. Digital-to-analog converter with segmented resistor string
US5554986A (en) * 1994-05-03 1996-09-10 Unitrode Corporation Digital to analog coverter having multiple resistor ladder stages
US5617091A (en) * 1994-09-02 1997-04-01 Lowe, Price, Leblanc & Becker Resistance ladder, D-A converter, and A-D converter
TW332356B (en) * 1994-10-21 1998-05-21 At & T Corp Integrated circuit having equivalent resistor string
US5627537A (en) 1994-11-21 1997-05-06 Analog Devices, Inc. Differential string DAC with improved integral non-linearity performance
JPH0964744A (ja) * 1995-08-28 1997-03-07 Toshiba Corp デジタル・アナログ変換回路
US5831566A (en) 1996-05-07 1998-11-03 Vlsi Technology, Inc. Low voltage digital-to-analog converter
JP3730713B2 (ja) 1996-06-14 2006-01-05 フリースケール セミコンダクター インコーポレイテッド ディジタル／アナログコンバ−タ
DE19632093C1 (de) 1996-08-08 1997-09-04 Siemens Ag Voll differentieller Digital-Analog-Wandler mit geringer Anzahl von Widerständen
US5703588A (en) 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
US5969657A (en) 1997-07-22 1999-10-19 Analog Devices, Inc. Digital to analog converter
US6163289A (en) * 1997-09-23 2000-12-19 Philips Electronics North America Corp. Differential voltage digital-to-analog converter
US5969658A (en) * 1997-11-18 1999-10-19 Burr-Brown Corporation R/2R ladder circuit and method for digital-to-analog converter
US5977898A (en) * 1997-12-22 1999-11-02 Texas Instruments Incorporated Decoding scheme for a dual resistor string DAC
US5999115A (en) * 1998-04-20 1999-12-07 Motorola, Inc. Segmented DAC using PMOS and NMOS switches for improved span

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101356736B (zh) * 2005-11-07 2012-05-30 R·D·沃什伯恩 具有高分辨率值选择与控制的可变无源元件
CN101141130B (zh) * 2006-09-04 2011-06-01 晨星半导体股份有限公司 数/模转换器与相关方法
CN101499803B (zh) * 2008-01-28 2011-09-07 奇景光电股份有限公司 数字模拟转换器
CN101662286A (zh) * 2008-08-26 2010-03-03 爱特梅尔公司 数字模拟转换器
CN101924559A (zh) * 2009-06-12 2010-12-22 阿纳洛格装置公司 具有克服开关损耗的电路结构的数模转换器
CN101924559B (zh) * 2009-06-12 2015-05-13 美国亚德诺半导体公司 具有克服开关损耗的电路结构的数模转换器
CN113746482A (zh) * 2021-09-06 2021-12-03 深圳精控集成半导体有限公司 一种电阻环式数模转换器

Also Published As

Publication number Publication date
US20020145552A1 (en) 2002-10-10
EP1380112A2 (en) 2004-01-14
WO2002082658A2 (en) 2002-10-17
JP3986970B2 (ja) 2007-10-03
WO2002082658A3 (en) 2003-11-06
GB0108656D0 (en) 2001-05-30
JP2004519964A (ja) 2004-07-02
US6621440B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
CN1484889A (zh) 数模转换器
US6489905B1 (en) Segmented DAC calibration circuitry and methodology
US6686865B2 (en) High resolution, high speed, low power switched capacitor analog to digital converter
EP0102609B1 (en) Digital-analog converter
KR100186679B1 (ko) 디지탈-아날로그 변환회로
US6163288A (en) Digital-to-analog converter in which an analog output of low order bits is attenuated, and added to an analog output of high order bits
KR100814255B1 (ko) 디지털-아날로그 변환기
CN101425805B (zh) 高分辨率小面积数模转换电路
US11133818B2 (en) Interpolation digital-to-analog converter (DAC)
EP1813020B1 (en) Balanced dual resistor string digital to analog converter system and method
WO1995017782A1 (en) Analog-to-digital conversion circuit with improved differential linearity
CN101192831A (zh) 数字模拟转换器
US6885328B1 (en) Digitally-switched impedance with multiple-stage segmented string architecture
CN104272596A (zh) 具有加权电流源的分段数字-模拟转换器
US6850181B1 (en) Apparatus and method for noise reduction for a successive approximation analog-to-digital converter circuit
CN108540135B (zh) 一种数模转换器及转换电路
US11303294B2 (en) Digital to analog converters
JPH1041824A (ja) Ｄ／ａ変換器及びａ／ｄ変換器
US6642867B1 (en) Replica compensated heterogeneous DACs and methods
CN100511978C (zh) 差分放大器、模数转换器及其操作方法、电流产生方法
CN113517891B (zh) 一种应用于数模转换器的线性校准系统和方法
CN109586726B (zh) 分段式数模转换器
CN209250614U (zh) 分段式数模转换器
US6961014B2 (en) D/A converter
CN1642015A (zh) 数字模拟转换器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication