JP3206138B2 - 電流加算型ｄ／ａ変換器 - Google Patents
電流加算型ｄ／ａ変換器Info
- Publication number
- JP3206138B2 JP3206138B2 JP26333592A JP26333592A JP3206138B2 JP 3206138 B2 JP3206138 B2 JP 3206138B2 JP 26333592 A JP26333592 A JP 26333592A JP 26333592 A JP26333592 A JP 26333592A JP 3206138 B2 JP3206138 B2 JP 3206138B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- converter
- current source
- potential
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、定電流源を複数用いた
電流加算型Ｄ／Ａ変換器に関するもので、特に出力電圧
の変動で前記定電流源の電流値が変動することにより生
じる変換出力の非直線性誤差を軽減する手段に特徴を有
する。
電流加算型Ｄ／Ａ変換器に関するもので、特に出力電圧
の変動で前記定電流源の電流値が変動することにより生
じる変換出力の非直線性誤差を軽減する手段に特徴を有
する。
【０００２】
【従来の技術】近年、ディジタル信号処理技術の進歩に
伴い、Ｄ／Ａ変換器の高速・高精度化の要求が高まって
いる。
伴い、Ｄ／Ａ変換器の高速・高精度化の要求が高まって
いる。
【０００３】以下に従来の電流加算型Ｄ／Ａ変換器の回
路について図面を用いて説明する。図２は従来の電流加
算型の４ビットＤ／Ａ変換器の回路構成図で、トランジ
スタにより構成された１５個の定電流源を用いた例であ
る。図２において、Ｍ１〜Ｍ１５はそれぞれ定電流源を
形成するトランジスタであり、そのゲートは共通のバイ
アス端子ＶＢに接続され、ドレインはそれぞれ電流スイ
ッチＳ１〜Ｓ１５により出力端子４と電源端子６に選択
的に接続されるよう構成されている。そして、ソース
は、各定電流源トランジスタＭ１〜Ｍ１５のソース電位
が一定になるようにインピーダンスの低い太い接地配線
５により接地されている。すなわち、トランジスタＭｎ
とスイッチＳｎにより同一の１５個の基本セルＡ１〜Ａ
１５が形成されており、ディジタル入力信号の値ｎ（０
〜１５）に応じてＳ１〜Ｓｎの電流スイッチは出力端子
側に、Ｓｎ＋１〜Ｓ１５の電流スイッチは電源側に接続
される。以下では、電流スイッチが出力端子側に接続さ
れることを「選択される」と表現する。通常、出力端子
４には電流電圧変換用の抵抗Ｒが接続され、このＲの他
端は電源に接続されているのでディジタル入力信号の値
ｎに応じた電流が抵抗Ｒを流れ、出力端子４にＤ／Ａ変
換出力電圧ＶＯを得ることができる。
路について図面を用いて説明する。図２は従来の電流加
算型の４ビットＤ／Ａ変換器の回路構成図で、トランジ
スタにより構成された１５個の定電流源を用いた例であ
る。図２において、Ｍ１〜Ｍ１５はそれぞれ定電流源を
形成するトランジスタであり、そのゲートは共通のバイ
アス端子ＶＢに接続され、ドレインはそれぞれ電流スイ
ッチＳ１〜Ｓ１５により出力端子４と電源端子６に選択
的に接続されるよう構成されている。そして、ソース
は、各定電流源トランジスタＭ１〜Ｍ１５のソース電位
が一定になるようにインピーダンスの低い太い接地配線
５により接地されている。すなわち、トランジスタＭｎ
とスイッチＳｎにより同一の１５個の基本セルＡ１〜Ａ
１５が形成されており、ディジタル入力信号の値ｎ（０
〜１５）に応じてＳ１〜Ｓｎの電流スイッチは出力端子
側に、Ｓｎ＋１〜Ｓ１５の電流スイッチは電源側に接続
される。以下では、電流スイッチが出力端子側に接続さ
れることを「選択される」と表現する。通常、出力端子
４には電流電圧変換用の抵抗Ｒが接続され、このＲの他
端は電源に接続されているのでディジタル入力信号の値
ｎに応じた電流が抵抗Ｒを流れ、出力端子４にＤ／Ａ変
換出力電圧ＶＯを得ることができる。
【０００４】
【発明が解決しようとする課題】ところで、Ｄ／Ａ変換
器の重要な特性である非直線性誤差を悪化させる要因と
して、各基本セルの定電流源の電流値バラツキ以外に、
次のような現象が挙げられる。ＭＯＳトランジスタで構
成される定電流源では、ゲートとソース間のバイアス電
圧が一定でもドレインとソース間の電位変動によりドレ
イン電流が変化する。選択されている基本セルの定電流
源トランジスタのドレインの電位は、出力端子４の電位
が降下とともに減少するので、これらの基本セルの定電
流源の電流値は減少してしまう。選択されている基本セ
ルの定電流源の電流値は、選択される基本セルの数が増
加するほど減少する。その結果、電流源の電流値変動
は、Ｄ／Ａ変換出力に下に凸の非直線性誤差を生じさせ
るという効果を有していた。更に、上記現象はトランジ
スタのチャネル長Ｌが短いほど顕著に現れるため、Ｌを
小さくできずＤ／Ａ変換器の小型化を阻んでいた。
器の重要な特性である非直線性誤差を悪化させる要因と
して、各基本セルの定電流源の電流値バラツキ以外に、
次のような現象が挙げられる。ＭＯＳトランジスタで構
成される定電流源では、ゲートとソース間のバイアス電
圧が一定でもドレインとソース間の電位変動によりドレ
イン電流が変化する。選択されている基本セルの定電流
源トランジスタのドレインの電位は、出力端子４の電位
が降下とともに減少するので、これらの基本セルの定電
流源の電流値は減少してしまう。選択されている基本セ
ルの定電流源の電流値は、選択される基本セルの数が増
加するほど減少する。その結果、電流源の電流値変動
は、Ｄ／Ａ変換出力に下に凸の非直線性誤差を生じさせ
るという効果を有していた。更に、上記現象はトランジ
スタのチャネル長Ｌが短いほど顕著に現れるため、Ｌを
小さくできずＤ／Ａ変換器の小型化を阻んでいた。
【０００５】本発明は、上記従来の問題点を解決するも
ので、非直線性誤差の小さい小型Ｄ／Ａ変換器を提供す
ることを目的とする。
ので、非直線性誤差の小さい小型Ｄ／Ａ変換器を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の電流加算型Ｄ／Ａ変換器は、複数個の定電流
源を、それぞれ入力デジタル信号の値に応じた数だけス
イッチング手段により選択的に負荷抵抗に接続する電流
加算型Ｄ／Ａ変換器において、各制御端子に共通の一定
バイアス電位が供給された複数の定電流源トランジスタ
と、前記複数の定電流源の第一の主端子に接続されたス
イッチング手段と、一端が第一の基準電位に接続された
直列抵抗列とを有し、前記複数の複数の定電流源の第一
の主端子は前記スイッチング手段を介して第二の基準電
位に接続された負荷抵抗の他端に接続され、前記複数の
定電流源トランジスタの第二の主端子は前記直列抵抗列
の他端及び直列抵抗列内の節点に順次接続されており、
前記直列抵抗列内の各抵抗は所定の抵抗値を有するもの
であって、出力端子たる前記負荷抵抗の他端の電位変動
を考慮し前記直列抵抗列の各抵抗値を０とした時の非直
線性誤差と、前記出力端子の電位変動を無視し前記直列
抵抗列の各抵抗値を所定の抵抗値とした時の非直線性誤
差とが相殺される関係を有するよう構成されている。す
なわち、設置配線の寄生抵抗と各定電流源の電流によっ
てｎの値の大きいトランジスタほどソース電位が減少す
るように意図的にバイアス電位に勾配を持たせた構成を
有している。
に本発明の電流加算型Ｄ／Ａ変換器は、複数個の定電流
源を、それぞれ入力デジタル信号の値に応じた数だけス
イッチング手段により選択的に負荷抵抗に接続する電流
加算型Ｄ／Ａ変換器において、各制御端子に共通の一定
バイアス電位が供給された複数の定電流源トランジスタ
と、前記複数の定電流源の第一の主端子に接続されたス
イッチング手段と、一端が第一の基準電位に接続された
直列抵抗列とを有し、前記複数の複数の定電流源の第一
の主端子は前記スイッチング手段を介して第二の基準電
位に接続された負荷抵抗の他端に接続され、前記複数の
定電流源トランジスタの第二の主端子は前記直列抵抗列
の他端及び直列抵抗列内の節点に順次接続されており、
前記直列抵抗列内の各抵抗は所定の抵抗値を有するもの
であって、出力端子たる前記負荷抵抗の他端の電位変動
を考慮し前記直列抵抗列の各抵抗値を０とした時の非直
線性誤差と、前記出力端子の電位変動を無視し前記直列
抵抗列の各抵抗値を所定の抵抗値とした時の非直線性誤
差とが相殺される関係を有するよう構成されている。す
なわち、設置配線の寄生抵抗と各定電流源の電流によっ
てｎの値の大きいトランジスタほどソース電位が減少す
るように意図的にバイアス電位に勾配を持たせた構成を
有している。
【０００７】
【作用】この構成によって、ｎの値が大きいほど選択さ
れる定電流源のトランジスタのバイアスが大きくなるよ
う構成されているため、各定電流源の電流値は、ｎの値
が大きいほど大きくなる。その結果、Ｄ／Ａ変換器に対
して上に凸の非直線性誤差を生じさせる効果を有する。
これに対し、従来の問題点はＤ／Ａ変換器に対して下に
凸の非直線性誤差を生じさせる効果であるため、両者が
互いに非直線性誤差を打ち消し合い結果として非直線性
誤差を小さくすることができる。
れる定電流源のトランジスタのバイアスが大きくなるよ
う構成されているため、各定電流源の電流値は、ｎの値
が大きいほど大きくなる。その結果、Ｄ／Ａ変換器に対
して上に凸の非直線性誤差を生じさせる効果を有する。
これに対し、従来の問題点はＤ／Ａ変換器に対して下に
凸の非直線性誤差を生じさせる効果であるため、両者が
互いに非直線性誤差を打ち消し合い結果として非直線性
誤差を小さくすることができる。
【０００８】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は、電流加算型の４ビットＤ／
Ａ変換器の回路構成図である。図１において、接地配線
を除いて各回路構成は図２の従来の構成と全く同一であ
り、接地配線の寄生抵抗Ｒ１〜Ｒ１５が無視できない値
に変更されているだけである。Ｒ１〜Ｒ１５は、接地配
線の太さを変えることにより所望の抵抗値を得ることが
できる。以上のように構成されたＤ／Ａ変換器におい
て、以下に示す（１）〜（３）の操作を行うことにより
寄生抵抗Ｒ１〜Ｒ１５の抵抗値を決定する。
しながら説明する。図１は、電流加算型の４ビットＤ／
Ａ変換器の回路構成図である。図１において、接地配線
を除いて各回路構成は図２の従来の構成と全く同一であ
り、接地配線の寄生抵抗Ｒ１〜Ｒ１５が無視できない値
に変更されているだけである。Ｒ１〜Ｒ１５は、接地配
線の太さを変えることにより所望の抵抗値を得ることが
できる。以上のように構成されたＤ／Ａ変換器におい
て、以下に示す（１）〜（３）の操作を行うことにより
寄生抵抗Ｒ１〜Ｒ１５の抵抗値を決定する。
【０００９】（１）寄生抵抗Ｒｎ（ｎ＝１〜１５）＝０
Ωとして出力端子４の電位変動による定電流源の電流値
変動を考慮し、スパイス（SPICE）シミュレーションに
よって非直線性誤差を求める。
Ωとして出力端子４の電位変動による定電流源の電流値
変動を考慮し、スパイス（SPICE）シミュレーションに
よって非直線性誤差を求める。
【００１０】（２）次に出力端子４の電位変動による定
電流源の電流値変動を無視し、寄生抵抗Ｒｎ（ｎ＝１〜
１５）のみを考慮して、各基本セルの定電流源の電流値
を求め、それより非直線性誤差を求める。
電流源の電流値変動を無視し、寄生抵抗Ｒｎ（ｎ＝１〜
１５）のみを考慮して、各基本セルの定電流源の電流値
を求め、それより非直線性誤差を求める。
【００１１】（３）（１）と（２）の非直線性誤差を加
算して両者を合成する。寄生抵抗の値を変更して（２）
と（３）の操作を繰り返し、最善の非直線性誤差が得ら
れるまでこれを行う。図３に上記の操作により求めた非
直線性誤差を示す。図３のＸは上記（１）の操作により
求めた非直線性誤差、Ｙは上記（２）の操作により求め
た非直線性誤差、Ｚは上記（３）の操作により求めた非
直線性誤差である。図３に示されるように出力端子４の
電位変動による非直線性誤差Ｘは、寄生抵抗の効果によ
り相殺されている。この時の寄生抵抗Ｒｎ（ｎ＝１〜１
５）の値はそれぞれ７８ｍΩである。ＣＭＯＳプロセス
で使用されるアルミ配線のシート抵抗は通常数１０ｍΩ
／□であるので上記の抵抗値は容易に実現することがで
きる。図１に示すように、Ｒｎ（ｎ＝１〜１５）が７８
ｍΩとなるようにして接地配線を配線すれば、非直線性
誤差特性の優れたＤ／Ａ変換器を実現できることが理解
できる。
算して両者を合成する。寄生抵抗の値を変更して（２）
と（３）の操作を繰り返し、最善の非直線性誤差が得ら
れるまでこれを行う。図３に上記の操作により求めた非
直線性誤差を示す。図３のＸは上記（１）の操作により
求めた非直線性誤差、Ｙは上記（２）の操作により求め
た非直線性誤差、Ｚは上記（３）の操作により求めた非
直線性誤差である。図３に示されるように出力端子４の
電位変動による非直線性誤差Ｘは、寄生抵抗の効果によ
り相殺されている。この時の寄生抵抗Ｒｎ（ｎ＝１〜１
５）の値はそれぞれ７８ｍΩである。ＣＭＯＳプロセス
で使用されるアルミ配線のシート抵抗は通常数１０ｍΩ
／□であるので上記の抵抗値は容易に実現することがで
きる。図１に示すように、Ｒｎ（ｎ＝１〜１５）が７８
ｍΩとなるようにして接地配線を配線すれば、非直線性
誤差特性の優れたＤ／Ａ変換器を実現できることが理解
できる。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
によれば出力電圧により各セルの定電流源の電流値が変
動することによる非直線性誤差の悪化を低減することが
できる。これにより、図２の定電流源のトランジスタの
チャネル長Ｌを大きくして出力電圧変動による電流値変
動を低減させる必要が無くなる。その結果、Ｄ／Ａ変換
器の面積の多くを占めている定電流源トランジスタを小
型化できるので、非直線性誤差の小さい優れた小型Ｄ／
Ａ変換器を提供することができる。
によれば出力電圧により各セルの定電流源の電流値が変
動することによる非直線性誤差の悪化を低減することが
できる。これにより、図２の定電流源のトランジスタの
チャネル長Ｌを大きくして出力電圧変動による電流値変
動を低減させる必要が無くなる。その結果、Ｄ／Ａ変換
器の面積の多くを占めている定電流源トランジスタを小
型化できるので、非直線性誤差の小さい優れた小型Ｄ／
Ａ変換器を提供することができる。
【図１】本発明の電流加算型Ｄ／Ａ変換器の一実施例に
おける回路構成図
おける回路構成図
【図２】従来の電流加算型Ｄ／Ａ変換器の一例を示す回
路構成図
路構成図
【図３】電流加算型Ｄ／Ａ変換器の非直線性誤差を示し
た図
た図
１ 定電流源 ２ 電流スイッチ ３ 定電流源のバイアス端子 ４ Ｄ／Ａ変換器の出力端子 ５ 接地端子 ６ 電源端子
Claims (1)
- 【請求項１】複数個の定電流源を、それぞれ入力デジタ
ル信号の値に応じた数だけスイッチング手段により選択
的に負荷抵抗に接続する電流加算型Ｄ／Ａ変換器におい
て、各制御端子に共通の一定バイアス電位が供給された
複数の定電流源トランジスタと、前記複数の定電流源の
第一の主端子に接続されたスイッチング手段と、一端が
第一の基準電位に接続された直列抵抗列とを有し、前記
複数の複数の定電流源の第一の主端子は前記スイッチン
グ手段を介して第二の基準電位に接続された負荷抵抗の
他端に接続され、前記複数の定電流源トランジスタの第
二の主端子は前記直列抵抗列の他端及び直列抵抗列内の
節点に順次接続されており、前記直列抵抗列内の各抵抗
は所定の抵抗値を有するものであって、出力端子たる前
記負荷抵抗の他端の電位変動を考慮し前記直列抵抗列の
各抵抗値を０とした時の非直線性誤差と、前記出力端子
の電位変動を無視し前記直列抵抗列の各抵抗値を所定の
抵抗値とした時の非直線性誤差とが相殺される関係を有
するものであることを特徴とする電流加算型Ｄ／Ａ変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26333592A JP3206138B2 (ja) | 1992-10-01 | 1992-10-01 | 電流加算型ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26333592A JP3206138B2 (ja) | 1992-10-01 | 1992-10-01 | 電流加算型ｄ／ａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120834A JPH06120834A (ja) | 1994-04-28 |
| JP3206138B2 true JP3206138B2 (ja) | 2001-09-04 |
Family
ID=17388049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26333592A Expired - Fee Related JP3206138B2 (ja) | 1992-10-01 | 1992-10-01 | 電流加算型ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206138B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW331679B (en) * | 1995-12-22 | 1998-05-11 | Thomson Multimedia Sa | Analog-to-digital converter. |
| WO1999048210A1 (fr) | 1998-03-16 | 1999-09-23 | Hitachi, Ltd. | Circuit convertisseur n/a |
| FR2927468B1 (fr) * | 2008-02-08 | 2010-04-23 | E2V Semiconductors | Circuit integre a grand nombre de circuits elementaires identiques alimentes en parallele. |
-
1992
- 1992-10-01 JP JP26333592A patent/JP3206138B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06120834A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119095A (en) | D/a converter for minimizing nonlinear error | |
| US5164725A (en) | Digital to analog converter with current sources paired for canceling error sources | |
| JPH0767086B2 (ja) | 二段高分解能ディジタル―アナログ変換器 | |
| JP5166375B2 (ja) | スイッチ損失を改善するための回路アーキテクチャを有するデジタル／アナログ変換器 | |
| JPS61210723A (ja) | デジタル‐アナログ変換器 | |
| US7079062B2 (en) | High-resolution digital-to-analogue converter with a small area requirement | |
| US6633246B1 (en) | Converter circuit with reduced area switch compensation resistance | |
| US5943000A (en) | Compensated MOS string and DAC employing such a potentiometric string | |
| US5568147A (en) | Digital-to-analog converter for reducing occupied area thereof | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| JP2001016107A (ja) | デジタル／アナログコンバータ | |
| JPH1165688A (ja) | 可変電流源回路 | |
| US20090179783A1 (en) | D/a conversion circuit, organic el drive circuit and organic el display device | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| US5568146A (en) | Digital/analog converter | |
| JPS6351609B2 (ja) | ||
| JP3904495B2 (ja) | Ａ／ｄ変換器 | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| JP3206138B2 (ja) | 電流加算型ｄ／ａ変換器 | |
| EP0720300A1 (en) | Digital/analog (D/A) converting device with unit current generating circuit having differential switching and reference voltage generating circuits | |
| US20090128120A1 (en) | Reference voltage generation circuit, ad converter, da converter, and image processor | |
| US5136293A (en) | Differential current source type d/a converter | |
| JP3098327B2 (ja) | １チップマイクロコンピュータ | |
| US4803461A (en) | R-2R type D/A converter circuit | |
| JP2663845B2 (ja) | デジタル・アナログ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |