CN112583410A - 分段式数模转换器 - Google Patents

分段式数模转换器 Download PDF

Info

Publication number
CN112583410A
CN112583410A CN201910931505.2A CN201910931505A CN112583410A CN 112583410 A CN112583410 A CN 112583410A CN 201910931505 A CN201910931505 A CN 201910931505A CN 112583410 A CN112583410 A CN 112583410A
Authority
CN
China
Prior art keywords
digital
sub
analog converter
resistor
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910931505.2A
Other languages
English (en)
Inventor
张义忠
斯特凡诺·彼得里
詹姆斯·罗伯特·费德勒
迈克尔·托德·贝伦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201910931505.2A priority Critical patent/CN112583410A/zh
Priority to US16/797,096 priority patent/US10784886B1/en
Publication of CN112583410A publication Critical patent/CN112583410A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • H03M7/04—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being two
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

数模转换器接收数字输入，数字输入由第一最低有效位、第二最高有效位、和第三中间有效位组成。数模转换器包括第一、第二、和第三子数模转换器。第一子数模转换器接收第一最低有效位，及包括各贡献相应电压的第一电阻器，以提供第一输出。第二子数模转换器接收第二最高有效位，及包括各贡献相应电压的第二电阻器，以提供第二输出作为数模转换器的输出。第三子数模转换器连接到第一子数模转换器以接收第一输出，及接收第三中间有效位；以及包括各贡献相应电压的第三电阻器，以向第二子数模转换器提供第三输出。第一和第三电阻器各具有小于各第二电阻器的物理面积。

Description

分段式数模转换器
技术领域
本发明涉及一种数模转换器(digital-to-analog converter，DAC)。具体地，本发明涉及一种分段式电阻型数模转换器(Resistive DAC，R-DAC)。
背景技术
对于数模转换器(DAC)的基本要求是单调性和精确性。DAC的发展进一步地要求高转换速度和低能耗。图1是一种具有3个子DAC的既有DAC的示意图。图1是基于美国专利第10110244号的图3，其教示被整体地在此引入以作参考。图1中的DAC 100包括子DAC 18、32、16，以及耦接到各个相应子DAC的二进制至温度计码译码器12、30、14。二进制至温度计码译码器12、30、14接收数字输入D的一部分，以及分别向相应的子DAC 18、32、16提供温度计码矢量T。子DAC18、32、16的每一个具有电阻器阵列，每个电阻器具有单位电阻R。在子DAC 18、32之间耦接缩放电阻器29。在子DAC 32、16之间，耦接有另一缩放电阻器29。子DAC 18、32、16的每一个具有对应的开关库22、34、20，开关库22、34、20将阵列中的电阻器耦接到高参考电压Vrefh或低参考电压Vrefl。子DAC 18进一步包括终止电阻器24，其具有单位电阻R。
图1中的DAC的电阻器具有相同的阻值，易于配置，并且避免了子DAC之间的失配。然而，具有相同阻值的电阻器消耗相对较大的面积。典型地，在SoC(system on chip，片上系统)上实施的DAC具有约240000μm2的尺寸。
有利的是一种具有高效布局区域并保持精确性和单调性的数模转换器(DAC)。
发明内容
本发明内容被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本发明内容并不意欲确定权利要求中内容的关键或必要特征，亦不意欲使其限制权利要求的范围。
根据一种实施方式，提供一种数模转换器，其配置为接收二进制码数字输入并将数字输入转换为模拟信号。二进制码数字输入由最高有效位、最低有效位和其余位组成。数模转换器包括：
第一二进制至温度计码译码器，配置为接收最低有效位，以及将最低有效位转换为第一温度计码位；
第二二进制至温度计码译码器，配置为接收最高有效位，以及将最高有效位转换为第二温度计码位；
第三二进制至温度计码译码器，配置为接收其余位中的至少一部分，以及将其余位转换为第三温度计码位；
第一子数模转换器，包括多个第一电阻器和多个各连接到对应第一电阻器的第一开关，其中第一电阻器的每一个具有共同的第一电阻；第一开关的每一个配置为接收第一温度计码位的对应位，以及配置为由该对应位控制而将对应的第一电阻器连接到高参考电压或低参考电压；
第二子数模转换器，包括多个第二电阻器和多个各连接到对应第二电阻器的第二开关，其中第二电阻器的每一个具有共同的第二电阻；第二开关的每一个配置为接收第二温度计码位的对应位，以及配置为由该对应位控制而将对应的第二电阻器连接到高参考电压或低参考电压；
第三子数模转换器，包括多个第三电阻器和多个各连接到对应第三电阻器的第三开关，其中第三电阻器的每一个具有共同的第三电阻；第三开关的每一个配置为接收第三温度计码位的对应位，以及配置为由该对应位控制而将对应的第三电阻器连接到高参考电压或低参考电压；
其中第一电阻和第三电阻小于第二电阻。
根据一些实施方式：
第一电阻器的每一个具有第一端和第二端，第一电阻器的第一端连接到对应的第一开关，各第一电阻器的第二端连接在一起；以及
第一子数模转换器进一步包括第一缩放电阻器，第一缩放电阻器具有第一端和第二端，第一缩放电阻器的第一端连接到第一电阻器的第二端，第一缩放电阻器的第二端提供第一子数模转换器的输出。
根据一些实施方式，第一缩放电阻器的阻值是第一电阻的(2L-1)/2L，其中L是第一二进制至温度计码译码器接收的数字输入的最低有效位的数目。
根据一些实施方式：
第一子数模转换器进一步包括终止电阻器，终止电阻器具有第一端和第二端，终止电阻器的第一端连接到低参考电压，终止电阻器的第二端连接到第一电阻器的第二端；以及
终止电阻器的电阻等于第一电阻。
根据一些实施方式：
第三电阻器的每一个具有第一端和第二端，第三电阻器的第一端连接到对应的第三开关，各第三电阻器的第二端连接在一起并连接到第一子数模转换器的输出；以及
第三子数模转换器进一步包括第三缩放电阻器，第三缩放电阻器具有第一端和第二端，第三缩放电阻器的第一端连接到第三电阻器的第二端，第三缩放电阻器的第二端提供第三子数模转换器的输出。
根据一些实施方式：第三缩放电阻器的阻值是第三电阻的
Figure BDA0002219064650000031
其中S1是第三二进制至温度计码译码器接收的数字输入的其余位的数目。
根据一些实施方式：
第二电阻器的每一个具有第一端和第二端，第二电阻器的第一端连接到对应的第二开关，各第二电阻器的第二端连接在一起并提供第二子数模转换器的输出；以及
第二子数模转换器进一步包括第二缩放电阻器，第二缩放电阻器具有第一端和第二端，第二缩放电阻器的第一端连接到第三子数模转换器的输出，第二缩放电阻器的第二端连接到第二电阻器的第二端。
根据一些实施方式：第二缩放电阻器的阻值是第一电阻和第二电阻的差值。
根据一些实施方式：第三二进制至温度计码译码器配置为接收其余位的全部。
根据一些实施方式，数模转换器进一步包括：
第四二进制至温度计码译码器，其中第三二进制至温度计码译码器和第四二进制至温度计码译码器集合地接收其余位的全部，以及集合地将其余位转换为第三温度计码位；以及
第四子数模转换器，包括多个第四电阻器和多个各连接到对应第四电阻器的第四开关，其中第四电阻器的每一个具有共同的第四电阻；第四开关的每一个配置为自第四二进制至温度计码译码器接收第三温度计码位的对应位，以及配置为由该对应位控制而将对应的第四电阻器连接到高参考电压或低参考电压。
根据一些实施方式：
第一子数模转换器配置为响应于第一温度计码位而提供第一输出电压；
第三子数模转换器配置为接收第一输出电压，以及响应于自第三二进制至温度计码译码器接收的第三温度计码位而提供第三输出电压；
第四子数模转换器配置为接收第三输出电压，以及响应于自第四二进制至温度计码译码器接收的第三温度计码位而提供第四输出电压；以及
第二子数模转换器配置为接收第四输出电压，以及提供第二输出电压作为该数模转换器的输出。
根据一些实施方式：
第四电阻器的每一个具有第一端和第二端，第四电阻器的第一端连接到对应的第四开关，各第四电阻器的第二端连接在一起；
第四子数模转换器进一步包括第四缩放电阻器，第四缩放电阻器具有第一端和第二端，第四缩放电阻器的第一端连接到第四电阻器的第二端，第四缩放电阻器的第二端提供第四输出电压。
根据一些实施方式：第四缩放电阻器的阻值是第四电阻的
Figure BDA0002219064650000041
其中Si是第四二进制至温度计码译码器接收的数字输入的其余位的数目。
根据一些实施方式，第四电阻等于第三电阻。
根据一些实施方式：第三电阻是第二电阻的1/2至1/8。
根据一种实施方式，提供一种数模转换器，其配置为将数字输入转换为模拟输出。数字输入由第一最低有效位、第二最高有效位和第三中间有效位组成。数模转换器包括：
第一子数模转换器，配置为经由第一二进制至温度计码译码器接收第一最低有效位，第一子数模转换器包括第一电阻器，各第一电阻器贡献相应的电压，以提供第一输出而作为响应；
第二子数模转换器，配置为经由第二二进制至温度计码译码器接收第二最高有效位，第二子数模转换器包括第二电阻器，各第二电阻器贡献相应的电压，以提供第二输出而作为数模转换器的输出；以及
第三子数模转换器，连接到第一子数模转换器以接收第一输出，以及配置为经由第三二进制至温度计码译码器接收第三中间有效位，第三子数模转换器包括第三电阻器，各第三电阻器贡献相应的电压，以向第二子数模转换器提供第三输出；其中
第一电阻器和第三电阻器各具有小于第二电阻器的面积。
根据一些实施方式：第一电阻器的每一个和第三电阻器的每一个具有小于第二电阻器的每一个的电阻值。
根据一些实施方式：第一电阻器的每一个和第三电阻器的每一个的电阻值是第二电阻器的每一个的电阻值的1/2至1/8。
根据一些实施方式：
第一子数模转换器包括第一开关，各第一开关连接到对应的第一电阻器，各第一开关配置为：响应于第一二进制至温度计码译码器自第一最低有效位译码得到的第一温度计码矢量的一位，将对应的第一电阻器连接到高参考电压或低参考电压；
第二子数模转换器包括第二开关，各第二开关连接到对应的第二电阻器，各第二开关配置为：响应于第二二进制至温度计码译码器自第二最高有效位译码得到的第二温度计码矢量的一位，将对应的第二电阻器连接到高参考电压或低参考电压；以及
第三子数模转换器包括第三开关，各第三开关连接到对应的第三电阻器，各第三开关配置为：响应于第三二进制至温度计码译码器自第三中间有效位译码得到的第三温度计码矢量的一位，将对应的第三电阻器连接到高参考电压或低参考电压。
根据一些实施方式，数模转换器进一步包括第四子数模转换器，第四子数模转换器连接到第三子数模转换器以接收第三输出，以及连接到第二子数模转换器以向该第二子数模转换器提供第四输出；其中
第三子数模转换器和第四子数模转换器配置为分别经由第三二进制至温度计码译码器和第四二进制至温度计码译码器而集合地接收第三中间有效位；
第四子数模转换器包括第四电阻器，各第四电阻器贡献相应的电压，以提供第四输出；以及
第四电阻器的每一个具有等于第三电阻器的每一个的电阻值。
附图说明
为使本发明前述内容可以更具体的方式得以理解，本发明的进一步详细的描述可以参考实施方式而得到，其中部分由所附的图例而展示。所附图例仅展示本发明的典型实施方式，且因本发明可以具有其他相同地有效实施方式，所附图例不应理解为限制本发明的范围。附图是为便于理解而非测量本发明而绘制。对于本领域的技术人员而言，在阅读了本描述并结合所附图例，所要求的发明主题的益处将易于理解。在附图中，相似的标记数字被用来指示相似的元件，以及：
图1是一种具有三个子DAC的既有DAC的示意图；
图2是根据一种实施方式的数模转换器(DAC)的示意图；以及
图3是表示根据一种实施方式的更为通用的分段式DAC示意图。
具体实施方式
图2表示根据本发明一种实施方式的数模转换器(DAC)的示意。该DAC 200包括第一子数模转换器(子DAC)210、第二子数模转换器(子DAC)220、以及第三子数模转换器(子DAC)230，其中第三子DAC 230连接在第一子DAC 210和第二子DAC 220之间。DAC 200接收二进制码的数字输入，并将该数字输入转换为模拟的输出电压Vout。如图2所示，DAC 200包括第一二进制至温度计码译码器240、第二二进制至温度计码译码器250、以及第三二进制至温度计码译码器260。每个二进制至温度计码译码器对应于一个子DAC，其功能是使用从二进制位译码得到的温度计码位来控制开关，从而以与图1中所示的相似的方式而将子DAC的电阻器耦接到高参考电压VH或低参考电压VL。
根据本实施方式，第一二进制至温度计码译码器240接收数字输入的第一最低有效位(1east significant bit，LSB)，并将第一LSB转换为温度计码，以进一步提供给第一子DAC 210。可以理解的是，二进制至温度计码译码器接收的数字输入二进制位的值与通过转换该数字输入位而提供的温度计码中的“1”的数量相对应。例如，若二进制值为2位值，译码器将会把该2位值转换为3位温度计码矢量，而若二进制值为3位值，温度计码矢量将会是7位。举例说明，如果二进制输入为“00”，则所转换的温度计码矢量将为“000”。类似地，“01”的二进制输入将提供“100”的温度计码矢量，“10”的二进制输入将提供“110”的温度计码矢量，以及“11”的二进制输入将提供“111”的温度计码矢量。如果二进制输入为“001”，则温度计码矢量为“1000000”；如果二进制输入为“100”，温度计码矢量为“1111000”；如果二进制输入为“110”，则温度计码矢量为“1111110”。亦即，二进制至温度计码译码器接收二进制格式的数字输入数据，并提供矢量位，矢量位中设置为1的位数等于数字输入数据中由0起计的值。
在该实施方式中，第一二进制至温度计码译码器240接收的数字输入的第一LSB被转换为温度计码矢量，并随后提供给第一子DAC 210。类似地，第二二进制至温度计码译码器250接收二进制编码的数字输入的第二最高有效位(most significant bit，MSB)，第三二进制至温度计译码器260接收二进制编码的数字输入的第三中间有效位(middle-significant bit，中间SB)。容易理解的是，数字输入的LSB、中间SB、以及MSB彼此不相同，并集合地组成了该数字输入。从而，当LSB和MSB确定时，中间SB即为数字输入的其余位，并被提供给除第一二进制至温度计码译码器240和第二二进制至温度计码译码器250之外的至少一个子DAC。相应地，第一子DAC 210包括各接收由第一二进制至温度计码译码器240提供的温度计码矢量中的一位的第一开关211，第二子DAC 220包括各接收由第二二进制至温度计码译码器250提供的温度计码矢量中的一位的第二开关221，以及第三子DAC 230包括各接收由第三二进制至温度计码译码器260提供的温度计码矢量中的一位的第三开关231。
第一子DAC 210包括第一电阻器212，每个第一电阻器212具有第一端213和第二端214。各第一电阻器212的第一端213分别连接到一个对应的第一开关211。第一开关211从而根据由第一二进制至温度计码240提供的温度计码矢量中的所施加的位的控制而将第一电阻器212连接到高参考电压VH或低参考电压VL。以此，每个第一电阻器212向第一子DAC 210的第一输出电压贡献对应的电压。第一子DAC 210还包括终止电阻器215，其具有第一端216，该第一端216连接到第一电阻器212的第二端214。终止电阻器215的另一端连接到低参考电压VL。第一子DAC 210包括具有第一端218和第二端219的第一缩放电阻器217，该第一端218连接到第一电阻器212的第二端214，该第二端219提供第一子DAC 210的第一输出电压。
类似地，第三子DAC 230包括第三电阻器232，各第三电阻器232具有第一端233和第二端234。各第三电阻器232的第一端233分别连接到一个对应的第三开关231。第三开关231从而根据由第三二进制至温度计码260提供的温度计码矢量中的所施加的位的控制而将第三电阻器232连接到高参考电压VH或低参考电压VL。以此，每个第三电阻器232向第三子DAC 230的第三输出电压贡献对应的电压。第三子DAC 230还包括具有第一端236和第二端237的第三缩放电阻器235，该第一端236连接到第三电阻器232的第二端234，该第二端237提供第三子DAC 230的第三输出电压。
类似地，第二子DAC 220包括第二电阻器222，各第二电阻器222具有第一端223和第二端224。各第二电阻器222的第一端223各连接到一个对应的第二开关221。第二开关221从而根据由第二二进制至温度计码250提供的温度计码矢量中的所施加的位的控制而将第二电阻器222连接到高参考电压VH或低参考电压VL。以此，每个第二电阻器222向第二子DAC220的第二输出电压贡献对应的电压。第二子DAC还包括具有第一端226和第二端227的第二缩放电阻器225，该第一端226连接到第三子DAC 230，该第二端227连接到第二电阻器222的第二端224，并提供第二子DAC 220的第二输出电压。
根据本实施方式，终止电阻器215具有2RL的阻值，其等于第一电阻器212和第二电阻器232中每一个的阻值2RL。若第一二进制至温度计码译码器240接收数字输入的4位二进制码，则第一缩放电阻器217和第三缩放电阻器235各具有为第一电阻器212和第三电阻器232中每一个的阻值的15/16的阻值，计为：
Figure BDA0002219064650000091
从而从第三子DAC 230处看到的第一子DAC 210的等效电阻等于2RL，以及从第二子DAC 220处看到的第三子DAC 230的等效电阻等于2RL。另一方面，各个第二电阻器222具有2RM的阻值，该2RM的阻值与每个第一电阻器212和第三电阻器232的阻值2RL基于等式2RM＝α×2RL而成比例，其中α将随后进一步描述。第二缩放电阻器225具有2RM-2RL的阻值，其为第一电阻器212和第二电阻器222的阻值之差。
应当指出的是，该DAC 200包括了第一子DAC 210以接收数字输入的LSB，以及包括了第二子DAC 220以接收数字输入的MSB。尽管在图2中示出了DAC 200包括第三子DAC 230以接收数字输入的中间SB，在其他实施方式中，DAC 200可以包括更多的与第三子DAC 230相似的子DAC，在其中的开关以及相应的电阻器的数目为可配置的，以反映所接收的数字输入的位。图3是根据本发明的实施方式的更通用的分段式DAC的一部分的示意图。该DAC 300包括第一二进制至温度计码译码器310，其接收数字输入的L位的第一LSB，并将该L位的第一LSB转换为2L-1位的第一温度计码矢量T1。相应地，DAC 300包括连接到第一二进制至温度计码译码器310的第一子DAC 320，以接收第一温度计码矢量T1的位，名为
Figure BDA0002219064650000092
至
Figure BDA0002219064650000093
此外，该DAC 300包括第二二进制至温度计码译码器330，其接收数字输入的M位的第二MSB，并将该M位的第二MSB转换为2M-1位的第二温度计码矢量Ti+2。相应地，该DAC 300包括连接到第二二进制至温度计码译码器330的第二子DAC 340，以接收第二温度计码矢量Ti+2的位，名为
Figure BDA0002219064650000101
至
Figure BDA0002219064650000102
与图2中的第一子DAC 210类似地，第一子DAC 320的第一电阻器322具有2RL的电阻值，第一子DAC 320的终止电阻器324也具有2RL的电阻值。第一子DAC 320的第一缩放电阻器326具有
Figure BDA0002219064650000103
的电阻值。与图2中的第二子DAC 220类似地，第二子DAC340的第二电阻器342具有2RM的电阻值，其中适用等式2RM＝α×2RL，其中的α将在随后进一步描述。第二子DAC 340的第二缩放电阻器344也具有2RM-2RL的电阻值，这与图2中的第二子DAC 220的第二缩放电阻器225类似。
如图3所示地，该DAC 300包括第三二进制至温度计码译码器350以及第四二进制至温度计码译码器370，其集合地接收第三中间SB，第三中间SB为数字输入的除了第一LSB和第二MSB之外的其余位。第三子DAC 360和第四子DAC 380分别地连接到第三二进制至温度计码译码器350和第四二进制至温度计码译码器370。第三二进制至温度计码译码器350配置为接收数字输入的第三中间SB的S1位，以及将所接收的S1位的二进制码转换为
Figure BDA0002219064650000104
位的第三温度计码矢量T2，名为
Figure BDA0002219064650000105
至
Figure BDA00022190646500001012
第三温度计码矢量T2的各个位被提供至第三子DAC 360的相应的第三开关。与图2中的第三子DAC 230类似地，该第三子DAC 360的第三电阻器362具有2RL的电阻，以及该第三子DAC 360的第三缩放电阻器364具有
Figure BDA0002219064650000107
的电阻值。第四二进制至温度计码译码器370配置为接收数字输入的Si位的中间SB，以及将所接收的Si位二进制码译码为
Figure BDA0002219064650000108
位的温度计码矢量Ti+1，名为
Figure BDA0002219064650000109
至
Figure BDA00022190646500001010
温度计码矢量Ti+1的各个位被提供给第四子DAC 380的相应的开关。与图2中的第三子DAC 230以及前述第三子DAC 360类似地，第四子DAC 380的第四电阻器382具有2RL的电阻值，以及该第四子DAC 380的第四缩放电阻器384具确
Figure BDA00022190646500001011
的电阻值。
为保持DAC的单调性，电阻器的阻值应当保持稳定，以使得数字输入中一位的变化能够正确地传输到输出电压。电阻器的失配反映电阻器的阻值的稳定性，以及阻值与设计阻值的偏移。例如，对于接收4位二进制输入的DAC来说，电阻的失配应小于
Figure BDA0002219064650000111
从而使输入中的一位的变化能够正确地传输到输出电压中。每增加1位的精度要求，将传导为减半的失配性要求，这意味着电阻器的失配应当降低一半。
在制造DAC时，电阻器与器件的其他部件集成地制造；亦即它们是“片上的”而不是分立元件，从而在集成电路(integrated circuit，IC)芯片上占据空间。电阻器所占据的物理面积与电阻器的失配之间具有相反的关系。特别地，失配与面积的平方根成反比：
Figure BDA0002219064650000112
其中Area_R是电阻器所消耗的物理面积，k是斜率因子；以及δR是电阻器的失配。较高的电阻器失配允许电阻器面积得以节省。根据以上所述，将单调性需求降低一位，将使得电阻器面积需求以系数4而降低到原面积的1/4之小。参考图2中所示的实施方式，当第一子DAC 210和第三子DAC 230分别接收数字输入的4位时，第二子DAC 220需求具有至少4位+4位的精度，亦即至少8位的精度，以保证第二子DAC 220在输入到第一子DAC210和第三子DAC 230的8位中出现变动时能够正确地运行。优选地，在一些实施方式中，第二子DAC 220具有9位的精度，亦言之第二子DAC 220包括了多一位以作为设计冗余。然而，对于第三子DAC 230来说，只需要至多5位的精度。电阻器232的面积配置为
Figure BDA0002219064650000113
其中Area_2RM是第二子DAC 220的第二电阻器222的面积。第一子DAC 210的第一电阻器212和终止电阻器215可以具有与第三子DAC 230的第三电阻器232相同的配置，这将节省第一子DAC 210和第三子DAC 230中的电阻器的面积，至仅有第二子DAC 220中的第二电阻器222的面积的1/256之少。
更通用地，参考图3所示的，第一电阻器322、第三电阻器362、以及第四电阻器382的每一个的面积为第二电阻器342的面积的
Figure BDA0002219064650000114
其中S1至少为1。故此，第一电阻器322、第三电阻器362、以及第四电阻器382的每一个的阻值小于每个第二电阻器342的阻值。在一些实施方式中，电阻器的阻值主要由电阻器所占据的面积决定，在上述等式2RM＝α×2RL中的因子α为至少4。然而，其他分数比率也可适用，例如α优选地在2和8之间，这将不但节省接收LSB和中间SB的子DAC的电阻器面积，而且保证精度。
参考图2，该DAC 200可以进一步包括运算放大器(operational amplifier，op-amp)270，其具有正输入端272和负输入端274。正输入端272连接到第二子DAC 220的输出，负输入端274连接到该运算放大器270的输出端276。该DAC 200包括该op-amp 270以运行为一种非缓冲电压模式DAC。在其他实施方式中，该DAC 200包括的是另一种可选的运算放大器280而非op-amp 270。op-amp 280具有正输入端282、负输入端284、以及输出端286。正输入端282连接到参考电压，参考电压为高参考电压VH和低参考电压VL的均值，负输入端284连接到第二子DAC 220的输出，输出端286通过反馈电阻器288连接到负输入端284。反馈电阻器288在该实施方式中具有的阻值为
Figure BDA0002219064650000121
其中64为26，6是提供到第二子DAC 220的MSB的位数，以及2RM是第二子DAC 220的第二电阻器222的阻值。该DAC 200包括该可选的运算放大器280以作为缓冲电压模式DAC而运行。在图2中，在第三子DAC 230和op-amp270和280之间的虚线显示的可能的连接。
各实施方式中所描述的DAC包括第一子DAC以接收由数字输入的LSB转换而得的温度计码矢量，以及包括第二子DAC以接收由数字输入的MSB转换而得的温度计码矢量。进一步地，DAC包括连接在第一子DAC和第二子DAC之间的至少一个第三子DAC，以接收由数字输入的中间SB转换而得的温度计码矢量。第一至第三子DAC中的每一个包括多个开关以接收对应接收的温度计码矢量中的位。第一至第三DAC中的每一个进一步地包括多个电阻器，每个电阻器连接到对应的开关。开关由温度计码矢量中的位所控制，以将相应的电阻器连接到高参考电压或低参考电压。第一子DAC和第三子DAC中的每个电阻器具有小于第二子DAC中的电阻器的电阻值。从而，第一子DAC和第三子DAC中的电阻器消耗较小的面积，同时保持了DAC的单调性和精度。
在此参考了特定的所示的例子对于各种示例的实施方式进行了描述。所述示例的例子被选择为辅助本领域的技术人员来形成对于各实施方式的清晰理解并得实施。然而，可以构建为包括一个或多个实施方式的系统、结构和器件的范围，以及根据一个或多个实施方式实施的方法的范围，并不为所展示的示例性例子所限制。相反地，所属技术领域的技术人员基于本说明书可以理解：可以根据各实施方式来实施出很多其他的配置、结构和方法。
应当理解的是，就于本发明在前描述中所使用的各种位置指示来说，例如顶、底、上、下，彼等指示仅是参考了相应的附图而给出，并且当器件的朝向在制造或工作中发生变化时，可以代替地具有其他位置关系。如上所述，那些位置关系只是为清楚起见而描述，并非限制。
本说明的前述描述是参考特定的实施方式和特定的附图，但本发明不应当限制于此，而应当由权利要求书所给出。所描述的各附图都是示例性的而非限制性的。在附图中，为示例的目的，各元件的尺寸可能被放大，且可能没有绘制为特定的比例尺。本说明也应当包括各元件、工作方式在容限和属性上的不连续的变换。还应当包括本发明的各种弱化实施。
本说明及权利要求书中所使用的词汇“包括”并不排除其他元件或步骤。除非特别指出，在使用单数形式如“一”、“一个”指代确定或不确定的元件时，应当包括该元件的复数。从而，词汇“包括”不应当被理解为限于在其后所列出的条目，不应当理解为不包括其他元件或步骤；描述“器件包括项目A和B”的范围不应当限制为只包括元件A和B的器件。该描述表示，就于本说明而言，只有器件的元件A和B是相关的。尽管耦合通常包括电感性的连接、连接通常意为通过例如电线的连接，然而此处所述“连接”、“耦接”、“耦合”均表示在相耦接或相连接的元件之间存在电学的联系，且不意味着其间没有中间元件。在描述晶体管及其连接时，词语栅、漏、和源与栅极、漏极、源极以及栅极端、漏极端、源极端是可互换的。
对于所属领域的技术人员而言，在不背离本发明的权利要求的范畴内可以作出多种具体变化。

Claims (10)

1.一种数模转换器，其特征在于，所述数模转换器配置为接收二进制码数字输入并将数字输入转换为模拟信号，二进制码数字输入由最高有效位、最低有效位和其余位组成；所述数模转换器包括：
第一二进制至温度计码译码器，配置为接收最低有效位，以及将最低有效位转换为第一温度计码位；
第二二进制至温度计码译码器，配置为接收最高有效位，以及将最高有效位转换为第二温度计码位；
第三二进制至温度计码译码器，配置为接收其余位中的至少一部分，以及将其余位转换为第三温度计码位；
第一子数模转换器，包括多个第一电阻器和多个各连接到对应第一电阻器的第一开关，其中第一电阻器的每一个具有共同的第一电阻；第一开关的每一个配置为接收第一温度计码位的对应位，以及配置为由该对应位控制而将对应的第一电阻器连接到高参考电压或低参考电压；
第二子数模转换器，包括多个第二电阻器和多个各连接到对应第二电阻器的第二开关，其中第二电阻器的每一个具有共同的第二电阻；第二开关的每一个配置为接收第二温度计码位的对应位，以及配置为由该对应位控制而将对应的第二电阻器连接到高参考电压或低参考电压；
第三子数模转换器，包括多个第三电阻器和多个各连接到对应第三电阻器的第三开关，其中第三电阻器的每一个具有共同的第三电阻；第三开关的每一个配置为接收第三温度计码位的对应位，以及配置为由该对应位控制而将对应的第三电阻器连接到高参考电压或低参考电压；
其中第一电阻和第三电阻小于第二电阻。
2.根据权利要求1所述的数模转换器，其特征在于：
第一电阻器的每一个具有第一端和第二端，第一电阻器的第一端连接到对应的第一开关，各第一电阻器的第二端连接在一起；以及
第一子数模转换器进一步包括第一缩放电阻器，第一缩放电阻器具有第一端和第二端，第一缩放电阻器的第一端连接到第一电阻器的第二端，第一缩放电阻器的第二端提供第一子数模转换器的输出。
3.根据权利要求1所述的数模转换器，其特征在于：
第三电阻器的每一个具有第一端和第二端，第三电阻器的第一端连接到对应的第三开关，各第三电阻器的第二端连接在一起并连接到第一子数模转换器的输出；以及
第三子数模转换器进一步包括第三缩放电阻器，第三缩放电阻器具有第一端和第二端，第三缩放电阻器的第一端连接到第三电阻器的第二端，第三缩放电阻器的第二端提供第三子数模转换器的输出。
4.根据权利要求1所述的数模转换器，其特征在于：
第二电阻器的每一个具有第一端和第二端，第二电阻器的第一端连接到对应的第二开关，各第二电阻器的第二端连接在一起并提供第二子数模转换器的输出；以及
第二子数模转换器进一步包括第二缩放电阻器，第二缩放电阻器具有第一端和第二端，第二缩放电阻器的第一端连接到第三子数模转换器的输出，第二缩放电阻器的第二端连接到第二电阻器的第二端。
5.根据权利要求1所述的数模转换器，其特征在于，进一步包括：
第四二进制至温度计码译码器，其中第三二进制至温度计码译码器和第四二进制至温度计码译码器集合地接收其余位的全部，以及集合地将其余位转换为第三温度计码位；以及
第四子数模转换器，包括多个第四电阻器和多个各连接到对应第四电阻器的第四开关，其中第四电阻器的每一个具有共同的第四电阻；第四开关的每一个配置为自第四二进制至温度计码译码器接收第三温度计码位的对应位，以及配置为由该对应位控制而将对应的第四电阻器连接到高参考电压或低参考电压。
6.根据权利要求5所述的数模转换器，其特征在于：
第一子数模转换器配置为响应于第一温度计码位而提供第一输出电压；
第三子数模转换器配置为接收第一输出电压，以及响应于自第三二进制至温度计码译码器接收的第三温度计码位而提供第三输出电压；
第四子数模转换器配置为接收第三输出电压，以及响应于自第四二进制至温度计码译码器接收的第三温度计码位而提供第四输出电压；以及
第二子数模转换器配置为接收第四输出电压，以及提供第二输出电压作为该数模转换器的输出。
7.根据权利要求1所述的数模转换器，其特征在于：第三电阻是第二电阻的1/2至1/8。
8.一种数模转换器，其特征在于，所述数模转换器配置为将数字输入转换为模拟输出，数字输入由第一最低有效位、第二最高有效位和第三中间有效位组成，其中数模转换器包括：
第一子数模转换器，配置为经由第一二进制至温度计码译码器接收第一最低有效位，第一子数模转换器包括第一电阻器，各第一电阻器贡献相应的电压，以提供第一输出而作为响应；
第二子数模转换器，配置为经由第二二进制至温度计码译码器接收第二最高有效位，第二子数模转换器包括第二电阻器，各第二电阻器贡献相应的电压，以提供第二输出而作为数模转换器的输出；以及
第三子数模转换器，连接到第一子数模转换器以接收第一输出，以及配置为经由第三二进制至温度计码译码器接收第三中间有效位，第三子数模转换器包括第三电阻器，各第三电阻器贡献相应的电压，以向第二子数模转换器提供第三输出；其中
第一电阻器和第三电阻器各具有小于第二电阻器的面积。
9.根据权利要求8所述的数模转换器，其特征在于：第一电阻器的每一个和第三电阻器的每一个具有小于第二电阻器的每一个的电阻值。
10.根据权利要求8所述的数模转换器，其特征在于：进一步包括第四子数模转换器，第四子数模转换器连接到第三子数模转换器以接收第三输出，以及连接到第二子数模转换器以向该第二子数模转换器提供第四输出；其中
第三子数模转换器和第四子数模转换器配置为分别经由第三二进制至温度计码译码器和第四二进制至温度计码译码器而集合地接收第三中间有效位；
第四子数模转换器包括第四电阻器，各第四电阻器贡献相应的电压，以提供第四输出；以及
第四电阻器的每一个具有等于第三电阻器的每一个的电阻值。
CN201910931505.2A 2019-09-27 2019-09-27 分段式数模转换器 Pending CN112583410A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910931505.2A CN112583410A (zh) 2019-09-27 2019-09-27 分段式数模转换器
US16/797,096 US10784886B1 (en) 2019-09-27 2020-02-21 Segmented digital to analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910931505.2A CN112583410A (zh) 2019-09-27 2019-09-27 分段式数模转换器

Publications (1)

Publication Number Publication Date
CN112583410A true CN112583410A (zh) 2021-03-30

Family

ID=72516747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910931505.2A Pending CN112583410A (zh) 2019-09-27 2019-09-27 分段式数模转换器

Country Status (2)

Country Link
US (1) US10784886B1 (zh)
CN (1) CN112583410A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024027377A1 (zh) * 2022-08-03 2024-02-08 华为技术有限公司 一种数模转换器、数模转换电路和电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112305294B (zh) * 2020-10-26 2023-11-24 上海南芯半导体科技股份有限公司 一种二段式电阻网络及基于二段式电阻网络的数模转换器
US20220416805A1 (en) * 2021-06-28 2022-12-29 Infinera Corporation High linearity resistive digital-to-analog converters with dynamic control for temperature and voltage invariant on-resistance of switches
CN115694507A (zh) * 2021-07-29 2023-02-03 恩智浦美国有限公司 数模转换器
CN115333540B (zh) * 2022-10-14 2023-01-17 杰创智能科技股份有限公司 数模转换器电阻选择方法、装置、设备及存储介质

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3307173A (en) 1964-04-16 1967-02-28 Alfred E Popodi Transient reduction in digital-to analog converters
US3508249A (en) 1966-04-04 1970-04-21 Gordon Eng Co Digital-to-analog converter
JPH0734542B2 (ja) 1988-06-29 1995-04-12 日本電気株式会社 Ｄ−ａ変換回路
USRE38083E1 (en) 1994-03-18 2003-04-22 Analog Devices, Inc. Rail-to-rail DAC drive circuit
US5627537A (en) 1994-11-21 1997-05-06 Analog Devices, Inc. Differential string DAC with improved integral non-linearity performance
US6331830B1 (en) 2000-02-04 2001-12-18 Rockwell Technologies Llc Self-trimming current source and method for switched current source DAC
US6633246B1 (en) 2002-10-16 2003-10-14 Analog Devices, Inc. Converter circuit with reduced area switch compensation resistance
US6975261B1 (en) 2004-07-28 2005-12-13 Intersil America's Inc. High accuracy digital to analog converter using parallel P and N type resistor ladders
US7132970B2 (en) 2004-10-29 2006-11-07 Broadcom Corporation Delay equalized Z/2Z ladder for digital to analog conversion
US7336211B1 (en) 2006-01-20 2008-02-26 Altera Corporation Resistance compensated DAC ladder
US7372387B2 (en) 2006-09-01 2008-05-13 Texas Instruments Incorporated Digital-to-analog converter with triode region transistors in resistor/switch network
US7468686B2 (en) 2007-02-06 2008-12-23 Linear Technology Corporation Systems and methods for providing compact digitally controlled trim of multi-segment circuits
EP2019490B1 (en) 2007-07-27 2018-07-18 Socionext Inc. Segmented circuitry
KR20120059023A (ko) 2010-11-30 2012-06-08 삼성전자주식회사 저항 소자 및 이를 이용한 디지털-아날로그 컨버터
US8581766B1 (en) 2011-10-17 2013-11-12 Maxim Integrated Products, Inc. DAC with novel switch regulation
JP5835005B2 (ja) 2012-02-27 2015-12-24 株式会社ソシオネクスト Ｄ／ａ変換器
US8618971B1 (en) 2012-08-03 2013-12-31 Texas Instruments Incorporated Signal level shift circuit and method for dual resistor ladder digital-to-analog converters
US8912940B2 (en) 2012-11-14 2014-12-16 Analog Devices Technology String DAC charge boost system and method
US8884799B2 (en) 2013-03-15 2014-11-11 Qualcomm Incroporated Dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods
US20160056834A1 (en) 2014-08-11 2016-02-25 Texas Instruments Incorporated Multi-level ladder dac with dual-switch interconnect to ladder nodes
US9819357B1 (en) 2017-05-11 2017-11-14 Qualcomm Incorporated Current removal for digital-to-analog converters
US9991900B1 (en) * 2017-08-02 2018-06-05 Nxp Usa, Inc. Digital to analog (DAC) converter with current calibration
CN109391270B (zh) 2017-08-08 2023-09-26 恩智浦美国有限公司 具有含有电阻器阵列的子dac的数/模转换器（dac）
CN110557123A (zh) 2018-06-04 2019-12-10 恩智浦美国有限公司 分段式电阻型数模转换器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024027377A1 (zh) * 2022-08-03 2024-02-08 华为技术有限公司 一种数模转换器、数模转换电路和电子设备

Also Published As

Publication number Publication date
US10784886B1 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
CN112583410A (zh) 分段式数模转换器
US7501970B2 (en) Digital to analog converter architecture and method having low switch count and small output impedance
US6268817B1 (en) Digital-to-analog converter
EP3579420B1 (en) Segmented resistive digital to analog converter
JPS6225295B2 (zh)
US8963757B2 (en) D/A converter including higher-order resistor string
US11133818B2 (en) Interpolation digital-to-analog converter (DAC)
EP1813020B1 (en) Balanced dual resistor string digital to analog converter system and method
CN103095303B (zh) 一种电流型与电压型组合数模转换器
EP3442123B1 (en) Digital to analog converter (dac) having sub-dacs with arrays of resistors
CN101425805B (zh) 高分辨率小面积数模转换电路
US7304596B2 (en) Folded multi-LSB decided resistor string digital to analog converter
WO2006068984A9 (en) High speed differential resistive voltage digital-to-analog converter
EP0282034B1 (en) D/A converter
CN101753144A (zh) 用于数模转换器的具有子温度计码的解码器结构
CN101103530B (zh) 数模转换器
US7369076B1 (en) High precision DAC with thermometer coding
CN112152622A (zh) 一种数模转换器
US6642867B1 (en) Replica compensated heterogeneous DACs and methods
US5929798A (en) High speed and low power digital/analog (D/A) converter using dual current cell arrays
JP2001127634A (ja) ディジタル・アナログ変換器
US5673045A (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
KR100495500B1 (ko) 디지털/아날로그 변환기
CN113691261A (zh) 三角积分调变器装置与三角积分调变方法
JP2018107771A (ja) 差動出力型ｄ／ａ変換器及びａ／ｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination