JP2008251821A - 論理プログラマブルデバイスの復旧装置 - Google Patents

論理プログラマブルデバイスの復旧装置 Download PDF

Info

Publication number
JP2008251821A
JP2008251821A JP2007091057A JP2007091057A JP2008251821A JP 2008251821 A JP2008251821 A JP 2008251821A JP 2007091057 A JP2007091057 A JP 2007091057A JP 2007091057 A JP2007091057 A JP 2007091057A JP 2008251821 A JP2008251821 A JP 2008251821A
Authority
JP
Japan
Prior art keywords
circuit
configuration data
programmable device
logic programmable
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007091057A
Other languages
English (en)
Other versions
JP4970109B2 (ja
Inventor
Hiroyuki Yokoyama
浩之 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
KDDI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KDDI Corp filed Critical KDDI Corp
Priority to JP2007091057A priority Critical patent/JP4970109B2/ja
Publication of JP2008251821A publication Critical patent/JP2008251821A/ja
Application granted granted Critical
Publication of JP4970109B2 publication Critical patent/JP4970109B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】論理プログラマブルデバイスの回路の復旧性能を向上させる。
【解決手段】回路構成データから構成された回路の動作を監視する回路状態監視機能部21bと、該監視結果から正常に動作していると判断された回路を含む回路構成データを記録する部分再構成機能部21aと、該記録された回路構成データを用いて回路の再構成を行う回路復旧機能部21cとを備えたことを特徴とする。
【選択図】図2

Description

本発明は、FPGA(Field Programmable Gate Array)等の論理プログラマブルデバイスの復旧装置に関する。
従来、論理プログラマブルデバイスの回路再構成に係る技術として、例えば、特許文献1,2に記載のものが知られている。特許文献1記載の従来技術1では、過去の回路の断片が誤接続することを防止するために、次のステップ1〜5を設けている。ステップ1;部分再構成を行う領域の周囲の論理セルを初期状態に戻す(隣接セルの初期化)。ステップ2;部分再構成を行う領域の直近に配置している接続切り換え用セルを初期状態に戻す(隣接スイッチの初期化)。ステップ3;ステップ1とステップ2の混合。ステップ4;初期状態を含めた回路データを用いて部分再構成を行う。ステップ5;隣接スイッチにおける、部分再構成に関連する配線情報を、初期状態に戻す。
特許文献2記載の従来技術2では、フォールト検出回路によりフォールトを検知すると、論理プログラマブルデバイスの回路全体を再構成することによって復旧を図っている。この従来技術2では、回路全体を再構成することによって、従来のフォールト回避手段として用意されていた予備のモジュールや出力のマスク回路を不要にしている。
特開2000-091434号公報 特開平10-222389号公報
しかし、上述した従来技術1では、回路を再構成する際に部分再構成を行う領域の周囲や隣接スイッチを初期化するので、部分再構成の動作の途中でデータが途切れる等のトラブルが発生したり、部分再構成される回路に設計上の何らかのミスが含まれていた場合には対応することができない。
また、従来技術2では、論理プログラマブルデバイスが部分的な再構成を繰り返しながら長時間利用されるような用途において、フォールト検知により回路全体を再構成しようとすると、部分的な再構成の履歴を正しく反映させることが困難である。
本発明は、このような事情を考慮してなされたもので、その目的は、論理プログラマブルデバイスの回路の復旧性能を向上させることのできる論理プログラマブルデバイスの復旧装置を提供することにある。
上記の課題を解決するために、本発明に係る論理プログラマブルデバイスの復旧装置は、回路の再構成が可能な論理プログラマブルデバイスの復旧装置において、回路構成データから構成された回路の動作を監視する回路状態監視手段と、前記監視結果から正常に動作していると判断された回路を含む回路構成データを記録する回路構成データ記録手段と、前記記録された回路構成データを用いて回路の再構成を行う回路再構成手段とを備えたことを特徴とする。
本発明に係る論理プログラマブルデバイスの復旧装置においては、前記回路構成データ記録手段は、回路が構成される度に、前記監視結果から正常に動作していると判断された回路を含む回路構成データを、当該回路構成データの時間的位置を表す情報と共に記録することを特徴とする。
本発明に係る論理プログラマブルデバイスの復旧装置においては、前記回路再構成手段は、前記監視結果から異常検出された場合に回路の再構成を行い、再構成された回路が前記監視結果から正常に動作していると判断されるまで、記録の新しい回路構成データから順番に用いて回路の再構成を試すことを特徴とする。
本発明に係る論理プログラマブルデバイスの復旧装置においては、前記記録される回路構成データは、メモリに記憶されているデータを含むことを特徴とする。
本発明によれば、論理プログラマブルデバイスの回路の復旧性能を向上させることができる。
以下、図面を参照し、本発明の一実施形態について説明する。
図1は、本発明の一実施形態に係る復旧装置を適用した論理プログラマブルデバイス11の構成例が示されている。図1において、論理プログラマブルデバイス11は、構成済みの回路110と、再構成領域120と、保護領域130とを有する。再構成領域120は、回路構成データから回路を再構成することが可能な領域である。回路構成データは、外部メモリ13に記憶されており、回路が構成される際に外部メモリ13から論理プログラマブルデバイス11に読み込まれる。再構成領域120においては、再構成領域120全体において回路を構成してもよく、或いは、再構成領域120の一部分において回路を構成するものであってもよい。
保護領域130内には、回路復旧用監視制御回路21と、内部メモリ22と、信号測定回路30とが構成されている。信号測定回路30は、構成済み回路110内および再構成領域120内にも構成される。なお、保護領域130は、再構成領域120における回路構成動作の影響を受けないように構成されることが好ましい。
図2は、図1に示す回路復旧用監視制御回路21の機能構成を示したブロック図である。図2において、回路復旧用監視制御回路21は、部分再構成機能部21aと回路状態監視機能部21bと回路復旧機能部21cとを有する。
部分再構成機能部21aは、再構成領域120において回路が構成される場合に、回路復旧用の回路構成データを記録する。具体的には、部分再構成機能部21aは、再構成領域120において回路が構成されると、この構成された回路の初期動作を監視する。なお、実際の監視動作は、回路状態監視機能部21bが行う。部分再構成機能部21aは、その初期動作監視結果から、一定期間において回路が正常に動作していると判断すると、当該構成部分の回路を含む回路構成データ(以下、「スナップショット」と称する)を記録する。スナップショットは、内部メモリ22に記録されてもよく、或いは、外部メモリ13に記録されてもよい。
部分再構成機能部21aは、スナップショットを記録する際に、復旧点Riのスナップショットとして、復旧点Riを示す復旧点情報と共にスナップショットを記録する。復旧点Riは、スナップショットの時間的位置を表す。復旧点Riは、スナップショットが記録される度に、「i←i+1」成る更新式により更新される。復旧点Riによってスナップショットの記録順序が分かる。また、記録された一連のスナップショットは、再構成領域120における構成回路の履歴となる。
なお、スナップショットは、今回構成された回路のみを含む回路構成データであってもよく、或いは、今回構成された回路および既に構成済みの回路の両方を含む回路構成データであってもよい。また、スナップショットは、メモリに記憶されているデータを含むものであってもよい。
回路状態監視機能部21bは、信号測定回路30による測定結果から、再構成領域120に構成された回路の状態を監視する。信号測定回路30は、特定回路の状態を測定している。回路状態監視機能部21bは、禁止状態検出機能、消費電力測定機能、電圧測定機能、入出力信号照合機能、温度測定機能、信号周波数測定機能、電流測定機能および雑音検出機能を有する。
禁止状態検出機能は、論理回路が本来とりえない論理状態又は望ましくない論理状態(禁止状態)に遷移することを検出する。これを検出した場合には異常検出となる。
消費電力測定機能は消費電力を測定する。この測定の結果、電力消費量が一定値を越える場合には異常検出となる。
電圧測定機能は電圧を測定する。この測定の結果、電圧の振幅が所定範囲から逸脱する場合には異常検出となる。
入出力信号照合機能は、論理プログラマブルデバイス11の所定の入力ポートと出力ポートの信号を照合する。この照合の結果、信号の欠損があると判断できる場合には異常検出となる。これにより、再構成領域120に構成された回路によって外部信号が不当にブロックされる等を検出する。
温度測定機能は、論理プログラマブルデバイス11の温度を測定する。この測定の結果、所定温度を超える場合には異常検出となる。これにより、異常発熱の発生を検出する。
信号周波数測定機能は、論理プログラマブルデバイス11の所定の入力又は出力のポートに関し、信号周波数を測定する。この測定の結果、所定の信号周波数範囲を逸脱する場合には異常検出となる。信号周波数としては、電位変動頻度もしくはスイッチ頻度が利用可能である。
電流測定機能は電流を測定する。この測定の結果、電流の振幅が所定範囲から逸脱する場合には異常検出となる。
雑音検出機能は、論理プログラマブルデバイス11の所定の入力又は出力のポートに関し、信号ノイズを検出する。この検出の結果、所定のノイズレベルを超える場合には異常検出となる。
回路復旧機能部21cは、回路状態監視機能部21bにより異常検出されると、回路保護動作を実行する。回路保護動作は、これから行う回路復旧動作により、構成済み回路110および論理プログラマブルデバイス11の外部の回路に対して、不測の事態を生じさせないようにするためのものである。
回路復旧機能部21cは、回路保護動作の終了後、記録されているスナップショットを用いて再構成領域120の回路を再構成し、当該構成部分の回路の初期動作が正常であるか判断する。このとき、回路復旧機能部21cは、復旧点Riに基づいて新しいスナップショットから順番に用いて回路の再構成を試し、初期動作が正常となるまで再構成領域120の回路再構成を繰り返す。これにより、再構成領域120は、初期動作が正常となる回路まで戻される。この結果、再構成領域120は正常に動作する回路に復旧する。
図3は、本実施形態のスナップショット記録に係る動作手順を示すフローチャートである。
図3において、ステップS1では、論理プログラマブルデバイス11の電源オン後、外部メモリ13から回路構成データを読み込み、論理プログラマブルデバイス11内の回路の初期化を行う。この回路初期化手順には、保護領域130の設定(S11)、保護領域130を保護する回路の構築(S12)および回路復旧用監視制御回路21の構築(S13)が含まれる。
次いで、ステップS2では、初期化時点(復旧点R0)のスナップショットを記録する。ステップS3では、再構成領域120の回路の再構成の要求が発生し、再構成領域120の回路を再構成する。ステップS4では、その再構成した回路の初期動作を監視する。ステップS5では、その初期動作監視の結果から、再構成した回路の動作が正常であると判断すると、再構成時点(復旧点Ri)のスナップショットを記録する。その後、通常動作の監視を行う。
図4は、本実施形態の回路復旧に係る動作手順を示すフローチャートである。
図4において、ステップS31では、再構成領域120の回路の異常を検出すると、回路保護動作を実行する。ステップS32では、記録されているスナップショットを用いた再構成領域120の回路の再構成を、復旧点Riに基づいて新しいスナップショットから試す。ステップS33では、その再構成した回路の初期動作を監視する。ステップS34では、その初期動作監視の結果から、再構成した回路の動作が正常であるか否かを判断する。
再構成した回路の動作が正常ならば、ステップS35に進み、通常動作の監視を行う。一方、再構成した回路の動作が正常ではないならば、ステップS31に進み、ステップS31〜S34により、次に新しいスナップショットを試す。この動作を、再構成した回路が正常に動作するまで繰り返す。
上述したように本実施形態によれば、正常に動作した回路のスナップショットを記録しておき、回路の異常を検出したときに、該記録されているスナップショットを用いて回路を再構成することができる。これにより、正常に動作した回路に戻すことが簡単に短時間で実現することができる。
また、回路の再構成ごとに各復旧点のスナップショットとして記憶するので、新しい復旧点から順番に古い復旧点へとスナップショットを試すことができる。これにより、正常に動作し、且つ、できる限り新しい回路に復旧させることができる。
なお、スナップショットを記録する際に再構成された回路の属性情報も一緒に記録し、回路復旧の際に該属性情報に基づいて使用するスナップショットを選択するようにしてもよい。再構成された回路の属性情報としては、例えば、回路規模、前回からの回路変更規模などが挙げられる。
以上、本発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
例えば、上述の実施形態では、回路復旧用監視制御回路21を論理プログラマブルデバイス11内に設けたが、回路復旧用監視制御回路21を論理プログラマブルデバイス11の外部回路として設けてもよい。
本発明の一実施形態に係る復旧装置を適用した論理プログラマブルデバイス11の構成例を示す図である。 図1に示す回路復旧用監視制御回路21の機能構成を示したブロック図である。 本発明の一実施形態のスナップショット記録に係る動作手順を示すフローチャートである。 本発明の一実施形態の回路復旧に係る動作手順を示すフローチャートである。
符号の説明
11…論理プログラマブルデバイス、13…外部メモリ、21…回路復旧用監視制御回路、22…内部メモリ、30…信号測定回路、21a…部分再構成機能部、21b…回路状態監視機能部、21c…回路復旧機能部、120…再構成領域

Claims (4)

  1. 回路の再構成が可能な論理プログラマブルデバイスの復旧装置において、
    回路構成データから構成された回路の動作を監視する回路状態監視手段と、
    前記監視結果から正常に動作していると判断された回路を含む回路構成データを記録する回路構成データ記録手段と、
    前記記録された回路構成データを用いて回路の再構成を行う回路再構成手段と、
    を備えたことを特徴とする論理プログラマブルデバイスの復旧装置。
  2. 前記回路構成データ記録手段は、回路が構成される度に、前記監視結果から正常に動作していると判断された回路を含む回路構成データを、当該回路構成データの時間的位置を表す情報と共に記録することを特徴とする請求項1に記載の論理プログラマブルデバイスの復旧装置。
  3. 前記回路再構成手段は、前記監視結果から異常検出された場合に回路の再構成を行い、再構成された回路が前記監視結果から正常に動作していると判断されるまで、記録の新しい回路構成データから順番に用いて回路の再構成を試すことを特徴とする請求項2に記載の論理プログラマブルデバイスの復旧装置。
  4. 前記記録される回路構成データは、メモリに記憶されているデータを含むことを特徴とする請求項1から請求項3のいずれかの項に記載の論理プログラマブルデバイスの復旧装置。
JP2007091057A 2007-03-30 2007-03-30 論理プログラマブルデバイスの復旧装置 Expired - Fee Related JP4970109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007091057A JP4970109B2 (ja) 2007-03-30 2007-03-30 論理プログラマブルデバイスの復旧装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007091057A JP4970109B2 (ja) 2007-03-30 2007-03-30 論理プログラマブルデバイスの復旧装置

Publications (2)

Publication Number Publication Date
JP2008251821A true JP2008251821A (ja) 2008-10-16
JP4970109B2 JP4970109B2 (ja) 2012-07-04

Family

ID=39976424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007091057A Expired - Fee Related JP4970109B2 (ja) 2007-03-30 2007-03-30 論理プログラマブルデバイスの復旧装置

Country Status (1)

Country Link
JP (1) JP4970109B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014178809A (ja) * 2013-03-14 2014-09-25 Fujitsu Advanced Engineering Ltd 電子機器、回路データ保護装置、及び回路データ保護方法
WO2019235076A1 (ja) * 2018-06-06 2019-12-12 日立オートモティブシステムズ株式会社 電子制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0962528A (ja) * 1995-08-23 1997-03-07 Fujitsu Ltd 自己修復装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0962528A (ja) * 1995-08-23 1997-03-07 Fujitsu Ltd 自己修復装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014178809A (ja) * 2013-03-14 2014-09-25 Fujitsu Advanced Engineering Ltd 電子機器、回路データ保護装置、及び回路データ保護方法
WO2019235076A1 (ja) * 2018-06-06 2019-12-12 日立オートモティブシステムズ株式会社 電子制御装置
JPWO2019235076A1 (ja) * 2018-06-06 2021-03-18 日立Astemo株式会社 電子制御装置
JP7037648B2 (ja) 2018-06-06 2022-03-16 日立Astemo株式会社 電子制御装置

Also Published As

Publication number Publication date
JP4970109B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
JP6599054B2 (ja) 異常判定装置、異常判定方法及び異常判定プログラム
US7408475B2 (en) Power supply monitoring device
US10678634B2 (en) Method and apparatus of using parity to detect random faults in memory mapped configuration registers
CN104320308A (zh) 一种服务器异常检测的方法及装置
JP5036148B2 (ja) 二次電池パック
US20140143597A1 (en) Computer system and operating method thereof
JP4970109B2 (ja) 論理プログラマブルデバイスの復旧装置
JP4655718B2 (ja) コンピュータシステム及びその制御方法
US9818494B2 (en) Operation recording circuit and operation method thereof
WO2014203028A1 (en) Diagnostic apparatus, control unit, integrated circuit, vehicle and method of recording diagnostic data
JP2018194336A (ja) 異常検知装置および異常検知方法
JP2006308457A (ja) 制御装置,ショート検出装置,負荷駆動システムおよびプログラム
CN102597906A (zh) 对电子器件中的损耗的响应
KR101560493B1 (ko) 출력 장치 및 그 진단 방법
JP6285123B2 (ja) 電源監視装置、電源装置、情報処理システム及び電源監視方法
Peterson Developing tamper-resistant designs with ultrascale and ultrascale+ FPGAs
US20200067508A1 (en) Integrated circuit system, startup control method for integrated circuit system, and startup control program
JP2006099305A (ja) プログラマブルlsiのコンフィグレーション制御方法
JP5687141B2 (ja) 保護リレー装置
JP2007209122A (ja) ディジタル形保護継電装置のリスタート方式
CN110764966B (zh) 用于ecu安全监控系统工作模式的自适应方法及系统
US20220309169A1 (en) Security device and methods of operating a security device
JP5011159B2 (ja) システム監視回路を備えた計算機
KR102545962B1 (ko) 단락 진단 회로 및 방법
CN220172037U (zh) 用于开关设备的锁存装置及开关设备

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees