JP2006099305A - プログラマブルlsiのコンフィグレーション制御方法 - Google Patents
プログラマブルlsiのコンフィグレーション制御方法 Download PDFInfo
- Publication number
- JP2006099305A JP2006099305A JP2004283022A JP2004283022A JP2006099305A JP 2006099305 A JP2006099305 A JP 2006099305A JP 2004283022 A JP2004283022 A JP 2004283022A JP 2004283022 A JP2004283022 A JP 2004283022A JP 2006099305 A JP2006099305 A JP 2006099305A
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- programmable
- lsi
- control logic
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【課題】
プログラマブルLSIは、その内部論理をコンフィグレーションにより設定する必要があるが、プログラマブルLSIのコンフィグレーションi/fはデバイス毎に固有であるため、そのi/fに適合したコンフィグレーション制御が必要である。既存技術において、機能を損なうことなくコンフィグレーションを制御するには、LSIの外部にコンフィグレーション制御論理が必要である。
【解決手段】
専用ROMを用いた簡易コンフィグレーションによりプログラマブルLSIのプログラマブル領域にコンフィグレーション制御論理を設定し、このコンフィグレーション制御論理がプログラマブルLSIのコンフィグレーションi/fを通してプログラマブル領域に所望の論理を設定する。
【選択図】 図1
プログラマブルLSIは、その内部論理をコンフィグレーションにより設定する必要があるが、プログラマブルLSIのコンフィグレーションi/fはデバイス毎に固有であるため、そのi/fに適合したコンフィグレーション制御が必要である。既存技術において、機能を損なうことなくコンフィグレーションを制御するには、LSIの外部にコンフィグレーション制御論理が必要である。
【解決手段】
専用ROMを用いた簡易コンフィグレーションによりプログラマブルLSIのプログラマブル領域にコンフィグレーション制御論理を設定し、このコンフィグレーション制御論理がプログラマブルLSIのコンフィグレーションi/fを通してプログラマブル領域に所望の論理を設定する。
【選択図】 図1
Description
FPGA(Field Programmable Gate Array)等のコンフィグレーションによる論理設定が可能なプログラマブルLSIにおけるコンフィグレーション制御方法に関する。
近年、動的に内部の論理設定が可能なプログラマブルLSIの著しい性能向上により、従来ASICでなければ要求性能を満たせなかった分野においても、プログラマブルLSIが利用されるようになり、その利用範囲を拡大している。
プログラマブルLSIは、コンフィグレーションを行うことにより内部のプログラマブル領域に論理を設定する。以下では、一般的なプログラマブルLSIのコンフィグレーションの仕組みについて、図8を用いて説明する。プログラマブルLSI010は、コンフィグレーションによる論理設定が可能なプログラマブル領域020と、デバイス毎に固有の機能を持ち論理設定できない固定論理領域030から構成される。固定論理領域030に含まれるコンフィグレーションi/f040は、プログラマブル領域020の論理設定を行うための論理である。プログラマブルLSI010の外部には、コンフィグレーションを制御するための論理060が接続される。
プログラマブル領域020は、論理を動的に設定できる多数のセルから構成される。各セルはコンフィグレーション設定メモリを持ち、このメモリに値を書き込むことにより、セルに特定の論理を設定する。プログラマブル領域020に対する論理設定は、コンフィグレーションi/f040を通して、各セル内のコンフィグレーション設定メモリにデータを書き込むことにより行う。
コンフィグレーション設定メモリにデータを書き込むために、コンフィグレーションi/f040はデータの他、コンフィグレーション設定メモリのアドレス、ライトイネーブル等の制御信号を必要とする。これらの制御信号は、プログラマブルLSI010外部の制御論理060により生成される。制御論理060は、コンフィグレーション要求を受けると、コンフィグレーションi/f040を通して、プログラマブルLSI010のコンフィグレーションを行う。
上記のプログラマブルLSI010外部の制御論理060を簡略化した方法として、コンフィグレーションデータ読み出し元に専用ROM070を用いた簡易コンフィグレーションがある。このコンフィグレーションでは、コンフィグレーションi/f040により制御が行われるため、プログラマブルLSI010外部のコンフィグレーション制御論理を必要としない。また、プログラマブルLSIの外部からコンフィグレーションを制御しないため、制御論理を簡略化できる一方で、コンフィグレーション機能が制限される。プログラマブルLSI010の電源投入によりコンフィグレーションが開始され、プログラマブル領域020全体がコンフィグレーション対象となる。
特開2003−44303
プログラマブルLSIは、その内部論理をコンフィグレーションにより設定する必要があるが、プログラマブルLSIのコンフィグレーションi/fはデバイス毎に固有であるため、そのi/fに適合したコンフィグレーション制御が必要である。初期化コンフィグレーションに機能を限れば、専用ROMを使用することにより、プログラマブルLSI外部のコンフィグレーション制御論理を簡略化可能であるが、コンフィグレーション機能が制限される。従来技術では、機能を損なうことなく、プログラマブルLSI外部のコンフィグレーション制御論理を簡略化することができない。
本発明は、プログラマブル領域と該プログラマブル領域の論理設定を行うコンフィグレーションi/fからなるプログラマブルLSIにおいて、初期コンフィグレーションにより前記プログラマブル領域にコンフィグレーション制御論理を設定し、該コンフィグレーション制御論理がプログラマブルLSIのコンフィグレーションi/fを通して前記プログラマブル領域に所望の論理を設定することを特徴とするプログラマブルLSIのコンフィグレーション制御方法である。
プログラマブルLSIのコンフィグレーション制御論理をプログラマブルLSIのプログラマブル領域に設けることにより、コンフィグレーション機能を損なうことなくコンフィグレーション制御論理を簡略化できる。
以下で本発明の実施例を説明する。
図1に本発明の第1の実施例に関するシステムの概略図を示す。このシステムにおけるプログラマブルLSI010は、図8の従来システムにおけるプログラマブルLSIと同等の機能を有し、外部コンフィグレーション制御論理によるコンフィグレーションまたは専用ROM070を用いた簡易コンフィグレーションにより内部のプログラマブル領域020の論理を動的に設定できるLSIである。
本発明では、初期化コンフィグレーションによりプログラマブルLSI010のプログラマブル領域020にコンフィグレーション制御論理160を設定する。初期化コンフィグレーションは従来技術のコンフィグレーションと同様の方法で行う。プログラマブルLSI020内にコンフィグレーション制御論理160を設定した後は、制御論理160によるコンフィグレーション制御が可能となるため、初期化コンフィグレーションの制御論理は簡易なものでよい。
コンフィグレーション制御論理160は、図8の従来システムにおけるプログラマブルLSI外部のコンフィグレーション制御論理060に相当する機能を持つ。コンフィグレーション制御論理160により、機能を損なうことなくプログラマブルLSI010外部のコンフィグレーション論理を簡略化することが可能になる。図1は、専用ROM070を用いた簡易コンフィグレーションにより、初期化コンフィグレーションを簡略化したシステムであるが、コンフィグレーション制御論理160が図1のLSI外部の制御論理に相当する機能を持つことにより、プログラマブルLSI010外部に制御論理を設けた図8の従来システムと同等のコンフィグレーション機能を実現できる。
コンフィグレーション制御論理160は、プログラマブル領域020内の論理をコンフィグレーション対象とするが、コンフィグレーション制御論理160自身の論理はコンフィグレーション対象から除外する。コンフィグレーション制御論理160は、プログラマブルLSI010の外部デバイスまたはプログラマブルLSI内部の論理からコンフィグレーション要求を受けることによりコンフィグレーションを開始する。コンフィグレーションが開始されると、コンフィグレーション制御論理160はプログラマブルLSI010外部のROM等のデバイスからコンフィグレーションデータを読み込み、コンフィグレーションi/f040を通してコンフィグレーション設定メモリに格納する。
コンフィグレーションi/f040の仕様はデバイス固有であるが、コンフィグレーション制御論理160がコンフィグレーションデータを格納したメモリ等のデバイスのi/fとコンフィグレーションi/f040の間のブリッジ機能を持つことより、コンフィグレーションi/f040の仕様に依存せず様々なデバイスからコンフィグレーションデータを読み出すことが可能である。
以上で説明したように、図1のシステムではプログラマブルLSI010の内部のコンフィグレーション制御論理により、機能を損なうことなくプログラマブルLSI010の外部のコンフィグレーション制御論理を簡略化できる。特に初期化コンフィグレーション方法として、専用ROM070を用いた簡易コンフィグレーションを適用することにより、プログラマブルLSI010外部にコンフィグレーション制御論理を必要とせずに、柔軟なコンフィグレーション機能を実現すること可能である。
図2に本発明の第2の実施例に関するシステムの構成例を示す。図1のシステムでは、コンフィグレーション制御論理とコンフィグレーション対象が同一プログラマブルLSIに含まれていたが、図2のシステムは、プログラマブルLSI010内部のコンフィグレーション制御論理でコンフィグレーション制御を行う対象に、他のプログラマブルLSIのコンフィグレーション領域も含める。図2のシステムは複数のプログラマブルLSIから構成されており、システム内にコンフィグレーション制御論理を持つようにコンフィグレーションされたプログラマブルLSIを少なくとも1つ以上持つ。1つのコンフィグレーション制御論理で、複数のプログラマブルLSIに対してコンフィグレーション制御を行うこともできる。
図3に本発明の第3の実施例として、メインメモリ上にある再コンフィグレーションデータを読み出して、プログラマブルLSIのコンフィグレーションを行うシステムを示す。
このシステムにおいて、再コンフィグレーションはプログラマブルLSI010内部もしくは外部のコンフィグレーション要求信号により開始される。
再コンフィグレーションが開始されると、内部コンフィグレーション制御論理160はバスi/fとコンフィグレーションi/f040の間で変換ブリッジの機能を担う。再コンフィグレーション制御論理160はバスから受け取ったコンフィグレーションデータをコンフィグレーションi/f040の仕様に沿った形式に変換して、コンフィグレーションi/f040に送り出す。プロセッサもしくはコンフィグレーション制御論理自身で、メインメモリからコンフィグレーション制御論理へコンフィグレーションデータの転送を実施する。コンフィグレーションデータの読み出し元は、メインメモリに限らずLSI等の他のデバイスからの読み出しにも適用できる。
図4に本発明の第4の実施例として、プログラマブルLSI内部コンフィグレーション制御論理により障害からの回復機能を実現したシステムを示す。プログラマブルLSI010はプログラム領域に予備領域を持つ。障害検出論理によりプログラマブル領域の論理における障害を検出すると、コンフィグレーションにより予備領域を障害発生箇所の代替として使用するように論理変更を行う。予め複数の障害時用論理設定を用意しておき、検出した障害種に応じてコンフィグレーションデータを選択することにより複数の障害に対応可能である。
図5に本発明の第5の実施例として、プログラマブルLSI間の配線上で障害が発生し通信が途絶えた時に通信経路を動的に切り替えるシステム例を示す。プログラマブルLSI010とプログラマブルLSI015は経路130と経路135で結線されている。通常、経路130を使ってプログラマブルLSI010、プログラマブルLSI015間の通信を行うように経路制御論理110と経路制御論理115はコンフィグレーションされている。プログラマブルLSI010の経路制御・障害監視論理120は経路130によるプログラマブルLSI間の通信が正常に行われていることを監視する論理である。経路130で通信障害が発生すると、経路制御・障害監視論理120はコンフィグレーション制御論理160にコンフィグレーション要求を発生する。コンフィグレーション制御論理160は経路135を使ってプログラマブルLSI010、プログラマブルLSI015間の通信を行うように経路制御論理110と経路制御論理115の再コンフィグレーションを行う。以上の方法により経路130で障害が発生した時に通信経路を経路135に切り替えるシステムが実現可能である。
図6に本発明の第6の実施例として、複数のプログラマブルLSIが互いの障害を監視して、再コンフィグレーションによる障害からの回復を行うようにしたシステムを示す。このシステムでは、プログラマブルLSI010の再コンフィグレーション制御をプログラマブルLSI015内部の再コンフィグレーション制御論理165が、プログラマブルLSI015の再コンフィグレーションをプログラマブルLSI010内部の再コンフィグレーション制御論理160が行う。このシステムでは再コンフィグレーション制御論理と再コンフィグレーション対象が別のプログラマブルLSIになるようにすることで、再コンフィグレーション制御論理自体に障害が発生した場合でも障害から回復する可能性があるという点で図6の実施例5のシステムよりも信頼性が高い。本方式は信頼性を向上するためにLSIを冗長化する場合などに適用できる。
図7に本発明の第7の実施例として、再コンフィグレーションによりプログラマブルLSI内部の論理を構成するシステムを示す。通常のシステムでは初期化コンフィグレーション以外でコンフィグレーションが行われる頻度は少ない。そこでコンフィグレーションが必要な時以外はプログラマブルLSI内部のコンフィグレーション制御領域を別用途に用い、プログラマブルLSIの利用効率を高めるようにする。
このシステムにおいて、プログラマブルLSI015のコンフィグレーション制御はプログラマブルLSI内部のコンフィグレーション制御論理160により行う。但しプログラマブルLSI010は通常動作時には図7(a)に示すようにプログラマブルLSI015のコンフィグレーション制御を行うための論理を持たない。
プログラマブルLSI015にコンフィグレーションを行う必要が生じると、プログラマブルLSI010内部のコンフィグレーション制御論理160は再コンフィグレーションにより論理の一部をプログラマブルLSI015のコンフィグレーション制御用の論理165に変え、図7(b)で示すような状態になる。その後にコンフィグレーション制御用論理165がプログラマブルLSI015のコンフィグレーションを行い、コンフィグレーション終了後は再びコンフィグレーション制御論理160がプログラマブルLSI010に対して再コンフィグレーションを行い元の状態に戻す。
以上のように、コンフィグレーション制御に使用するプログラマブル領域を通常時には別論理用に使用することによって、プログラマブルLSIの利用効率を高めることができる。
010・・プログラマブルLSI
020・・プログラマブル領域
030・・固定論理領域
040・・コンフィグレーションi/f
060・・プログラマブルLSI外部のコンフィグレーション制御論理
070・・コンフィグレーションデータを格納した専用ROM
080・・コンフィグレーション対象
160・・プログラマブルLSI内部のコンフィグレーション制御論理
020・・プログラマブル領域
030・・固定論理領域
040・・コンフィグレーションi/f
060・・プログラマブルLSI外部のコンフィグレーション制御論理
070・・コンフィグレーションデータを格納した専用ROM
080・・コンフィグレーション対象
160・・プログラマブルLSI内部のコンフィグレーション制御論理
Claims (5)
- プログラマブル領域と該プログラマブル領域の論理設定を行うコンフィグレーションi/fからなるプログラマブルLSIにおいて、初期コンフィグレーションにより前記プログラマブル領域にコンフィグレーション制御論理を設定し、該コンフィグレーション制御論理がプログラマブルLSIのコンフィグレーションi/fを通して前記プログラマブル領域に所望の論理を設定することを特徴とするプログラマブルLSIのコンフィグレーション制御方法。
- 前記初期コンフィグレーションはROMを用いた簡易コンフィグレーションであることを特徴とする請求項1記載のプログラマブルLSIのコンフィグレーション制御方法。
- プロセッサとコンフィグレーションデータが格納されたメモリとプログラマブルLSIからなり、前記プログラマブルLSIはプログラマブル領域と該プログラマブル領域の論理設定を行うコンフィグレーションi/fからなるシステムにおいて、初期コンフィグレーションにより前記プログラマブルLSIの前記プログラマブル領域にコンフィグレーション制御論理が設定され、該コンフィグレーション制御論理が前記メモリから読み出されたコンフィグレーションデータを所定のフォーマット変換をして前記コンフィグレーションi/fに送出することを特徴とするシステム。
- 複数のプログラマブルLSIを含み、その内少なくとも1つのプログラマブルLSIにコンフィグレーション制御論理が設定され、該コンフィグレーション制御論理が他のコンフィグレーション制御論理が設定されていないプログラマブルLSIのコンフィグレーション制御を行うことを特徴とする請求項3記載のシステム。
- 前記プログラマブルLSIはFPGAであることを特徴とする請求項3又は請求項4記載のシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283022A JP2006099305A (ja) | 2004-09-29 | 2004-09-29 | プログラマブルlsiのコンフィグレーション制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283022A JP2006099305A (ja) | 2004-09-29 | 2004-09-29 | プログラマブルlsiのコンフィグレーション制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006099305A true JP2006099305A (ja) | 2006-04-13 |
Family
ID=36239073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004283022A Withdrawn JP2006099305A (ja) | 2004-09-29 | 2004-09-29 | プログラマブルlsiのコンフィグレーション制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006099305A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008142767A1 (ja) * | 2007-05-21 | 2008-11-27 | Renesas Technology Corp. | 半導体装置 |
WO2009066419A1 (ja) * | 2007-11-21 | 2009-05-28 | Panasonic Corporation | リコンフィギュラブル回路,リコンフィギュラブル回路の機能変更方法および通信装置 |
WO2009069174A1 (ja) * | 2007-11-27 | 2009-06-04 | Fujitsu Limited | 組込装置及び制御方法 |
JP4852149B2 (ja) * | 2007-05-21 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015142359A (ja) * | 2014-01-30 | 2015-08-03 | コニカミノルタ株式会社 | プログラム可能な論理回路デバイスを備えた電子装置 |
JP2016009339A (ja) * | 2014-06-24 | 2016-01-18 | キヤノン株式会社 | 画像処理装置、その制御方法およびプログラム |
JP2020004429A (ja) * | 2019-08-08 | 2020-01-09 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
-
2004
- 2004-09-29 JP JP2004283022A patent/JP2006099305A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008142767A1 (ja) * | 2007-05-21 | 2008-11-27 | Renesas Technology Corp. | 半導体装置 |
WO2008143285A1 (ja) * | 2007-05-21 | 2008-11-27 | Renesas Technology Corp. | 半導体装置 |
JP4852149B2 (ja) * | 2007-05-21 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2009066419A1 (ja) * | 2007-11-21 | 2009-05-28 | Panasonic Corporation | リコンフィギュラブル回路,リコンフィギュラブル回路の機能変更方法および通信装置 |
WO2009069174A1 (ja) * | 2007-11-27 | 2009-06-04 | Fujitsu Limited | 組込装置及び制御方法 |
JP2015142359A (ja) * | 2014-01-30 | 2015-08-03 | コニカミノルタ株式会社 | プログラム可能な論理回路デバイスを備えた電子装置 |
JP2016009339A (ja) * | 2014-06-24 | 2016-01-18 | キヤノン株式会社 | 画像処理装置、その制御方法およびプログラム |
CN105323404A (zh) * | 2014-06-24 | 2016-02-10 | 佳能株式会社 | 图像处理装置及其控制方法 |
JP2020004429A (ja) * | 2019-08-08 | 2020-01-09 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11429487B2 (en) | Control plane method and apparatus for providing erasure code protection across multiple storage devices | |
US10445285B2 (en) | Integrated data concentrator for multi-sensor MEMS systems | |
JP2006302287A (ja) | 冗長i/oインターフェース管理 | |
JP2008538151A (ja) | 冗長処理システムの性能及び信頼性を動的に最適化するためのシステム及び方法 | |
US9495178B2 (en) | Electronics apparatus able to revise micro-program and algorithm to revise micro-program | |
JP2006099305A (ja) | プログラマブルlsiのコンフィグレーション制御方法 | |
JP2005235074A (ja) | Fpgaのソフトエラー補正方法 | |
TWI528287B (zh) | 伺服器系統 | |
JP5879246B2 (ja) | ネットワーク中継装置 | |
WO2015068285A1 (ja) | プログラマブルデバイス及びこれを用いた電子システム装置 | |
US20210208899A1 (en) | Data processing system and method for configuring and operating a data processing system | |
JP5651004B2 (ja) | 計算機切替システム、計算機切替プログラム、および計算機切替方法 | |
JP2010033454A (ja) | 情報処理装置および情報処理方法 | |
JP7211173B2 (ja) | 通信制御装置、電子機器装置、通信制御方法、及び通信制御プログラム | |
JP4432975B2 (ja) | パケット通信デバイス、パケット通信方法、およびパケット通信プログラム | |
CN112015689B (zh) | 串口输出路径切换方法、系统及装置和交换机 | |
US12001288B2 (en) | Devices and methods for safe mode of operation in event of memory channel misbehavior | |
US20230421432A1 (en) | Communication apparatus and communication system | |
US8120418B2 (en) | Large-scale integrated circuit | |
JP2005157462A (ja) | 系切り替え方法及び情報処理システム | |
JP6217192B2 (ja) | ストレージ制御装置、制御プログラムおよび制御方法 | |
JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
JPH10111814A (ja) | 通信システム | |
JP6005668B2 (ja) | 計算機システム及び論理記憶領域管理方法 | |
JP4872934B2 (ja) | コンピュータシステム、クライアントコンピュータ、os終了方法およびos終了プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060425 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090609 |