JP2020004429A - 情報処理装置、その制御方法およびプログラム - Google Patents
情報処理装置、その制御方法およびプログラム Download PDFInfo
- Publication number
- JP2020004429A JP2020004429A JP2019146823A JP2019146823A JP2020004429A JP 2020004429 A JP2020004429 A JP 2020004429A JP 2019146823 A JP2019146823 A JP 2019146823A JP 2019146823 A JP2019146823 A JP 2019146823A JP 2020004429 A JP2020004429 A JP 2020004429A
- Authority
- JP
- Japan
- Prior art keywords
- reconfiguration
- unit
- circuit
- partial
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Retry When Errors Occur (AREA)
- Stored Programmes (AREA)
- Facsimiles In General (AREA)
Abstract
Description
回路構成を部分的に再構成可能な再構成可能回路を有する画像処理装置であって、
前記再構成可能回路に構成する回路構成情報を記憶する記憶手段と、
ジョブの実行に必要な機能に対応する、前記記憶手段に記憶されている回路構成情報を特定する特定手段と、
前記特定手段により特定された前記回路構成情報を用いて前記再構成可能回路の部分再構成部を構成することにより、前記再構成可能回路に前記機能を部分的に再構成する再構成手段と、
前記再構成手段による再構成に成功すると前記再構成可能回路を使用して前記ジョブを実行し、前記再構成手段による再構成に失敗すると前記再構成手段による再構成を再実行するように制御する制御手段とを有することを特徴とする。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
少なくとも第1の領域と第2の領域を含む複数の領域を有し、領域ごとに回路を独立して再構成できる情報処理装置において、
前記第1の領域に第1の機能を実行する回路を構成するための第1の回路構成情報と、前記第2の領域に第2の機能を実行する回路を構成するための第2の回路構成情報とを記憶する記憶手段と、
前記記憶手段に記憶された前記第1の回路構成情報に基づき、前記第1の領域に前記第1の機能を実行するための回路を構成し、前記記憶手段に記憶された前記第2の回路構成情報に基づき、前記第2の領域に前記第2の機能を実行するための回路を構成する制御手段と、
前記制御手段による前記第1の領域への前記第1の機能を実行する回路を構成する処理が失敗したことを検知する検知手段と、を有し、
前記制御手段は、前記検知手段による検知に基づき、前記第2の領域に構成された回路を再構成することなく、前記第1の機能を実行するための回路を前記第1の領域に構成する処理を再度行うことを特徴とする。
Claims (10)
- 回路構成を部分的に再構成可能な再構成可能回路を有する画像処理装置であって、
前記再構成可能回路に構成する回路構成情報を記憶する記憶手段と、
ジョブの実行に必要な機能に対応する、前記記憶手段に記憶されている回路構成情報を特定する特定手段と、
前記特定手段により特定された前記回路構成情報を用いて前記再構成可能回路の部分再構成部を構成することにより、前記再構成可能回路に前記機能を部分的に再構成する再構成手段と、
前記再構成手段による再構成に成功すると前記再構成可能回路を使用して前記ジョブを実行し、前記再構成手段による再構成に失敗すると前記再構成手段による再構成を再実行するように制御する制御手段と、
を有することを特徴とする画像処理装置。 - 前記再構成可能回路は、回路構成を再構成可能な複数の部分再構成部を有し、
前記記憶手段は、複数の機能に対応する複数の回路構成情報のそれぞれを、前記複数の部分再構成部のそれぞれに対応付けて記憶していることを特徴とする請求項1に記載の画像処理装置。 - 前記制御手段は、前記再構成手段による再構成に失敗すると、前記再構成可能回路の他の空いている部分再構成部を、当該空いている部分再構成部に対応しかつ前記機能に対応する回路構成情報を用いて構成するように前記再構成手段を制御することを特徴とする請求項2に記載の画像処理装置。
- 前記制御手段は、前記再構成手段による再構成に失敗すると、前記再構成可能回路の前記ジョブで使用されない部分再構成部を、当該使用されない部分再構成部に対応しかつ前記機能に対応する回路構成情報で上書きして構成するように前記再構成手段を制御することを特徴とする請求項2に記載の画像処理装置。
- 前記制御手段は、前記再構成手段による再構成に失敗し、前記再構成可能回路の他の空いている部分再構成部に対応しかつ前記機能に対応する回路構成情報が前記記憶手段に記憶されていない場合、前記機能に対応する回路構成情報が前記記憶手段に記憶されている前記再構成可能回路の他の空いている部分再構成部に対して、前記再構成手段による再構成を実行するように制御することを特徴とする請求項3に記載の画像処理装置。
- 前記制御手段は、前記再構成手段による再構成に失敗し、前記再構成可能回路の前記ジョブで使用されない部分再構成部に対応しかつ前記機能に対応する回路構成情報が前記記憶手段に記憶されていない場合、前記機能に対応する回路構成情報が前記記憶手段に記憶されている前記ジョブで使用されない他の部分再構成部に対して、前記再構成手段による再構成を実行するように制御することを特徴とする請求項4に記載の画像処理装置。
- 前記制御手段が、前記再構成手段による再構成を再実行しても当該再構成に失敗した場合、前記記憶手段に記憶されている回路構成情報を用いて前記再構成可能回路の全ての部分再構成部を構成する全面再構成手段を更に有することを特徴とする請求項2乃至6のいずれか1項に記載の画像処理装置。
- 前記再構成可能回路は、前記複数の部分再構成部のそれぞれを動的に再構成できるFPGA(Field Programmable Gate Array)であることを特徴とする請求項1乃至7のいずれか1項に記載の画像処理装置。
- 回路構成を部分的に再構成可能な再構成可能回路を有する画像処理装置を制御する制御方法であって、
ジョブの実行に必要な機能に対応する、前記再構成可能回路に構成する回路構成情報を記憶するメモリに記憶されている回路構成情報を特定する特定工程と、
前記特定工程で特定された前記回路構成情報を用いて前記再構成可能回路の部分再構成部を構成することにより、前記再構成可能回路に前記機能を部分的に再構成する再構成工程と、
前記再構成工程による再構成に成功すると前記再構成可能回路を使用して前記ジョブを実行し、前記再構成工程による再構成に失敗すると前記再構成工程による再構成を再実行するように制御する制御工程と、
を有することを特徴とする画像処理装置の制御方法。 - コンピュータを、請求項1乃至8のいずれか1項に記載の画像処理装置として機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019146823A JP6864721B2 (ja) | 2019-08-08 | 2019-08-08 | 情報処理装置、およびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019146823A JP6864721B2 (ja) | 2019-08-08 | 2019-08-08 | 情報処理装置、およびその制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014129708A Division JP6598432B2 (ja) | 2014-06-24 | 2014-06-24 | 画像処理装置、その制御方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020004429A true JP2020004429A (ja) | 2020-01-09 |
JP6864721B2 JP6864721B2 (ja) | 2021-04-28 |
Family
ID=69100334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019146823A Active JP6864721B2 (ja) | 2019-08-08 | 2019-08-08 | 情報処理装置、およびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6864721B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252814A (ja) * | 1999-03-02 | 2000-09-14 | Fuji Xerox Co Ltd | 情報処理システム |
JP2001136058A (ja) * | 1999-11-04 | 2001-05-18 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路データ生成方法及び装置及び論理回路データ生成プログラムを格納した記憶媒体 |
JP2006099305A (ja) * | 2004-09-29 | 2006-04-13 | Hitachi Ltd | プログラマブルlsiのコンフィグレーション制御方法 |
JP2006107532A (ja) * | 2006-01-05 | 2006-04-20 | Fuji Xerox Co Ltd | 情報処理システムおよび情報処理方法 |
JP2006262227A (ja) * | 2005-03-18 | 2006-09-28 | Konica Minolta Holdings Inc | ハードウェアコンフィグレーション装置 |
JP2009025953A (ja) * | 2007-07-18 | 2009-02-05 | Fuji Xerox Co Ltd | 演算処理装置及び演算処理プログラム |
JP2009129163A (ja) * | 2007-11-22 | 2009-06-11 | Fuji Xerox Co Ltd | データ処理装置及びデータ処理プログラム |
JP2009140353A (ja) * | 2007-12-07 | 2009-06-25 | Toshiba Corp | 再構成可能な集積回路、及びこれを用いた自己修復システム |
JP2013171435A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | サービス提供システム、サービス提供方法、リソースマネージャ、プログラム |
JP2013257640A (ja) * | 2012-06-11 | 2013-12-26 | Fujitsu Ltd | コンフィグレーション制御装置、コンフィグレーション制御方法及びコンフィグレーション制御プログラム |
-
2019
- 2019-08-08 JP JP2019146823A patent/JP6864721B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252814A (ja) * | 1999-03-02 | 2000-09-14 | Fuji Xerox Co Ltd | 情報処理システム |
JP2001136058A (ja) * | 1999-11-04 | 2001-05-18 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路データ生成方法及び装置及び論理回路データ生成プログラムを格納した記憶媒体 |
JP2006099305A (ja) * | 2004-09-29 | 2006-04-13 | Hitachi Ltd | プログラマブルlsiのコンフィグレーション制御方法 |
JP2006262227A (ja) * | 2005-03-18 | 2006-09-28 | Konica Minolta Holdings Inc | ハードウェアコンフィグレーション装置 |
JP2006107532A (ja) * | 2006-01-05 | 2006-04-20 | Fuji Xerox Co Ltd | 情報処理システムおよび情報処理方法 |
JP2009025953A (ja) * | 2007-07-18 | 2009-02-05 | Fuji Xerox Co Ltd | 演算処理装置及び演算処理プログラム |
JP2009129163A (ja) * | 2007-11-22 | 2009-06-11 | Fuji Xerox Co Ltd | データ処理装置及びデータ処理プログラム |
JP2009140353A (ja) * | 2007-12-07 | 2009-06-25 | Toshiba Corp | 再構成可能な集積回路、及びこれを用いた自己修復システム |
JP2013171435A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | サービス提供システム、サービス提供方法、リソースマネージャ、プログラム |
JP2013257640A (ja) * | 2012-06-11 | 2013-12-26 | Fujitsu Ltd | コンフィグレーション制御装置、コンフィグレーション制御方法及びコンフィグレーション制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6864721B2 (ja) | 2021-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6598432B2 (ja) | 画像処理装置、その制御方法およびプログラム | |
US7750676B2 (en) | Embedded system and control method therefor | |
JP5943736B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JP2016035692A (ja) | 画像処理装置、システム、情報処理方法及びプログラム | |
US20170064097A1 (en) | Image processing apparatus and method of controlling the same | |
JP2016103755A (ja) | 情報処理装置、情報処理装置を備えた画像処理装置、その制御方法及びプログラム | |
JP5438371B2 (ja) | 画像処理装置および画像処理方法 | |
JP6370063B2 (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
JP2015149025A (ja) | 画像処理装置およびその制御方法、並びにプログラム | |
US20150244898A1 (en) | Image processing apparatus, method for controlling the same, and storage medium | |
JP2020004429A (ja) | 情報処理装置、その制御方法およびプログラム | |
US9760285B2 (en) | Image processing system and image processing apparatus for configuring logical circuit on circuit according to configuration data | |
JP5080318B2 (ja) | 画像処理装置及びアクセス制御方法 | |
JP2017118450A (ja) | データ処理装置、その制御方法、及びプログラム | |
JP6111680B2 (ja) | 信号処理装置およびプログラマブルロジックデバイスの構成方法 | |
JP2009176232A (ja) | 起動装置、起動方法、及び、起動プログラム | |
JP2010009553A (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
WO2018179739A1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP2020171002A (ja) | 情報処理装置及びその制御方法 | |
JP2016076867A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2016057828A (ja) | 画像処理装置およびその制御方法、並びにプログラム | |
JP2015198405A (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
JP2015197863A (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
JP7263067B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP2005236619A (ja) | プログラマブル論理回路制御装置、プログラマブル論理回路制御方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190906 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201127 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210402 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6864721 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |