JP2006107532A - 情報処理システムおよび情報処理方法 - Google Patents
情報処理システムおよび情報処理方法 Download PDFInfo
- Publication number
- JP2006107532A JP2006107532A JP2006000413A JP2006000413A JP2006107532A JP 2006107532 A JP2006107532 A JP 2006107532A JP 2006000413 A JP2006000413 A JP 2006000413A JP 2006000413 A JP2006000413 A JP 2006000413A JP 2006107532 A JP2006107532 A JP 2006107532A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- module
- programmable logic
- logic circuit
- hardware module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【解決手段】アプリケーションプログラム100を、複数個のソフトウエアモジュールSMで構成する。プログラム内のソフトウエアモジュールが行う処理と同じ処理を行うハードウエアモジュールを取得する手段を備える。処理モジュールの実行時に、実行する処理のハードウエアモジュールのプログラマブル論理回路への再構成が終了しているか否かを判別し、再構成が終了しているときには、処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する。
【選択図】 図1
Description
CPUが実行するソフトウエアプログラムで処理が記述されたソフトウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行するものであり、かつ、前記一連の処理の一部分が、プログラマブル論理回路で処理可能である情報処理システムであって、
前記プログラム内のソフトウエアモジュールが行う処理と同じ処理を、前記プログラマブル論理回路に再構成する回路情報で記述したハードウエアモジュールを記憶する記憶装置部と、
前記記憶装置部から前記ハードウエアモジュールを入手して、前記プログラマブル論理回路を再構成するハードウエアモジュール取得手段と、
前記プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記処理プログラムの前記処理モジュールの実行時に決める実行モジュール決定手段と、
を備え、前記実行モジュール決定手段は、
前記処理モジュールの実行時に、前記実行モジュールの選択条件として、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する
ことを特徴とする。
処理の一部分が、プログラマブル論理回路で処理可能であり、前記プログラマブル論理回路に構成する回路情報で処理を記述したハードウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行する情報処理システムであって、
前記プログラム内のハードウエアモジュールが行う処理と同じ処理を、CPUが実行するソフトウエアプログラムで記述したソフトウエアモジュールを記憶する記憶装置部と、
前記記憶装置部から前記ソフトウエアモジュールを入手して、実行プログラム用記憶部に格納するソフトウエアモジュール取得手段と、
前記プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記プログラムの前記処理モジュールの実行時に決める実行モジュール決定手段と、
を備え、前記実行モジュール決定手段は、
前記処理モジュールの実行時に、前記実行モジュールの選択条件として、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する
ことを特徴とする。
CPUが実行するソフトウエアプログラムで処理が記述されたソフトウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行するものであり、かつ、前記一連の処理の一部分が、プログラマブル論理回路で処理可能である情報処理システムであって、
前記処理プログラム内のソフトウエアモジュールが行う処理と同じ処理を、前記プログラマブル論理回路に再構成する回路情報で記述した処理モジュールであるハードウエアモジュールをネットワークを通じて入手して、前記プログラマブル論理回路を再構成するハードウエアモジュール取得手段と、
前記処理プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記処理プログラムの前記処理モジュールの実行時に決める実行モジュール決定手段と、
を備え、前記実行モジュール決定手段は、
前記処理モジュールの実行時に、前記実行モジュールの選択条件として、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する
ことを特徴とする。
処理の一部分が、プログラマブル論理回路で処理可能であり、前記プログラマブル論理回路に構成する回路情報で処理を記述したハードウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行する情報処理システムであって、
前記プログラム内のハードウエアモジュールが行う処理と同じ処理を、CPUが実行するソフトウエアプログラムで記述した処理モジュールであるソフトウエアモジュールをネットワークを通じて入手して、実行プログラム用記憶部に格納するソフトウエアモジュール取得手段と、
前記処理プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記処理プログラムの前記処理モジュールの実行時に決める実行モジュール決定手段と、
を備え、前記実行モジュール決定手段は、
前記処理モジュールの実行時に、前記実行モジュールの選択条件として、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する
ことを特徴とする。
この発明による、少なくとも処理の一部分が回路構成を再構成できるプログラマブル論理回路で処理される情報処理システムの第1の実施の形態の主要な概念構成を図1に示す。
図3は、この発明の第1の実施の形態の情報処理システム10のハードウエア構成例を示すブロック図である。この実施の形態の情報処理システム10においては、CPU11のホストバス11Bに、チップセット12に含まれるメモリコントローラ(図示せず)を介して、DRAMで構成されるメインメモリ13が接続される。
図6は、この発明の第1の実施の形態における基本的な処理の流れを示すフローチャートである。前述したように、この実施の形態では、ハードウエア取得手段と実行モジュール決定手段が、図3の情報処理システム10のOSのひとつの機能としてソフトウエア的に実装されており、アプリケーションプログラム100の開始により、当該OSにより処理が実行される。
次に、図7、図8および図9のフローチャートを用いて、第1の実施の形態の処理の具体例である第1の実施例を、以下に説明する。
次に、この発明の第1の実施の形態を、画像処理に適用したより詳細な実施例(第2の実施例という)について説明する。この第2の実施例では、線形変換処理、ノイズ除去処理および輪郭強調処理の3種の処理を、それぞれ以下に説明するような3種の画像フィルタを用いて画像データについて行うことにより、不鮮明な画像を鮮明にする画像処理を行うようにする。まず、各画像フィルタについて説明する。
画像処理のひとつである空間フィルタ処理は、単位画素から構成される画像ファイルの単一もしくは複数画素に対して演算を行う。これは、ある画素(データxl,m )の近傍の画素(データpl,m )に、マスクデータfilterl,m を掛けて足し合わせ、係数Nを乗じたものを処理後の画素値xl,m として得る処理として、次の式(1)のように表すことができる。ここで、マスクデータfilterl,m や係数Nの値を変えることにより、空間フィルタは様々な処理を実行することが可能である。
A1=p[l-1][m-1]+p[l-1][m]
A2=p[l][m-1]+p[l][m]
A3=p[l+1][m-1]+p[l+1][m]
となる。
A1=p[l-1][m]+p[l-1][m+1]
A2=p[l][m]+p[l][m+1]
A3=p[l+1][m]+p[l+1][m+1]
であり、また、加算器221,222,223の出力A4,A5,A6は、それぞれ、
A4=p[l-1][m-1]+p[l-1][m]×2+p[l-1][m+1]
A5=p[l][m-1]+p[l][m]×2+p[l][m+1]
A6=p[l+1][m-1]+p[l+1][m]×2+p[l+1][m+1]
となる。
図13は、2次微分によりエッジを検出するLaplacianフィルタと呼ばれる画像フィルタに原画像を加えたマスクデータである。このフィルタ処理を施すことにより、画像の輪郭強調を行うことができる。
p[l-1][m]+p[l][m-1]+p[l][m+1]+p[l+1][m]
が出力されている。
4×p[l][m]
が出力される。
4×p[l][m]−(p[l-1][m]+p[l][m-1]+p[l][m+1]+p[l+1][m])
が出力され、さらに加算器49により、この出力端39の出力データに、レジスタ44の出力端34の出力データp[l][m]が加算されることで、エッジ強調出力がOUTに得られる。
図16は、画像の単一画素の線形変換を行うフィルタを実現するソフトウエアモジュールSmPQR001のプログラム例を示し、また、図17は、そのハードウエアモジュールHmPQR001の回路例を示す。このフィルタ処理を施すことにより、画像の濃度分布を線形に変換してコントラストなどを補正することができる。
図17は、この線形変換を実現する回路の一例である。この例では、線形変換は、ルックアップテーブル(LUT)方式を用いている。すなわち、入力データINに対し、テーブル55を参照して、前記式(2)に対応する値OUTを出力する。
第2の実施例では、以上説明した3つの画像フィルタを連続して処理することにより、画像のコントラストを上げ、ノイズを除去し、輪郭の強調をすることができ、不鮮明な画像を鮮明にするという画像処理アプリケーションを実現するものである。
次に、この発明による情報処理システムの第2の実施の形態の構成を図22に示す。
次に、この第2の実施の形態における第1の実施例(以下、第3の実施例という)を、図23のフローチャートを用いて説明する。
次に、この発明の第2の実施の形態における他の実施例(以下、第4の実施例という)を説明する。
以上に述べたように、プログラマブル論理回路16への回路情報の転送は、ネットワーク上の記憶装置21、またはシステム内部の記憶装置18から行われる。回路情報の転送には、システムの構成によっていくつかの方法がある。
この第5の実施例は、ローカルメモリ71を利用して、コンフィギュレーションの効率化を図るものである。この第6の実施例の要部の動作であるコンフィギュレーションの処理を、図26、図27、図28に示したフローチャートを使って説明する。
以上に示した第1の実施の形態、第2の実施の形態、第3の実施の形態では、アプリケーションプログラムが、ソフトウエアモジュールの集合で構成され、ソフトウエアモジュールと同じ処理を行うハードウエアモジュールを、プログラムのヘッダ部HEDの識別符号により取得し、プログラムの実行前またはプログラム実行時に、実行モジュールを決定した。
以上説明したように、第1の実施の形態、第2の実施の形態、第3の実施の形態および第4の実施の形態では、少なくとも処理の一部分が回路構成を再構成できるプログラマブル論理回路で処理される情報処理システムにおいて、ソフトウエアモジュールによるアプリケーションプログラムの実行と並行して、ソフトウエアモジュールと同じ処理を行うハードウエアモジュールのコンフィギュレーションを行うことにより、プログラム論理回路の再構成時間を考慮した最善のソフトウエアモジュールとハードウエアモジュールの組み合わせでプログラムを実行することができ、情報処理システムの最高の処理能力を発揮することが可能となる。
11 CPU
12 チップセット
13 メインメモリ
14 バス
15 プログラマブル論理回路インターフェース
16 プログラマブル論理回路
17 ハードディスクインターフェース
18 ハードディスクドライブ
19 通信インターフェース
20 ネットワーク
21 ネットワーク上の記憶装置
60 情報処理システム
61 ディスプレイ
62 ディスプレイインターフェース
63 キー操作部
64 キーインターフェース
70 情報処理システム
71 ローカルメモリ
100 アプリケーションプログラム
160 コンフィギュレーションメモリ
200 情報処理システム内またはネットワーク上の記憶装置
300 ハードウエアモジュール取得手段
330 ソフトウエアモジュール取得手段
400 プログラマブル論理回路
440 実行プログラム記憶手段
500 CPU
600 実行モジュール決定手段
700 選択条件設定手段
800 識別符号記憶手段
900 ローカルメモリ
Claims (16)
- CPUが実行するソフトウエアプログラムで処理が記述されたソフトウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行するものであり、かつ、前記一連の処理の一部分が、プログラマブル論理回路で処理可能である情報処理システムであって、
前記処理プログラム内のソフトウエアモジュールが行う処理と同じ処理を、前記プログラマブル論理回路に再構成する回路情報で記述した処理モジュールであるハードウエアモジュールを記憶する記憶装置部と、
前記記憶装置部から前記ハードウエアモジュールを入手して、前記プログラマブル論理回路を再構成するハードウエアモジュール取得手段と、
前記処理プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記処理プログラムの前記処理モジュールの実行時に決める実行モジュール決定手段と、
を備え、前記実行モジュール決定手段は、
前記処理モジュールの実行時に、前記実行モジュールの選択条件として、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する
ことを特徴とする情報処理システム。 - 処理の一部分が、プログラマブル論理回路で処理可能であり、前記プログラマブル論理回路に構成する回路情報で処理を記述したハードウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行する情報処理システムであって、
前記処理プログラム内のハードウエアモジュールが行う処理と同じ処理を、CPUが実行するソフトウエアプログラムで記述した処理モジュールであるソフトウエアモジュールを記憶する記憶装置部と、
前記記憶装置部から前記ソフトウエアモジュールを入手して、実行プログラム用記憶部に格納するソフトウエアモジュール取得手段と、
前記処理プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記処理プログラムの前記処理モジュールの実行時に決める実行モジュール決定手段と、
を備え、前記実行モジュール決定手段は、
前記処理モジュールの実行時に、前記実行モジュールの選択条件として、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する
ことを特徴とする情報処理システム。 - CPUが実行するソフトウエアプログラムで処理が記述されたソフトウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行するものであり、かつ、前記一連の処理の一部分が、プログラマブル論理回路で処理可能である情報処理システムであって、
前記処理プログラム内のソフトウエアモジュールが行う処理と同じ処理を、前記プログラマブル論理回路に再構成する回路情報で記述した処理モジュールであるハードウエアモジュールをネットワークを通じて入手して、前記プログラマブル論理回路を再構成するハードウエアモジュール取得手段と、
前記処理プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記処理プログラムの前記処理モジュールの実行時に決める実行モジュール決定手段と、
を備え、前記実行モジュール決定手段は、
前記処理モジュールの実行時に、前記実行モジュールの選択条件として、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する
ことを特徴とする情報処理システム。 - 処理の一部分が、プログラマブル論理回路で処理可能であり、前記プログラマブル論理回路に構成する回路情報で処理を記述したハードウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行する情報処理システムであって、
前記プログラム内のハードウエアモジュールが行う処理と同じ処理を、CPUが実行するソフトウエアプログラムで記述した処理モジュールであるソフトウエアモジュールをネットワークを通じて入手して、実行プログラム用記憶部に格納するソフトウエアモジュール取得手段と、
前記処理プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記処理プログラムの前記処理モジュールの実行時に決める実行モジュール決定手段と、
を備え、前記実行モジュール決定手段は、
前記処理モジュールの実行時に、前記実行モジュールの選択条件として、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する
ことを特徴とする情報処理システム。 - 請求項1〜請求項4のいずれかに記載の情報処理システムにおいて、
前記処理プログラムの実行処理と並行してハードウエアモジュールによるプログラマブル論理回路の再構成を行う
ことを特徴とする情報処理システム。 - 請求項1〜請求項4のいずれかに記載の情報処理システムにおいて、
前記ハードウエアモジュールを示す識別符号が、前記処理プログラム内に記述されているとともに、前記プログラマブル論理回路に再構成されている前記ハードウエアモジュールの識別符号を記録する識別符号記録手段を備え、
前記実行モジュール決定手段は、
前記処理モジュールの実行時に、前記識別符号記録手段を参照して、前記識別符号記録手段に、実行しようとする処理のハードウエアモジュールの識別符号が記録されているときには、当該ハードウエアモジュールの再構成は終了していると判別して、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する
ことを特徴とする情報処理システム。 - 請求項1または請求項3に記載の情報処理システムにおいて、
前記ソフトウエアモジュールが行う処理と同じ処理を行うハードウエアモジュールを示す識別符号が、前記処理プログラム内に記述されており、
前記プログラマブル論理回路に再構成されたハードウエアモジュールの識別符号を記録する識別符号記録手段を設けるとともに、
前記ハードウエアモジュールの回路情報を一時記憶するローカルメモリを、前記プログラマブル論理回路のコンフィギュレーションメモリと直接的なデータの通信が可能な位置に設け、
前記ハードウエアモジュール取得手段は、
前記処理プログラム内の識別符号に基づいて前記ハードウエアモジュールを入手して前記プログラマブル論理回路に再構成するものであり、かつ、前記入手した前記ハードウエアモジュールの回路情報を前記ローカルメモリにも転送して記憶させる
ことを特徴とする情報処理システム。 - 請求項2または請求項4に記載の情報処理システムにおいて、
前記ハードウエアモジュールを示す識別符号が、前記処理プログラム内に記述されており、
前記プログラマブル論理回路に再構成されたハードウエアモジュールの識別符号を記録する識別符号記録手段を設けるとともに、
前記ハードウエアモジュールの回路情報を一時記憶するローカルメモリを、前記プログラマブル論理回路のコンフィギュレーションメモリと直接的なデータの通信が可能な位置に設け、
前記処理プログラム内の識別符号に対応する前記ハードウエアモジュールの回路情報を、前記記憶装置あるいはネットワークから取得して、前記プログラマブル論理回路に再構成するとともに、前記ローカルメモリにも転送して記憶する
ことを特徴とする情報処理システム。 - 請求項7または請求項8に記載の情報処理システムにおいて、
前記識別符号記録手段に記録された前記ハードウエアモジュールの使用履歴に基づいて、前記ハードウエアモジュールの回路情報を、前記プログラマブル論理回路のコンフィギュレーションメモリから前記ローカルメモリに転送して記憶するようにしたことを特徴とする情報処理システム。 - 請求項7〜請求項9のいずれかに記載の情報処理システムにおいて、
前記プログラマブル論理回路内のコンフィギュレーションメモリの全領域と同等な記憶容量を単位として、前記ローカルメモリのメモリ空間を複数の単位に分割して構成し、
前記分割されたメモリ空間の単位によって、前記コンフィギュレーションメモリと前記ローカルメモリとの間で、前記ハードウエアモジュールの回路情報を通信することを特徴とする情報処理システム。 - 請求項7〜請求項10のいずれかに記載の情報処理システムにおいて、
前記ハードウエアモジュールの複数個と、それらの配線情報とによって前記プログラマブル論理回路に同時に構成される機能回路を一つの回路情報とし、
前記コンフィギュレーションメモリ、または、前記分割されたローカルメモリの任意のメモリ空間に対応して前記ハードウエアモジュールの回路情報を記憶することを特徴とする情報処理システム。 - 請求項7〜請求項10のいずれかに記載の情報処理システムにおいて、
使用された前記ハードウエアモジュールの識別符号を記録する識別符号記録手段を設け、
前記コンフィギュレーションメモリまたは前記分割されたローカルメモリの任意のメモリ空間に格納されている前記ハードウエアモジュールの情報を、前記識別符号によって、前記識別符号記録手段に記録しておくことを特徴とする情報処理システム。 - CPUが実行するソフトウエアプログラムで処理が記述されたソフトウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行するものであり、かつ、前記一連の処理の一部分が、プログラマブル論理回路で処理可能である情報処理システムによる情報処理方法であって、
前記情報処理システムのハードウエアモジュール取得手段が、前記処理プログラム内のソフトウエアモジュールが行う処理と同じ処理を前記プログラマブル論理回路に再構成する回路情報で記述した処理モジュールであるハードウエアモジュールを取得する工程と、
前記情報処理システムの実行モジュール決定手段が、前記処理プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記プログラムの前記処理モジュールの実行時に決める工程であって、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する工程と、
を備えることを特徴とする情報処理方法。 - 前記ハードウエアモジュールは、ネットワークを通じて入手することを特徴とする請求項13に記載の情報処理方法。
- 処理の一部分が、プログラマブル論理回路で処理可能であり、前記プログラマブル論理回路に構成する回路情報で処理を記述したハードウエアモジュールからなる処理モジュールの複数個で構成される処理プログラムで記述される一連の処理を実行する情報処理システムによる情報処理方法であって、
前記情報処理システムのソフトウエアモジュール取得手段が、プログラム内のハードウエアモジュールが行う処理と同じ処理を、CPUが実行するソフトウエアプログラムで記述した処理モジュールであるソフトウエアモジュールを入手して、実行プログラム用記憶部に格納する工程と、
前記情報処理システムの実行モジュール決定手段が、前記処理プログラムに記述された処理モジュールを、前記ソフトウエアモジュールと、前記ハードウエアモジュールのどちらで実行するかを、前記処理プログラムの前記処理モジュールの実行時に決める工程であって、前記実行する処理のハードウエアモジュールの前記プログラマブル論理回路への再構成が終了しているか否かを判別し、前記再構成が終了しているときには、前記処理をハードウエアモジュールにより再構成されたプログラマブル論理回路で実行するように決定する工程と、
を備えることを特徴とする情報処理方法。 - 前記ソフトウエアモジュールは、ネットワークを通じて入手することを特徴とする請求項15に記載の情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000413A JP3877002B2 (ja) | 2006-01-05 | 2006-01-05 | 情報処理システムおよび情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000413A JP3877002B2 (ja) | 2006-01-05 | 2006-01-05 | 情報処理システムおよび情報処理方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02966998A Division JP4212676B2 (ja) | 1998-02-12 | 1998-02-12 | 情報処理システムおよび情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006107532A true JP2006107532A (ja) | 2006-04-20 |
JP3877002B2 JP3877002B2 (ja) | 2007-02-07 |
Family
ID=36377065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000413A Expired - Fee Related JP3877002B2 (ja) | 2006-01-05 | 2006-01-05 | 情報処理システムおよび情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3877002B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010044578A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | マルチコアプロセッサ |
JP2010250806A (ja) * | 2009-03-23 | 2010-11-04 | Canon Inc | 情報配信装置、情報配信装置の制御方法、及びコンピュータプログラム |
JP2015177252A (ja) * | 2014-03-13 | 2015-10-05 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
CN110520855A (zh) * | 2017-04-24 | 2019-11-29 | 日立汽车系统株式会社 | 电子控制装置、逻辑电路的控制方法 |
JP2020004429A (ja) * | 2019-08-08 | 2020-01-09 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
CN110667599A (zh) * | 2018-07-03 | 2020-01-10 | 本田技研工业株式会社 | 控制装置、控制单元、控制方法及存储介质 |
-
2006
- 2006-01-05 JP JP2006000413A patent/JP3877002B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010044578A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | マルチコアプロセッサ |
JP2010250806A (ja) * | 2009-03-23 | 2010-11-04 | Canon Inc | 情報配信装置、情報配信装置の制御方法、及びコンピュータプログラム |
JP2015177252A (ja) * | 2014-03-13 | 2015-10-05 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
CN110520855A (zh) * | 2017-04-24 | 2019-11-29 | 日立汽车系统株式会社 | 电子控制装置、逻辑电路的控制方法 |
CN110520855B (zh) * | 2017-04-24 | 2023-01-20 | 日立安斯泰莫株式会社 | 电子控制装置、逻辑电路的控制方法 |
CN110667599A (zh) * | 2018-07-03 | 2020-01-10 | 本田技研工业株式会社 | 控制装置、控制单元、控制方法及存储介质 |
JP2020008950A (ja) * | 2018-07-03 | 2020-01-16 | 本田技研工業株式会社 | 制御装置、制御ユニット、制御方法、およびプログラム |
JP7048439B2 (ja) | 2018-07-03 | 2022-04-05 | 本田技研工業株式会社 | 制御装置、制御ユニット、制御方法、およびプログラム |
US11527115B2 (en) | 2018-07-03 | 2022-12-13 | Honda Motor Co., Ltd. | Control device, control unit, control method, and storage medium |
JP2020004429A (ja) * | 2019-08-08 | 2020-01-09 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP3877002B2 (ja) | 2007-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4212676B2 (ja) | 情報処理システムおよび情報処理方法 | |
EP2668577B1 (en) | Unrolling quantifications to control in-degree and/or out degree of automaton | |
KR101606622B1 (ko) | Fsm을 구현하기 위한 특수 목적 요소의 이용 | |
US10366009B2 (en) | Methods and systems for handling data received by a state machine engine | |
JP6106752B2 (ja) | 状態機械エンジンのための結果生成 | |
JP6122121B2 (ja) | パターン認識処理における電力管理のための方法およびシステム | |
JP3877002B2 (ja) | 情報処理システムおよび情報処理方法 | |
WO2014150554A1 (en) | Methods and apparatuses for providing data received by a state machine engine | |
GB2560600A (en) | Nueral Network Hardware | |
JP2010118081A (ja) | 動作合成ツールにおける配列変換 | |
CN111324294B (zh) | 存取张量数据的方法和装置 | |
EP2875434A1 (en) | Methods and systems for using state vector data in a state machine engine | |
KR100823379B1 (ko) | 화상 처리를 위한 데이터 필터링 장치, 방법 및 시스템 | |
EP3933778A2 (en) | Method and graphics processing system for rendering one or more fragments having shader-dependent properties | |
JP3558114B2 (ja) | 情報処理システム | |
JP3738802B2 (ja) | 情報処理システム | |
JP3675255B2 (ja) | 情報処理装置 | |
JP3747985B2 (ja) | 情報処理システム | |
CN111723917B (zh) | 运算方法、装置及相关产品 | |
JP4014486B2 (ja) | 画像処理方法及び画像処理装置 | |
CN117076095B (zh) | 一种基于dag的任务调度方法、系统、电子设备及存储介质 | |
US8538185B1 (en) | Optimizing bounds checking in neighborhood processes | |
KR102290229B1 (ko) | 병렬 처리를 위한 데이터 생성 장치 | |
JP4646854B2 (ja) | 制御情報供給装置 | |
Laprise | Toward the parallel distributed camera array: design of a reconfigurable framework |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061024 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |