JP2015149025A - 画像処理装置およびその制御方法、並びにプログラム - Google Patents

画像処理装置およびその制御方法、並びにプログラム Download PDF

Info

Publication number
JP2015149025A
JP2015149025A JP2014022781A JP2014022781A JP2015149025A JP 2015149025 A JP2015149025 A JP 2015149025A JP 2014022781 A JP2014022781 A JP 2014022781A JP 2014022781 A JP2014022781 A JP 2014022781A JP 2015149025 A JP2015149025 A JP 2015149025A
Authority
JP
Japan
Prior art keywords
unit
reconfiguration
image processing
data processing
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014022781A
Other languages
English (en)
Inventor
新藤 泰士
Hiroshi Shindo
泰士 新藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014022781A priority Critical patent/JP2015149025A/ja
Priority to US14/608,324 priority patent/US9560164B2/en
Publication of JP2015149025A publication Critical patent/JP2015149025A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00Network arrangements or protocols for supporting network services or applications
    • H04L67/34Network arrangements or protocols for supporting network services or applications involving the movement of software or configuration parameters 
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00962Input arrangements for operating instructions or parameters, e.g. updating internal software
    • H04N1/0097Storage of instructions or parameters, e.g. customised instructions or different parameters for different user IDs
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32561Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
    • H04N1/32571Details of system components
    • H04N1/32587Controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Facsimiles In General (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Stored Programmes (AREA)
  • Logic Circuits (AREA)
  • Record Information Processing For Printing (AREA)

Abstract

【課題】動的部分再構成部を有する画像処理装置において、回路を再構成して処理を切り替える際に、処理の開始を早くできるようにする。
【解決手段】内部の回路構成を動的かつ部分的に再構成可能な動的部分再構成部と、前記動的部分再構成部の回路構成の再構成を制御する再構成制御手段とを備える画像処理装置であって、前記動的部分再構成部に構成される1または複数の処理回路はそれぞれ、データ処理部と、前記データ処理部による処理に用いられるパラメータを保持するパラメータ保持部とを含んで構成され、前記パラメータ保持部は、前記データ処理部による処理における設定に応じたパラメータに対応する回路構成が定義され、前記再構成制御手段は、前記データ処理部による処理における設定の変更に応じて前記パラメータ保持部の回路構成のみを再構成する。
【選択図】 図1

Description

本発明は、画像処理装置およびその制御方法、並びにプログラムに関する。
内部の論理回路構成を変更可能なPLD(Programmable Logic Device)やFPGA(Field Programmable Gate Array)などの再構成可能回路が良く知られている。一般的に、PLDやFPGAは起動時にROM等の不揮発性メモリへ格納された論理回路構成情報を内部の揮発性メモリであるコンフィギュレーションメモリへ書き込み、内部論理ブロックの機能を切り替えることで実現される。また、コンフィギュレーションメモリ内の情報は電源切断時にクリアされるため、電源投入時には再度、論理回路構成情報をコンフィギュレーションメモリに書き込むことで再構成を行う必要がある。このように、一度だけハードウェアリソースの構成を行う方法を「静的再構成」という。一方、回路が動作中に論理回路構成を変更することが可能なものも開発されてきており、動作中に論理回路を変更する方法を「動的再構成」という。
また、FPGAには、チップ全体ではなく特定の領域だけを書き換えることが可能なものがあり、このような書き換えを「部分再構成」という。特に、動作中の他の回路を停止しない状態で部分再構成を行うことを「動的部分再構成」という。動的部分再構成では、再構成時にコンフィギュレーションメモリ全体を書き換えるのではなく、コンフィギュレーションメモリ領域の一部のみを書き換えることで、FPGA内部の論理ブロックの部分的な再構成を実現することが可能となる。このような動的部分再構成技術を用いることで、一つの領域に複数の回路を切り替えて実装することが可能となるため、ハードウェアリソースの多重化を行い論理ブロックで実現する機能を変更することができる。その結果、少ないハードウェアリソースで用途に合わせた様々な機能をハードウェアによる高い演算性能を保ったままで柔軟に実現することが可能となる。
ただし、動作中に回路構成を変更できるといっても、回路構成の変更(書き換え)に要する時間は長く、その時間はコンフィギュレーションメモリに書き込む論理回路構成情報のサイズに比例する。そのため、従来から、回路構成の書き換え時間を低減するための技術が提案されている。従来の書き換え時間を低減するための技術として、パイプライン構成の処理において、パイプラインの先頭の部分回路から順に再構成可能回路上に再構成し、再構成された部分回路から順に起動していく方法がある(例えば、特許文献1参照)。これにより、再構成可能な回路上に同時に再構成可能な回路をまとめて再構成して起動する方式よりも、データ処理を高速化することができる。また、所定の機能を実現するための回路を複数持ち、動作状態に応じて選択するような手法も開示されている(例えば、特許文献2参照)。
一方、MFP(Multi Function Peripheral)等の画像処理装置は、ユーザからの要求に応じた複数の処理(カラーコピージョブ、モノクロコピージョブ、プリントジョブ、SENDジョブ等)を選択可能である。各処理に応じた画像処理は、ハードウェアまたはソフトウェアにより実現される。一般に、ハードウェアで構成される論理回路は、汎用性を上げるために処理回路とパラメータ保持回路とから構成され、パラメータ保持回路に設定されるパラメータ係数を変更することで、用途に合わせた必要な動作および処理内容を実現される。また、パラメータ係数の設定はCPUにより行われることが多い。
特開2011−186981号公報 特開2007−179358号公報
特許文献1に示される方式によると、パイプライン構成の画像処理部の順番に応じて再構成する順番を制御している。しかし、画像処理装置における画像処理部に対して動的部分再構成の技術を用いたシステムを構成した場合、画像処理部の回路構成の書き換え後にパラメータの設定を行う必要がある。そのため、処理を切り替えるたびに部分再構成時間に加えて、パラメータを設定する時間が掛かってしまうといった課題がある。
また、特許文献2に示される方式によると、選択された論理回路を再構成するため、論理回路が大規模である場合や、再構成する論理回路が多い場合に、再構成に時間が掛かってしまうといった課題がある。
本発明は、このような問題を鑑み、動的部分再構成が可能な画像処理装置において、パラメータを変更して処理を切り替える際に、後続の処理の開始を早くすることを目的とする。
上記課題を解決するために本願発明は以下の構成を有する。すなわち、画像処理装置であって、内部の回路構成を動的かつ部分的に再構成可能な動的部分再構成部と、前記動的部分再構成部の回路構成の再構成を制御する再構成制御手段とを備え、前記動的部分再構成部に構成される1または複数の処理回路はそれぞれ、データ処理部と、前記データ処理部による処理に用いられるパラメータを保持するパラメータ保持部とを含んで構成され、前記パラメータ保持部は、前記データ処理部による処理における設定に応じたパラメータに対応する回路構成が定義され、前記再構成制御手段は、前記データ処理部による処理における設定の変更に応じて前記パラメータ保持部の回路構成のみを再構成する。
本発明によれば、動的部分再構成が可能な画僧処理装置において、パラメータ設定に掛かる時間を短縮し、後続の処理の開始を早くすることが可能となる。
本実施形態に係る画像処理装置の構成の一例を示す図。 本実施形態に係る動的部分再構成部に構成される画像処理部の論理回路構成を示す図。 本実施形態に係るコンフィギュレーションデータの構成例を示す図。 本実施形態に係る画像処理装置の機能および実行される画像処理の例を示す図。 本実施形態に係る画像処理のパラメータ値を示す図。 本実施形態に係るコピージョブ時のCPU制御およびデータ処理部の再構成制御を示すフローチャート。 本実施形態に係るコピージョブ時のCPU制御およびパラメータ保持部の再構成制御を示すフローチャート。 本実施形態に係るコピージョブ時の画像処理に係るCPU制御を示すフローチャート。 本実施形態に係る画像処理部の再構成とパラメータ設定の時間的な遷移の概念を示すタイムチャート。
以下、本発明を実施するための形態について図面を用いて説明する。
[画像処理装置の構成]
図1は、本発明の実施形態に係る画像処理装置の構成例を説明するための図である。本実施形態の画像処理装置100は、操作部103、スキャナ部109、及びプリンタ部107を有する。操作部103は、画像処理装置100を使用するユーザが各種の操作を行うためのユーザインタフェースである。スキャナ部109は、操作部103からの指示に従い画像情報を読み取る。スキャナ部109は、スキャナ部109を制御するCPU(不図示)や原稿読取を行うための照明ランプ(不図示)や走査ミラー(不図示)などを有する。プリンタ部107は、画像データを用紙に印刷する。プリンタ部107は、プリンタ部107の制御を行うCPU(不図示)や画像形成や定着を行うための感光体ドラム(不図示)や定着器(不図示)を有する。
また、画像処理装置100は、画像処理装置100の制御を行うコントローラとして、FPGA140を有する。図1に示す例では、FPGA140が画像処理装置100の動作を統括的に制御するCPU101を備える。CPU101がFPGA140や再構成を制御するコンフィグコントローラ130などの、画像処理装置100の各ユニットを制御するための制御ソフトウェアを実行する。なお、FPGA140がCPU101を備えていることはあくまで一例にすぎず、FPGA140の外部にCPUが設けられていてもよい。
画像処理装置100は、記憶部として、ROM104およびRAM111を有する。ROM104には、CPU101が実行するブートプログラム、および、FPGA140をコンフィギュレーションするための論理回路構成情報(コンフィグレーションデータ)が格納されている。RAM111は、例えば、CPU101が動作するためのシステムワークメモリ、画像データを一時記憶するための画像メモリ、およびROM104に格納された論理回路構成情報を複製して格納し高速に読み出すためのメモリとして機能する。
FPGA140は、動的部分再構成部131と、動的部分再構成部131の回路構成(コンフィギュレーション)を制御するコンフィグコントローラ130とを有する。動的部分再構成部131は、動的書き換え可能であり、かつ、部分書き換え可能なものである。すなわち、動的部分再構成部131の一部の回路が動作している間に、その回路が占める部分とは重ならない別の部分に、別の回路を再構成することができる。動的部分再構成部131は、各種画像処理を行うための論理回路が部分的に再構成できる画像処理部A132、画像処理部B133、および画像処理部C134を有する。
なお、本実施形態では動的部分再構成部131に構成される画像処理部の数が3つの場合を例に挙げて説明しているが、画像処理部の数は3つに限定されるものではなく、例えば、これ以上の数を備えていてもよい。また、FPGA140は、スキャナ部109から画像データが入力されるスキャナI/F108と、プリンタ部107へ画像データを出力するプリンタI/F106とを有する。動的部分再構成部131の画像処理部A132、画像処理部B133、画像処理部C134、スキャナI/F108、及びプリンタI/F106はそれぞれ、処理される画像データを転送するための画像バス121に接続される。
また、FPGA140は、ネットワークI/F102を介し、ネットワーク(不図示)に接続され、ネットワーク上の汎用コンピュータ(不図示)と通信(データの送受信)を行う。また、FPGA140は、ROM I/F112を有する。ROM I/F112は、ROM104への書き込み、読み出し動作を制御する。FPGA140において、CPU101、ネットワークI/F102、操作部103、ROM I/F112、コンフィグコントローラ130、および動的部分再構成部131は、システムバス120介して相互に接続される。
CPU101は、動的部分再構成部131内にコンフィギュレーションされた各画像処理部(画像処理部A132、B133、C134)と、スキャナI/F108、プリンタI/F106のパラメータ設定を、システムバス120を介して行う。更に、FPGA140は、メモリコントローラ110を有する。メモリコントローラ110は、RAM111への書き込み、読み出し動作を制御する。メモリコントローラ110は、システムバス120および画像バス121に接続される。メモリコントローラ110は、画像バス121に接続されたバスマスタからのRAM111へのアクセスと、システムバス120に接続されたバスマスタからのRAM111へのアクセスとを、排他的に切り替える。
[画像処理回路の構成例]
次に、図2〜図5を用いて、本実施形態の画像処理装置における動的部分再構成部131に構成される画像処理機能の再構成の例を説明する。
図2は、動的部分再構成部131に含まれる再構成可能な各画像処理部の論理回路構成を示す。画像処理部A132は、データ処理部A321と、パラメータ保持部A322とから構成される。データ処理部A321は、画像バス121に接続され、画像データに対する画像処理を行う。パラメータ保持部A322は、システムバス120に接続され、CPU101により設定されるデータ処理部A321の動作や処理内容を決定するパラメータ係数を保持する。パラメータ保持部A322は、内部に保持するデータ処理部A321の動作や処理内容を示すパラメータ値をデータ処理部A321に渡すように構成される。また、画像処理部B133および画像処理部C134に関しても、画像処理部A132と同様の構成である。
図3は、ROM104に格納される各画像処理機能に対応して定義されたコンフィギュレーションデータを示す。各画像処理機能は、データ処理部とパラメータ保持部の2つの論理回路により実現されるため、各論理回路に対応したコンフィギュレーションデータが用意される。
コンフィギュレーションデータ400、410、420は、スキャン画像処理、コピー用画像処理、プリント画像処理のそれぞれに対応するデータ処理部のコンフィグレーションデータである。また、コンフィギュレーションデータ401、411、412、421、422はそれぞれ、スキャン画像処理、コピー用画像処理(カラー/モノクロ)、プリント画像処理(カラー/モノクロ)に対応するパラメータ保持部のコンフィギュレーションデータである。
パラメータ保持部は、ジョブおよび処理機能毎にパラメータ値が共通する固定となるものに関しては、CPU101により設定する構成ではなく、ジョブおよび処理機能毎の固定値のパラメータを保持する構成となる。ただし、スキャナ部109やプリンタ部107に関しては、LED光量変動などのデバイス経年変化や温度条件などの動作中の使用状況により、読み取り画像や印刷画像にばらつきが出てしまう。したがって、動作させる状況に応じてパラメータ値を変更することで対応してもよい。このようなデバイス特性に合わせた画像処理部に関しては、従来のCPU101により設定可能なパラメータ保持部を構成する。
図4は、画像処理装置で実行可能なカラーコピージョブとモノクロコピージョブ実行時の画像処理部A132、B133、C134におけるデータ処理部とパラメータ保持部に構成される内容を説明するための表である。
画像処理部A132の機能として、スキャナ部109のデバイス特性によるスキャナ画像のばらつきを補正するテーブル変換処理等が挙げられる。同様に、画像処理部B133の機能として、フィルタ処理やRGBデータをCMYKデータへ変換する色変換処理等のコピー用画像処理が挙げられる。同様に、画像処理部C134の機能として、入力画像データを所定の閾値と比較することによりN値化を行うハーフトーン処理等が挙げられる。これらの画像処理部は、例えば、カラーコピーやモノクロコピー等のジョブ毎にパラメータ値を変更することでジョブ毎に最適な処理結果を得ることが可能となる。
コピージョブの場合、画像処理部A132、B133、C134を順に処理することで実行される。なお、本実施形態ではカラーコピーおよびモノクロコピーを例に説明しているが、画像処理装置100が処理することができるジョブは、これに限定されるものではない。また、画像処理の単位に関しても、図4に示すものに限定するものではなく、各画像処理に含まれている処理を、更に細かい粒度に分割して構成してもよい。
本実施形態において、画像処理部A132のスキャン画像処理は、CPU101によるパラメータ設定を行い、画像処理部B133および画像処理部C134は、ジョブによりパラメータ値が固定となる場合を例に挙げて説明する。
図5は、コピージョブにおけるフィルタ処理用の係数およびパラメータ値を示す。本実施形態では、5x5のマトリクスフィルタを例に挙げて説明する。図5に示すマトリクスフィルタは9個の係数(c0〜c8)を持ち、図5(a)に示すように配置される。ここで、係数c0は注目画素に対応する係数であり、注目画素を中心に周囲24画素の画素値に対して図5(a)に示される係数値のたたみ込み演算を行うものとする。また、図5(b)は、カラーコピージョブおよびモノクロコピージョブにおける各係数値を示す。本実施形態では、カラースキャン時にはパラメータ値501に示すフィルタ係数を用いてフィルタ処理を行い、モノクロスキャン時にはパラメータ値502に示すフィルタ係数を用いてフィルタ処理を行う。この場合、パラメータ保持部B332に構成される回路は、CPU101からパラメータ設定を行うための回路やCPU101から設定されたパラメータ値を保持する論理回路を構成する必要はない。つまり、パラメータ保持部B332に構成される回路は、図5(b)に示される固定値としてのフィルタ係数値(c0〜c8)のみを出力する論理回路であればよい。
[再構成制御フロー]
本実施形態に係る画像処理装置の動的部分再構成部131の再構成の手順の一例を図6〜図8のフローチャートに示す。なお、本フローチャートはコピージョブ時のものであり、各手順はCPU101により実行される。したがって、ジョブの種類が異なる場合には、以下に示すフローは、そのジョブの種類に応じて修正される。また、本実施形態において、上述したように、画像処理部A132に構成されるスキャン画像処理のパラメータ保持部はCPU101によるパラメータ設定を行う構成とする。一方、画像処理部B133、C134に構成されるコピー用画像処理およびプリント画像処理のパラメータ保持部は固定値のパラメータを持つ構成とする。なお、図6〜図8において、破線は処理主体間のデータの送受信を示す。
まず、図6を用いて、コピージョブ時における、データ処理部A321、B331、C341の再構成完了までのフローについて説明する。S600にて、CPU101は、操作部103からのコピージョブ実行要求があるか否かを判定し、コピージョブ要求を受けた場合(S600にてYES)、S601に進む。S601にて、CPU101は、コピージョブに必要な画像処理機能を構成する論理回路のデータ処理部の再構成が必要か否かを判定する。本実施形態でのコピージョブの前にすでにコピージョブが実行されており、コピージョブ用の論理回路がデータ処理部A321、B331、C341にすでに構成されている場合、再構成は不要と判定される(S601にてNO)。この場合、CPU101は、データ処理部の再構成処理を完了し、図7に示すS605に進む。一方、データ処理部A、B、Cにコピージョブ用の論理回路が構成されていない場合は(S601にてYES)、S602に進む。
S602にて、CPU101は、コピージョブに必要な画像処理機能を構成する論理回路のデータ処理部の再構成を行うために、データ処理部A321のコンフィギュレーションデータ400の情報を要求と共にコンフィグコントローラ130に通知する。この通知に起因して、コンフィグコントローラ130によるデータ処理部の再構成処理が開始される。
S630にて、コンフィグコントローラ130は、CPU101からデータ処理部の再構成要求(S602)があるまで待機し、データ処理部に対する再構成要求を受け付けると(S630にてYES)、S631へ進む。S631にて、コンフィグコントローラ130は、CPU101からの通知に従い、ROM104に格納されたスキャン画像処理のデータ処理部Aのコンフィギュレーションデータ400を読み出し、データ処理部A321への書き込みを行う。
S632にて、コンフィグコントローラ130は、データ処理部A321の再構成が完了するまで待機し、完了すると(S632にてYES)、S633に進む。S633にて、コンフィグコントローラ130は、CPU101に対してデータ処理部の再構成が完了したことを通知する。これにより、コンフィグコントローラ130側のデータ処理部の再構成に係る処理は完了する。
S603にて、CPU101は、コンフィグコントローラ130からの再構成完了の通知を受け付けたか否かを判定する。再構成完了通知があるまで待機し、再構成完了通知を受け付けると(S603にてYES)、S604へ進む。S604にて、CPU101は、全てのデータ処理部に対する再構成が完了したかを判定する。全ての再構築が完了していない場合は(S604にてNO)S602へ進み、データ処理部の再構築を繰り返す。全ての再構築が完了した場合は(S604にてYES)、図7のフローチャートに示すS605へ進む。
本例では、データ処理部A321の再構築の後、データ処理部B331およびデータ処理部C341の再構成を行うために、CPU101およびコンフィグコントローラ130は、S602〜S604およびS630〜S633の処理を繰り返す。この場合、ROM104に格納されたコピー用画像処理を行うためのデータ処理部B331のコンフィギュレーションデータ410とプリント画像処理を行うためのデータ処理部C341のコンフィグレーションデータ420を用いて再構成が行われる。
次に、図7を用いて、コピージョブ時における、パラメータ保持部A322、B332、C342の再構成完了までのフローについて説明する。S605にて、CPU101は、パラメータ保持部に保持されるパラメータ値がジョブの種類毎に固定されるもの(固定値)か否かを判定する。パラメータ値がジョブ毎に固定値でなく、CPU101によるパラメータ保持部への設定が必要な場合(S605にてNO)S607に進む。一方、ジョブの種類によりパラメータ値が固定される場合(S605にてYES)S606に進む。
S606にて、CPU101は、コピージョブがカラーコピージョブかモノクロコピージョブかを判定する。カラーコピージョブの場合は(S606にてYES)、S608に進み、モノクロコピージョブの場合は(S606にてNO)、S609に進む。
S607にて、CPU101は、パラメータ保持部A322に、スキャン画像処理のパラメータ保持部の論理回路を構成させる。この際、CPU101は、ROM104に格納されているパラメータ保持部のコンフィギュレーションデータ401の情報を要求と共にコンフィグコントローラ130に通知する。この通知に起因して、コンフィグコントローラ130によるパラメータ保持部の再構成処理が開始される。
S608にて、CPU101は、パラメータ保持部B332、C342にカラーコピー用画像処理のパラメータ値を保持するパラメータ保持部を構成させる。この際、CPU101は、ROM104に格納されているコンフィギュレーションデータ411、421の情報を要求と共にコンフィグコントローラ130に通知する。この通知に起因して、コンフィグコントローラ130によるパラメータ保持部の再構成が開始される。
S609にて、CPU101は、パラメータ保持部B332、C342にモノクロコピー用画像処理のパラメータ値を保持するパラメータ保持部を構成させる。この際、CPU101は、ROM104に格納されているコンフィギュレーションデータ412、422の情報を要求と共にコンフィグコントローラ130に通知する。この通知に起因して、コンフィグコントローラ130によるパラメータ保持部の再構成が開始される。
S640にて、コンフィグコントローラ130は、CPU101からパラメータ保持部の再構成要求(S607〜S609)があるまで待機し、パラメータ保持部に対する再構成要求を受け付けると(S640にてYES)S641へ進む。S641にて、コンフィグコントローラ130は、CPU101からの通知に従い、ROM104に格納されたパラメータ保持部のコンフィギュレーションデータ(401、411、412、421、422)を読み出し、パラメータ保持部への書き込みを行う。
S642にて、コンフィグコントローラ130は、パラメータ保持部の再構成が完了するまで待機し、完了すると(S642にてYES)、S643に進む。S643にて、コンフィグコントローラ130は、CPU101に対してパラメータ保持部の再構成が完了したことを通知する。
S610にて、CPU101は、コンフィグコントローラ130からの再構成完了の通知を受け付けたか否かを判定する。再構成完了通知があるまで待機し、再構成完了通知を受け付けた場合(S610にてYES)S611へ進む。S611にて、CPU101は、全てのパラメータ保持部に対する再構成が完了したか否かを判定する。全てのパラメータ保持部の再構築が完了していない場合は(S611にてNO)S605へ進み、再構築を繰り返す。全ての再構築が完了した場合は(S611にてYES)S612に進む。
S612にて、CPU101は、再構成が完了し、パラメータ設定が必要なパラメータ保持部に対して、ジョブに応じたパラメータ値の設定を開始する。S613にて、CPU101は、パラメータ設定が必要なパラメータ保持部に対して、全てのパラメータ値設定が完了したか否かを判定する。パラメータ設定値設定が完了していない場合は(S613にてNO)待機し、パラメータ設定が完了した場合は(S613にてYES)図8のフローチャートに示すS614に進む。
次に、図8を用いて、コピージョブ時における、コピー動作のフローについて説明する。S614にて、CPU101は、スキャナ部109に対して原稿読み込み開始の指示を行う。スキャナ部109で読みとられた原稿画像は、スキャナI/F108から取り込まれ、画像バス121およびメモリコントローラ110を介してRAM111に格納される。
S615にて、CPU101は、S614にて取りこまれた画像データが、画像処理部A132に構成されたスキャン画像処理を行うために必要な所定量よりも取りこまれたか否かを判定する。スキャン画像処理を行うために必要な画像データが取り込まれた場合(S615にてYES)、S616に進む。S616にて、CPU101は、スキャン画像処理開始の指示を画像処理部A132に対して行う。画像処理部A132は、CPU101の指示に従って、RAM111に格納された画像データを読み出し、パラメータ保持部A322のパラメータ値を用いてスキャン画像処理を行う。その後、画像処理部A132は、画像処理後の画像データをRAM111に格納する。
S617にて、CPU101は、S616にて画像処理部A132により処理された画像データに関し、画像処理部B133に構成されたコピー用画像処理を行うために必要な所定量が存在するか否かを判定する。コピー用画像処理を行うために必要な画像データが存在する場合(S617にてYES)、S618に進む。S618にて、CPU101は、コピー用画像処理開始の指示を画像処理部B133に対して行う。画像処理部B133は、CPU101の指示に従って、RAM111に格納された画像データを読み出し、パラメータ保持部B332のパラメータ値を用いてコピー用画像処理を行う。その後、画像処理部B133は、画像処理後の画像データをRAM111に格納する。
S619にて、CPU101は、S618にて画像処理部B133により処理された画像データに関し、画像処理部C134に構成されたプリント画像処理を行うために必要な所定量が存在するか否かを判定する。プリント画像処理を行うために必要な画像データが存在する場合(S619にてYES)、S620に進む。S620にて、CPU101は、プリント画像処理開始の指示を画像処理部C134に対して行う。画像処理部C134は、CPU101の指示に従って、RAM111に格納された画像データを読み出し、パラメータ保持部C342のパラメータ値を用いてプリント画像処理を行う。その後、画像処理部C134は、画像処理後の画像データをRAM111に格納する。
S621にて、CPU101は、S620にて画像処理部C134により処理された画像データに関し、プリンタ部107での印刷を開始するために必要な所定量が存在し、プリンタ部107が印刷可能状態であるか否かを判定する。プリンタ部107が印刷可能である場合(S621にてYES)、S622へ進む。
S622にて、CPU101は、プリンタI/F106およびプリンタ部107に対して印刷開始の指示を行い、RAM111に格納された画像データの転送を開始する。S623にて、CPU101は、プリンタ部107での印刷が完了したか否かを判定する。印刷が完了すると(S623にてYES)、S624へ進む。S624にて、CPU101は、スキャナ部109で読みとる原稿が全て完了したか否かを判定する。次にコピーする原稿がある場合(S624にてNO)S614へ戻り、コピー処理を繰り返す。全ての原稿に対するコピー処理が完了した場合(S624にてYES)、本処理フローを完了する。
以上、動的部分再構成部131のパラメータ保持部B332、C342に対して再構成を行う場合、選択されたジョブや機能に対応するコンフィギュレーションデータを用いてパラメータ保持部の再構成を行う。ここで、パラメータ保持部の構成をジョブや機能毎に固定化されたパラメータ値を持つコンフィギュレーションデータが、複数保持される。この構成により、CPU101によるパラメータ設定が不要となるため、画像処理の開始を早めることが可能となる。このことを、図9を参照して説明する。
[処理時間の比較説明]
図9は、動的部分再構成部131の状態およびCPU101による画像処理部A、B、Cに対するパラメータ設定の時間的な遷移の概念を表すタイムチャートである。図9では、横軸に時間の経過を示す。図9(a)は、従来の画像処理部の再構成後にCPU101によるパラメータ設定を行う場合のタイムチャートである。図9(b)は、本実施形態に係るパラメータ値を固定にしたパラメータ保持部を用いて再構成する方法のタイムチャートである。
図9(a)に示すように、従来方式では、はじめに動的部分再構成部131の画像処理部A、B、Cの再構成を行う。この再構成に要する時間は、画像処理部A、B、Cの回路規模、言い換えれば画像処理部A、B、Cの回路情報のデータ量にほぼ比例する。そして、画像処理部A、B、C全部の再構成が完了すると、画像処理部A、B、Cに対するパラメータ設定が行われる。その後、画像処理を開始する。
ここで、画像処理部A132、B133、C134のデータ処理部A321、B331、C341に対する再構成に掛かる時間をTrd(a)とする。また、パラメータ保持部A322、B332、C342の再構成に掛かる時間をそれぞれTrpA(a)、TrpB(a)、TrpC(a)とする。また、画像処理部A132、B133、C134のパラメータ設定に掛かる時間をTs(a)とする。この場合において、従来の方式では、画像処理を開始するまでに、Trd(a)+TrpA(a)+TrpB(a)+TrpC(a)+Ts(a)の時間を要することとなる。
一方、本実施形態の方式では、図9(b)に示すように、はじめにデータ処理部の再構成を行う。データ処理部の再構成に掛かる時間をTrd(b)とする。Trd(b)に掛かる時間は、上記のTrd(a)と同じである。次に、パラメータ保持部の再構成において、パラメータ保持部A322、B332、C342それぞれに掛かる時間をそれぞれTrpA(b)、TrpB(b)、TrpC(b)とする。本実施形態では、パラメータ保持部Aは、CPU101によるパラメータ設定を行う回路を再構成するため、TrpA(b)は、図9(a)のパラメータ保持部Aの再構成に掛かる時間TrpA(a)と同じである。パラメータ保持部B、Cに関しては、CPU101によるパラメータ設定を行う構成ではなくパラメータ値がすでに保持された回路構成である。そのため、CPU101から設定するためのインターフェース回路および設定値を保持するための回路は必要なく、固定値のみを保持する回路構成となる。その結果、構成される回路のデータ量が少なくなる。前述の通り、再構成に要する時間は回路規模(回路情報)のデータ量にほぼ比例する。したがって、TrpB(b)、TrpC(b)の再構成に掛かる時間は、それぞれTrpB(a)、TrpC(a)よりも短くなる(TrpB(b)<TrpB(a)、TrpC(b)<TrpC(a))。
また、本実施形態でのCPU101によるパラメータ設定に掛かる時間をTs(b)とする。パラメータ保持部B332、C342に関しては、パラメータ値がすでに保持された回路をパラメータ保持部に構成しているため、CPU101によるパラメータ設定は必要ない。そのため、Ts(b)に掛かる時間はパラメータ保持部A322に関する時間だけとなり、図9(a)のTs(a)に比べて短時間でパラメータ設定が完了することができる(Ts(b)<Ts(a))。その結果、画像処理の開始を従来に比較して早く始めることが可能となる。
本実施形態においては、画像処理部A、B、Cのデータ処理部の再構成が完了した後にパラメータ保持部の再構成を行い、全ての回路の再構成が完了してからパラメータ設定を行うフローを例として説明した。しかし、データ処理部およびパラメータ保持部の再構成の順番をこれに制限するものではない。また、CPU101によるパラメータ設定に関しても、対象のパラメータ保持部の再構成が完了した時点で開始しても構わない。
以上、本願発明により、動的部分再構成部を有する画像処理装置において、CPUによるパラメータ設定の時間を短縮し、画像処理の開始を早くすることが可能となる。
<その他の実施形態>
本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施例の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (9)

  1. 画像処理装置であって、
    内部の回路構成を動的かつ部分的に再構成可能な動的部分再構成部と、
    前記動的部分再構成部の回路構成の再構成を制御する再構成制御手段と、
    を備え、
    前記動的部分再構成部に構成される1または複数の処理回路はそれぞれ、データ処理部と、前記データ処理部による処理に用いられるパラメータを保持するパラメータ保持部とを含んで構成され、
    前記パラメータ保持部は、前記データ処理部による処理における設定に応じたパラメータに対応する回路構成が定義され、
    前記再構成制御手段は、前記データ処理部による処理における設定の変更に応じて前記パラメータ保持部の回路構成のみを再構成することを特徴とする画像処理装置。
  2. 前記パラメータ保持部に保持されているパラメータが前記データ処理部の処理に共通した固定値である場合、前記再構成制御手段は、当該固定値に関するパラメータ保持部の再構成は行わないことを特徴とすることを特徴とする請求項1に記載の画像処理装置。
  3. 前記動的部分再構成部に構成される1または複数の処理回路に対して設定を行う設定手段を更に有することを特徴とする請求項1または2に記載の画像処理装置。
  4. 前記設定手段は、前記パラメータ保持部に対し、前記データ処理部にて用いられるパラメータの設定を行うことを特徴とする請求項3に記載の画像処理装置。
  5. 前記パラメータ保持部に保持されているデータが前記データ処理部による処理に共通した固定値である場合、前記設定手段は、当該固定値に関するパラメータ保持部に対する設定を行わないことを特徴とする請求項3または4に記載の画像処理装置。
  6. 前記データ処理部の再構成が必要か否かを判定する判定手段を更に有し、
    前記判定手段にて前記データ処理部の再構成が必要であると判定された場合に、前記再構成制御手段は、当該データ処理部の再構成を行うことを特徴とする請求項1乃至5のいずれか一項に記載の画像処理装置。
  7. 前記判定手段は、すでに構成されているデータ処理部にて実行可能な処理とは異なる処理が要求された場合に、当該データ処理部の再構成が必要であると判定することを特徴とする請求項6に記載の画像処理装置。
  8. 内部の回路構成を動的かつ部分的に再構成可能な動的部分再構成部を備える画像処理装置の制御方法であって、
    前記動的部分再構成部の回路構成の再構成を制御する再構成制御工程を有し、
    前記動的部分再構成部に構成される1または複数の処理回路はそれぞれ、データ処理部と、前記データ処理部による処理に用いられるパラメータを保持するパラメータ保持部とを含んで構成され、
    前記パラメータ保持部は、前記データ処理部による処理における設定に応じたパラメータに対応する回路構成が定義され、
    前記再構成制御工程において、前記データ処理部よる処理における設定の変更に応じて前記パラメータ保持部の回路構成のみを再構成することを特徴とする画像処理装置の制御方法。
  9. 内部の回路構成を動的かつ部分的に再構成可能な動的部分再構成部を備えるコンピュータを、
    前記動的部分再構成部の回路構成の再構成を制御する再構成制御手段として機能させ、
    前記動的部分再構成部に構成される1または複数の処理回路はそれぞれ、データ処理部と、前記データ処理部による処理に用いられるパラメータを保持するパラメータ保持部とを含んで構成され、
    前記パラメータ保持部は、前記データ処理部による処理における設定に応じたパラメータに対応する回路構成が定義され、
    前記再構成制御手段は、前記データ処理部による処理における設定の変更に応じて前記パラメータ保持部の回路構成のみを再構成することを特徴とするプログラム。
JP2014022781A 2014-02-07 2014-02-07 画像処理装置およびその制御方法、並びにプログラム Pending JP2015149025A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014022781A JP2015149025A (ja) 2014-02-07 2014-02-07 画像処理装置およびその制御方法、並びにプログラム
US14/608,324 US9560164B2 (en) 2014-02-07 2015-01-29 Image processing apparatus, method of controlling the same, non-transitory computer readable storage medium, and data processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014022781A JP2015149025A (ja) 2014-02-07 2014-02-07 画像処理装置およびその制御方法、並びにプログラム

Publications (1)

Publication Number Publication Date
JP2015149025A true JP2015149025A (ja) 2015-08-20

Family

ID=53776055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014022781A Pending JP2015149025A (ja) 2014-02-07 2014-02-07 画像処理装置およびその制御方法、並びにプログラム

Country Status (2)

Country Link
US (1) US9560164B2 (ja)
JP (1) JP2015149025A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10860331B2 (en) 2016-08-26 2020-12-08 Canon Kabushiki Kaisha Information processing apparatus with semiconductor integrated circuits, control method therefor, and storage medium
US12067336B2 (en) 2020-10-01 2024-08-20 Fujifilm Business Innovation Corp. Information processing apparatus, non-transitory computer readable medium, and programmable logic circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111633A (ja) * 2014-12-09 2016-06-20 キヤノン株式会社 回路情報に従って論理回路を構成可能な回路を持つデバイスと、複数の制御手段とを有する情報処理システム
JP2021094798A (ja) * 2019-12-18 2021-06-24 富士フイルムビジネスイノベーション株式会社 画像処理装置
JP2022091011A (ja) * 2020-12-08 2022-06-20 富士フイルムビジネスイノベーション株式会社 プログラマブル論理回路装置及び画像処理装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4337132A1 (de) * 1993-10-30 1995-05-04 Bosch Gmbh Robert Rechenwerk
US6633894B1 (en) * 1997-05-08 2003-10-14 Legerity Inc. Signal processing arrangement including variable length adaptive filter and method therefor
US6724943B2 (en) * 2000-02-07 2004-04-20 Sony Corporation Device and method for image processing
US6693722B1 (en) * 2000-04-13 2004-02-17 International Business Machines Corporation Printer configuration update system and method
US7457853B1 (en) * 2003-07-03 2008-11-25 Cisco Technology, Inc. Method and apparatus for automatically configuring a network device
US8559032B2 (en) * 2003-07-14 2013-10-15 Hewlett-Packard Development Company, L.P. Automatically configuring a raster image processor
TWI249127B (en) * 2003-08-22 2006-02-11 Hon Hai Prec Ind Co Ltd System and method of BSP initializing hardware
WO2005073866A2 (en) * 2004-01-21 2005-08-11 Charles Stark Draper Laboratory, Inc. Systems and methods for reconfigurable computing
JP4810090B2 (ja) * 2004-12-20 2011-11-09 キヤノン株式会社 データ処理装置
JP4848705B2 (ja) * 2005-08-19 2011-12-28 セイコーエプソン株式会社 サーマルプリンタ、サーマルプリンタの制御方法および制御プログラム
JP4909588B2 (ja) 2005-12-28 2012-04-04 日本電気株式会社 情報処理装置及び再構成デバイスの利用方法
US7984139B2 (en) * 2006-12-22 2011-07-19 Business Objects Software Limited Apparatus and method for automating server optimization
US7852915B2 (en) * 2007-03-21 2010-12-14 Freescale Semiconductor, Inc. Adaptive equalizer for communication channels
US20090287489A1 (en) * 2008-05-15 2009-11-19 Palm, Inc. Speech processing for plurality of users
CN102057575A (zh) * 2008-06-05 2011-05-11 松下电器产业株式会社 信号处理装置、信号处理方法、信号处理用集成电路及电视接收机
WO2010001198A1 (en) * 2008-07-02 2010-01-07 Telefonaktiebolaget L M Ericsson (Publ) Service enablement/disablement based on service relationships
JP5065307B2 (ja) * 2009-01-07 2012-10-31 キヤノン株式会社 画像処理装置及びその制御方法
JP5247542B2 (ja) * 2009-03-05 2013-07-24 キヤノン株式会社 画像処理装置、画像処理装置の制御方法、及び、プログラム
JP4862910B2 (ja) * 2009-03-26 2012-01-25 富士ゼロックス株式会社 画像処理装置および画像処理制御プログラム
JP5438358B2 (ja) * 2009-04-13 2014-03-12 キヤノン株式会社 データ処理装置及びその制御方法
US8713557B2 (en) * 2009-06-25 2014-04-29 Ricoh Company, Ltd. Peer-to-peer method of deploying and managing executable code and associated plug-ins
US20110038016A1 (en) * 2009-08-11 2011-02-17 Kabushiki Kaisha Toshiba Image processing apparatus, image processing method, and image forming apparatus
JP2011113212A (ja) * 2009-11-25 2011-06-09 Canon Inc 情報処理装置
JP5504985B2 (ja) 2010-03-11 2014-05-28 富士ゼロックス株式会社 データ処理装置
JP5534426B2 (ja) * 2010-03-25 2014-07-02 富士ゼロックス株式会社 画像形成装置およびそのプログラム
JP4935941B1 (ja) * 2011-05-26 2012-05-23 富士ゼロックス株式会社 画像処理装置、画像処理制御プログラム
JP4968398B1 (ja) * 2011-05-26 2012-07-04 富士ゼロックス株式会社 画像処理装置、画像処理制御プログラム、非一時的記録媒体
JP6060487B2 (ja) * 2012-02-10 2017-01-18 ブラザー工業株式会社 画像処理装置およびプログラム
JP5994679B2 (ja) * 2013-02-26 2016-09-21 株式会社ソシオネクスト 処理装置、及び処理装置の制御方法
JP6370063B2 (ja) * 2014-03-04 2018-08-08 キヤノン株式会社 画像処理装置及びその制御方法、並びにプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10860331B2 (en) 2016-08-26 2020-12-08 Canon Kabushiki Kaisha Information processing apparatus with semiconductor integrated circuits, control method therefor, and storage medium
US12067336B2 (en) 2020-10-01 2024-08-20 Fujifilm Business Innovation Corp. Information processing apparatus, non-transitory computer readable medium, and programmable logic circuit

Also Published As

Publication number Publication date
US20150229804A1 (en) 2015-08-13
US9560164B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
US9407784B2 (en) Image processing apparatus, control method thereof, and storage medium
US10122883B2 (en) Image processing apparatus including circuit configuration and method of controlling the same
JP2015149025A (ja) 画像処理装置およびその制御方法、並びにプログラム
JP6598432B2 (ja) 画像処理装置、その制御方法およびプログラム
US20160036998A1 (en) Image processing apparatus and system for controlling processing for writing configuration data to partial reconfiguration area, and information processing method
US20150244898A1 (en) Image processing apparatus, method for controlling the same, and storage medium
US20110109931A1 (en) Data processing apparatus and method for controlling the apparatus
CN103516945A (zh) 信息处理装置及其控制方法
US9509878B2 (en) Image processing apparatus and method for controlling the same, and storage medium
JP6351315B2 (ja) 画像処理装置、その制御方法及びプログラム
JP2016076867A (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム
US9760285B2 (en) Image processing system and image processing apparatus for configuring logical circuit on circuit according to configuration data
JP2015198405A (ja) 画像処理装置及びその制御方法、並びにプログラム
JP2016115979A (ja) 画像処理装置、その制御方法及びプログラム
JP6516489B2 (ja) 情報処理装置
JP2015191335A (ja) 画像処理装置、その制御方法及びプログラム
JP2016057828A (ja) 画像処理装置およびその制御方法、並びにプログラム
JP6864721B2 (ja) 情報処理装置、およびその制御方法
JP5904148B2 (ja) 再構成可能回路、画像形成装置及びプログラム
US11798133B2 (en) Image processing apparatus
JP2015197863A (ja) 画像処理装置及びその制御方法、並びにプログラム
JP2015139009A (ja) 画像処理装置、その制御方法及びプログラム
JP2017118450A (ja) データ処理装置、その制御方法、及びプログラム
JP4516336B2 (ja) 画像処理装置、画像形成装置、画像処理方法、コンピュータプログラム及び記録媒体
JP2016136359A (ja) 画像処理装置、その制御方法及びプログラム