JP5065307B2 - 画像処理装置及びその制御方法 - Google Patents

Description

本発明は、原稿から画像を読み取る画像読取デバイスと、読み取った画像を格納するメモリとを備える画像処理装置及びその制御方法に関するものである。

現行の画像処理装置では、原稿から画像を読み取り、メモリに格納したり、他の装置へ転送したりする機能が提供されている。これらの画像処理装置においては、ワークメモリをメインメモリで共有することにより、内部バッファ量を削減し、コストを削減する技術が提案されている。また、メインメモリに格納される画像データを圧縮することにより、メインメモリの容量を削減している。このように、メモリを共有することで各処理ブロックが必要とするメモリ容量を削減し、低コスト化を狙う手法は一般的に行われている。

一般的な画像処理装置の画像処理について説明する。画像処理装置では、画像読取デバイスであるＣＣＤ（Ｃｈａｒｇｅ Ｃｕｐｐｌｅｄ Ｄｅｖｉｃｅ）から入力される画像データがＡ／Ｄ変換され、メインメモリに格納される。メインメモリに格納された画像データは、画像処理、及びＪＰＥＧ圧縮が行われた後に、再度メインメモリに格納される。当該データが使用される際には、必要なデータのみがメインメモリから読み出されて伸張処理され、印刷される。このような各処理ブロックからメインメモリへの書込処理、及び、読出処理は、ＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ ｃｏｎｔｒｏｌｌｅｒ）によって制御される。

特許文献１には、ＣＣＤ等の画像読取デバイスから入力される画像データに対応したＤＭＡＣを備え、メインメモリ上で別々の領域に面順次で格納する画像処理装置が提案されている。しかし、画像圧縮伸張処理（ＪＰＥＧ、ＪＢＩＧ等）に関しては、点順次画像データに対して行われる。そこで、特許文献１の画像処理装置では、メインメモリ上の面順次で格納された画像データを読み出し、スキャナ画像処理を行った後に後段の画像処理に適した画像データの並び（点順次）で格納することにより、画像処理効率を向上させている。
特開２００４−２２０５８５号公報

しかしながら、上記従来技術には以下に記載する問題がある。上述の画像処理装置においては、メインメモリを共有しているため、画像処理で使用するバス上の転送が多くなりシステム全体のパフォーマンスを低下させる要因となっていた。特に、スキャナＩ／Ｆやスキャナ画像処理部では、ライン単位でデータを扱うため、メモリ領域を多く必要としていた。そのため、高速な読取デバイスに対応できないなど、パフォーマンスを低下させる要因となっていた。

上述の問題の解決手法として、高速な読取デバイスに対応するために、画像処理装置を統括的に制御する主制御システムの外部でスキャナ画像処理を行う手法が考えられる。しかし、このように画像処理後のデータをスキャナＩ／Ｆを介して入力するようにしたとしても、入力されたデータは面順次で格納されるため、上述のように面順次から点順次への変換が必要となる。そのため、使用メモリを低減することができず画像処理装置全体のパフォーマンスを向上させることができなかった。さらに、スキャナ画像処理後のデータには、画像データの他に像域データ等が含まれる場合があるため、スキャナ画像処理をシステム外部で行う場合には画像データ以外のデータの転送も考慮しなくてはならなかった。

本発明は、上述の問題に鑑みて成されたものであり、入力される画像データに応じて、メモリへの格納方法を変更し、画像処理全体のパフォーマンスを向上させる画像処理装置及びそれらの制御方法を提供することを目的とする。

本発明は、例えば、原稿を読み取って画像データを生成する読取デバイスから出力される画像データを記憶する画像処理装置であって、前記読取デバイスにより読み取られた画像データを入力する入力手段と、前記入力手段により入力された画像データを記憶する記憶手段と、前記入力手段により入力される画像データが前記画像データに対して画像処理を行う画像処理デバイスを介して入力される画像データであるか前記画像処理デバイスを介さずに入力される画像データであるかを判定する判定手段と、前記判定手段の判定結果に基づいて、前記読取デバイスから前記画像処理デバイスを介して入力される画像データ又は前記読取デバイスから前記画像処理デバイスを介さずに入力される画像データを前記記憶手段に格納するためのアドレスを指定する指定手段と、前記指定手段によって指定された前記アドレスに従って、前記入力手段により入力された画像データを前記記憶手段に格納するよう制御する制御手段とを備えることを特徴とする。

また、本発明は、例えば、原稿を読み取って画像データを生成する読取デバイスから出力される画像データを記憶する画像処理装置の制御方法であって、入力手段が、前記読取デバイスにより読み取られた画像データを入力する入力ステップと、判定手段が、前記入力ステップにより入力される画像データが前記画像データに対して画像処理を行う画像処理デバイスを介して入力される画像データであるか前記画像処理デバイスを介さずに入力される画像データであるかを判定する判定ステップと、指定手段が、前記判定ステップの判定結果に基づいて、前記読取デバイスから前記画像処理デバイスを介して入力される画像データ又は前記読取デバイスから前記画像処理デバイスを介さずに入力される画像データを記憶手段に格納するためのアドレスを指定する指定ステップと、制御手段が、前記指定ステップにおいて指定された前記アドレスに従って、前記入力ステップにより入力された画像データを前記記憶手段に格納する格納ステップとを含むことを特徴とする。

本発明は、例えば、入力される画像データに応じて、メモリへの格納方法を変更し、画像処理全体のパフォーマンスを向上させる画像処理装置及びそれらの制御方法を提供できる。

以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念及び下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。

＜第１の実施形態＞
以下では、図１乃至図１０を参照して、第１の実施形態について説明する。図１は、第１の実施形態に係る画像処理装置１０００の概略的な構成例を示すブロック図である。図２は、第１の実施形態に係る画像処理装置１００１の概略的な構成例を示すブロック図である。

なお、図１及び図２に示すシステム制御部１５０は、同様のブロック構成となっている。図１に示すスキャナインタフェース（以下、「スキャナＩ／Ｆ」と称する。）部１１０には、個別の専用回路であり、スキャナ画像処理を行うスキャナ画像処理ブロック２５０が接続される。一方、図２に示すスキャナＩ／Ｆ部１１０には、アナログフロントエンド（ＡＦＥ）１４１を介して、ＣＣＤ１４０が直接接続され、個別の専用回路を介在することなく、その読取データをシステム制御部１５０に取り込む。本発明の特徴的な構成は、図１に示す構成となるが、図１及び図２に示す２つの構成を動作モードに応じて切り換えてもよい。

まず、図２の画像処理装置１００１のシステム制御部１５０について説明する。システム制御部１５０は、第１制御手段として機能し、画像処理装置を統括的に制御する。１１１は、スキャナ画像処理部であり、スキャナＩ／Ｆ部１１０及びＤＭＡＣ＿Ａ１２０ａによりメインメモリ１４３に展開された画像データに対して、一部の画像処理を実行する。スキャナＩ／Ｆ部１１０及びＤＭＡＣ＿Ａ１２０ａの詳細については、後に説明する。プリンタ画像処理部１１２は、画像処理により得られた画像データをプリンタ出力するための処理ユニットであり、プリンタＩ／Ｆ１１３を介して接続するプリンタ１４２に画像処理結果を出力する。１１４、１１５はＪＰＥＧモジュール、ＪＢＩＧモジュールであり、所定の規格に準拠した画像データの圧縮、伸張処理を実行する。

１０１は、メモリ制御部であり、画像処理系のバス１３１及びコンピュータ系のバス１３０と接続される。メモリ制御部１０１は、メインメモリ１４３に対するデータの書き込み、読み出しに関するＤＭＡ制御を実行するＤＭＡＣ＿Ａ〜Ｆ（１２０ａ〜１２０ｆ）の全体的な制御を行う。ここで、「ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）制御」とは、メインメモリと周辺装置の間において、データを直接移動させる制御をいう。

ＤＭＡＣ＿Ａ〜Ｆ（１２０ａ〜１２０ｆ）は、上述の各画像処理部１１０〜１１５と、バス１３１との間に接続され、データのＤＭＡ制御を実行する。各ＤＭＡ＿Ａ〜Ｆ（１２０ａ〜１２０ｆ）は、各画像処理部（１１０〜１１５）とメインメモリ１４３との間のデータ授受に関し、ＤＭＡ制御を実行するための所定のアドレスを指定し、この指定先に基づいてＤＭＡ制御を行う。

例えば、ＤＭＡＣ＿Ａ１２０ａは、スキャナＩ／Ｆ部１１０で取得された画像データをメインメモリ１４３にＤＭＡ転送するためのアドレス情報をＤＭＡのチャンネルごとに生成する。ここで、アドレス情報とは、ＤＭＡを開始するスタートアドレス、メモリのアドレスを切り換えるオフセット情報等を示す。

また、ＤＭＡＣ＿Ｂ１２０ｂは、メインメモリ１４３上に展開された画像データを読み出すためのアドレス情報をＤＭＡのチャンネルに応じて生成する。ＤＭＡＣ＿Ｃ〜Ｆ（１２０ｃ〜ｆ）についても同様に、所定のアドレス情報を生成し、当該情報に基づいてメインメモリ１４３との間でデータ授受に関するＤＭＡ制御を実行する。即ち、ＤＭＡＣ＿Ｃ〜Ｆ（１２０ｃ〜ｆ）は、データの書き込みと、読み出しに対応したチャンネルを有し、これらのチャンネルに対応したアドレス情報を生成してＤＭＡ制御を行う。

バス１３１は、各画像処理部（１１０〜１１５）と接続され、各ブロックとデータを授受することができる。一方、バス１３０は、ＣＰＵ１００、通信／ＵＩ制御部１０２、メカトロ系制御部１０３、ＲＯＭ・ＩＳＡ１０４、及び動作モード設定部１０５と接続され、各ブロックとデータを授受することができる。ＲＯＭ・ＩＳＡ１０４は、ＲＯＭ１４４が接続されるバスである。

ＣＰＵ１００は、ＲＯＭ１４４に格納された制御パラメータや制御プログラムに基づき、上述のＤＭＡＣ＿Ａ〜Ｆ（１２０ａ〜ｆ）を制御する。また、ＣＰＵ１００は、画像処理装置の全体的な動作を制御する。

動作モード設定部１０５は、ＬＳＩの外部ピンの状態（値）をＣＰＵ１００から参照することができる。本動作モード設定によりシステムによる動作を固定することが可能となる。当該ＬＳＩの外部ピンは、切換手段として機能し、後述するスキャナ画像処理ブロック２５０の有効又は無効を切り換える。

＜図２の構成におけるデータの書き込み／読み出し制御＞
以下では、図３乃至図５を参照して、図２の構成におけるメインメモリ１４３へのデータの書き込み制御、及びメインメモリ１４３からのデータの読み出し制御について説明する。

画像読取デバイス（ＣＣＤ１４０）の出力信号は、ＡＦＥ（アナログフロントエンド）１４１に各色成分ごとに並行に入力される。ＡＦＥ１４１は、ＣＣＤ１４０の出力信号に対して、ゲイン調整、Ａ／Ｄ変換処理を施し、各画像読取デバイスより出力されるアナログ信号をデジタル信号に変換する。ＡＦＥ１４１は、変換したデジタル信号をスキャナＩ／Ｆ部１１０に対して各色成分ごとに並行に入力する（パラレル転送）。ここで入力された画像データは、ＤＭＡＣ＿Ａ１２０ａによりＤＭＡ転送されてメインメモリ１４３上に展開される。

カラー画像データをＣＣＤ１４０で読み取った場合、スキャナＩ／Ｆ部１１０は、ＡＦＥ１４１から受信したデータを異なる色成分（Ｒ，Ｇ，Ｂ）データごとに、３つのバッファ（図３に示す各バッファ３１０ａ，ｂ，ｃ）に振り分けて一時的に保持させる。次に、スキャナＩ／Ｆ部１１０の処理により、所定のバッファ（３１０ａ，ｂ，ｃ）に格納された画像データをメインメモリ１４３にＤＭＡ転送し、格納する処理について説明する。画像データをメインメモリ１４３にＤＭＡ転送して格納する処理は、ＤＭＡＣ＿Ａ１２０ａにより制御される。

ＤＭＡＣ＿Ａ１２０ａは、ＣＣＤ１４０により読み取られた画像データをメインメモリ１４３にＤＭＡ転送するためのＤＭＡＣである。また、ＤＭＡＣ＿Ｂ１２０ｂは、メインメモリ１４３及びスキャナ画像処理部１１１との間でＤＭＡを制御するＤＭＡＣである。

図５は、第１の実施形態に係るＤＭＡＣ＿Ａ、Ｂの概略的な構成例を示す図である。４０１はバッファコントローラであり、メインメモリ１４３をリングバッファとして使用する場合、データの書き込みと読み出しを調停するために、ＤＭＡＣ＿Ａ１２０ａとＤＭＡＣ＿Ｂ１２０ｂを制御する。図５に示すように、ＤＭＡＣ＿Ａ１２０ａは、データ調停ユニット部５１０ａ、書き込みデータＩ／Ｆ部５１０ｂ、及びＩ／Ｏインタフェース部５１０ｃを備える。

Ｉ／Ｏインタフェース部５１０ｃは、メインメモリ１４３にデータを格納するために、ＤＭＡＣ＿Ａ１２０ａが生成した所定のアドレス情報を書き込みデータＩ／Ｆ部５１０ｂに設定する。また、スキャナＩ／Ｆ部１１０より画像データを受信して、ＤＭＡＣ＿Ａ１２０ａ内の各バッファチャンネル（以下、「チャンネル」と称する。）ｃｈ０〜ｃｈ２にデータを格納する。

書き込みデータＩ／Ｆ部５１０ｂは、メインメモリ１４３に対してデータの書き込みを行うためのバス４３１と接続され、生成された所定のアドレス情報に従って各チャンネルｃｈ０〜ｃｈ２に格納されているデータをメインメモリ１４３にＤＭＡ転送する。ここでは、画像データを面順次で格納する。面順次の格納とは、画像データが各色成分ごとにページ単位で格納されることを示す。

データ調停ユニット部５１０ａは、各チャンネルに格納されているデータの読み出しを行い、書き込みデータＩ／Ｆ部５１０ｂの書き込み処理に合わせて各チャンネルのデータの受け渡しを行う。書き込みデータＩ／Ｆ部５１０ｂは、バッファコントローラ５０１に接続され、後述するＤＭＡＣ＿Ｂ１２０ｂによるデータの読み出し、又は書き込みと、メモリアクセスが競合しないように制御される。このようなメインメモリ１４３に対するアクセス制御により、メインメモリ１４３をリングバッファとして使用した場合でも、データの読み出し前に、同一メモリアドレスのデータをオーバライトする等のトラブルを防止することができる。

ＤＭＡＣ＿Ｂ１２０ｂは、データ設定ユニット５２０ａ、読み出しデータＩ／Ｆ部５２０ｂ、書き込みデータＩ／Ｆ部５２０ｃ、及びＩ／Ｐインタフェース部５２０ｄを備える。

Ｉ／Ｐインタフェース部５２０ｄは、メインメモリ１４３からのデータの読み出し、及びデータの書き込みを行うために、ＤＭＡＣ＿Ｂ１２０ｂが生成した所定のアドレス情報を読み出しデータＩ／Ｆ部５２０ｂ及び書き込みデータＩ／Ｆ部５２０ｃに設定する。

メインメモリ１４３に格納されたデータの読み出しは、ＤＭＡＣ＿Ｂ１２０ｂにより制御される。読み出しデータＩ／Ｆ部５２０ｂは、バス４３０及びメモリ制御部１０１を介してメインメモリ１４３と接続される。また、読み出しデータＩ／Ｆ部５２０ｂは、ＤＭＡＣ＿Ｂ１２０ｂにより生成されたアドレス情報を参照して、メインメモリ１４３から所定の画像データを読み出すことができる。ここでの読み出しは、面順次となる。

読み出されたデータはデータ設定ユニット５２０ａにより、複数個設けられた所定のチャンネルｃｈ３〜ｃｈ５に設定される。例えば、面順次のＲデータがチャンネルｃｈ３に設定され、面順次のＧデータがチャンネルｃｈ４に設定され、面順次のＢデータがチャンネルｃｈ５に設定される。

各チャンネルｃｈ３〜ｃｈ５に設定されたデータは、Ｉ／Ｐインタフェース部５２０ｄを介して、順次ＤＭＡ転送され、スキャナ画像処理部１１１に渡される。

また、チャンネルｃｈ６は、所定の画像処理が施されたデータをメインメモリ１４３に格納するために、スキャナ画像処理部１１１から出力される点順次の画像データを格納するチャンネルである。ここで、点順次での格納とは、画像データが各色成分ごとに画素単位で格納されることを示す。スキャナ画像処理部１１１は、点順次の画像データの出力に合わせて、アドレス情報及び各制御信号を出力する。書き込みデータＩ／Ｆ部５２０ｃは、これらの情報に基づき、チャンネルｃｈ６６に格納されている画像データを、メモリ制御部１０１を介してメインメモリ１４３の対応する領域に書き込む。

図３は、第１の実施形態に係るスキャナＩ／Ｆ部及びＤＭＡＣ＿Ａの動作を説明するための図である。ここでは、スキャナＩ／Ｆ部１１０がＣＣＤ１４０によって読み取られた３コンポーネントの画像データ（Ｒ、Ｇ、Ｂデータ）を処理する場合の、各コンポーネントに対応したＤＭＡＣがメインメモリ１４３にデータを書き込む処理について説明する。

スキャナＩ／Ｆ部１１０は、ＡＦＥ１４１から取得した画像データをＲＧＢごとに格納する３つのバッファ３１０ａ，ｂ，ｃを備える。各バッファ３１０ａ〜ｃに格納されたデータは、ＤＭＡＣ＿Ａ１２０ａの制御の下、チャンネルｃｈ０、ｃｈ１、ｃｈ２に転送される。

ｃｈ０に転送されたデータは、ｃｈ０に対応するＤＭＡＣによりメインメモリ１４３に書き込まれる。また、ｃｈ１に転送されたデータは、ｃｈ１に対応するＤＭＡＣによりメインメモリ１４３に書き込まれる。さらに、ｃｈ２に転送されたデータは、ｃｈ０２に対応するＤＭＡＣによりメインメモリ１４３に書き込まれる。

各ＤＭＡＣがメインメモリ１４３のＲ領域（１０００ａ）、Ｇ領域（１０００ｂ）、Ｂ領域（１０００ｃ）に対応する領域にデータを書き込むことにより、Ｒ、Ｇ、Ｂデータを分離してメインメモリ１４３上に面順次で格納することができる。各領域に書き込むデータは、スタートアドレスから書き込まれ、主走査画素数分先のエンドアドレスまで書き込まれる。１ラインのデータが書き込まれると、次のライン用のスタートアドレス及びエンドアドレスがＤＭＡＣに設定される。ここで、ＤＭＡ転送を開始するスタートアドレスＳＡ１、ＳＡ２、ＳＡ３及びエンドアドレスＥＡ１，ＥＡ２，ＥＡ３は上述のＤＭＡＣ＿Ａ１２０ａによって生成される。

図４は、第１の実施形態に係るスキャナ画像処理部及びＤＭＡＣ＿Ｂの動作を説明するための図である。スキャナ画像処理部１１１は、ＣＣＤ１４０で読み取られた画像データ用の画像処理部であり、ＤＭＡＣ＿Ｂ１２０ｂによってメインメモリ１４３上に面順次で格納されたＲ，Ｇ，Ｂのデータを読み出し、画像処理を行う。そのため、スキャナ画像処理部１１１は、３つのバッファ４１０ａ，４１０ｂ，４１０ｃを備える。

各バッファ４１０ａ〜ｃに格納するデータは、ＤＭＡＣ＿Ｂ１２０ｂによって、まずメインメモリ１４３から読み出され、各ＲＧＢデータごとにＤＭＡＣ＿Ｂ１２０ｂ内のチャンネルｃｈ３、ｃｈ４、ｃｈ５に格納される。ｃｈ３に格納されるデータは、ｃｈ３に対応するＤＭＡＣによりメインメモリ１４３から読み出される。また、ｃｈ４に格納されるデータは、ｃｈ４に対応するＤＭＡＣによりメインメモリ１４３から読み出される。そして、ｃｈ５に転送されたデータは、ｃｈ５に対応するＤＭＡＣによりメインメモリ１４３から読み出される。ｃｈ３〜ｃｈ５に対応するＤＭＡＣは、メインメモリ１４３上のＲ領域（１０００ａ）、Ｇ領域（１０００ｂ）、Ｂ領域（１０００ｃ）に対応する領域からデータを読み出す。

各領域から読み出すデータは、スタートアドレスから読み出され、主走査画素数分先のエンドアドレスまで読み出される。１ラインのデータが読み出されると、次のライン用のスタートアドレス及びエンドアドレスがＤＭＡＣに設定される。ここで、ＤＭＡ転送を開始するスタートアドレスＳＡ１，ＳＡ２、ＳＡ３及びエンドアドレスＥＡ１，ＥＡ２，ＥＡ３は上述のＤＭＡＣ＿Ｂ１２０ｂによって生成される。

ｃｈ３〜ｃｈ５に対応するＤＭＡＣに格納されたデータは、それぞれバッファ４１０ａ〜ｃに格納されスキャナ画像処理ユニット４２０によってスキャナ画像処理が行われる。スキャナ画像処理ユニット４２０で画像処理された画像データは、バッファ４１０ｄに点順次で格納される。さらに、ＤＭＡＣ＿Ｂ１２０ｂのｃｈ６に対応するＤＭＡＣに格納され、ＤＭＡ転送されてメインメモリ１４３上に格納される。

また、スキャナ画像処理部１１１で画像処理されたデータは、ＪＰＥＧ１１４で処理が行われる。ＪＰＥＧ１１４による画像処理は点順次でのデータ格納を期待するため、スキャナ画像処理部１１１によって処理された画像データは、メインメモリ１４３に点順次で格納されるようにＤＭＡ転送される。

スキャナ画像処理後のデータは、メインメモリ１４３上のスタートアドレスＳＡ７から書き込まれ、主走査画素数分先のエンドアドレスＥＡ７まで書き込まれる。１ラインのデータが書き込まれると、次のライン用のスタートアドレス及びエンドアドレスがＤＭＡＣに設定される。ここで、ＤＭＡ転送を開始するスタートアドレスＳＡ７及びエンドアドレスＥＡ７は上述のＤＭＡＣ＿Ｂ１２０ｂによって生成される。

上述したように、画像処理装置１００１では、ＣＣＤ１４０から出力されるＲ、Ｇ、ＢデータがＤＭＡ転送によりメインメモリ１４３上の別々の領域に格納される。このため、面順次で画像処理を行う後段のスキャナ画像処理部１１１では、メインメモリ１４３上の画像データをＤＭＡ転送するだけでよい。また、スキャナ画像処理が施された画像データは、メインメモリ１４３上に点順次で格納される。このため、点順次で画像処理を行う後段のＪＰＥＧ１１４での圧縮処理を行う場合も、メインメモリ１４３上の画像データをＤＭＡ転送により読み出すだけでよい。これにより、本実施形態に係る画像処理装置１００１は、効率的なメモリアクセスを実現している。

＜図１の構成におけるデータの書き込み／読み出し制御＞
次に、図６乃至図１０を参照して、スキャナ画像処理をシステム制御部１５０の外部で行う図１の構成におけるデータの書き込み／読み込み制御について説明する。本実施形態に係る画像処理装置１０００は、図１に示すように、スキャナＩ／Ｆ部１１０とＡＦＥ１４１との間に第２制御手段として機能するスキャナ画像処理ブロック２５０を備える。これにより、画像処理装置１０００は、スキャナ画像処理をシステム制御部１５０の外部でも行うことができ、当該システム制御部１５０の処理負荷を低減することができる。なお、システム制御部１５０の構成は、図２で説明した構成と同様であるため説明を省略する。

以下では、スキャナ画像処理ブロック２５０について説明する。スキャナ画像処理ブロック２５０は、ＲＯＭ・ＩＳＡ２０４、レジスタ制御部２２２、データ転送Ｉ／Ｆ部２２１、データ並び換え部２２０、スキャナ画像処理部２１１、及びスキャナＩ／Ｆ部２１０を備える。スキャナＩ／Ｆ部２１０及びスキャナ画像処理部２１１の構成に関しては、システム制御部１５０内のスキャナＩ／Ｆ部１１０及びスキャナ画像処理部１１１と基本的には変わらないため、説明を省略する。また、スキャナ画像処理部２１１から出力される画像データは、図２を用いて説明したように、点順次のデータが出力される。

データ並び換え部２２０は、スキャナ画像処理部２１１から出力される点順次の画像データの並び換え処理、及び読み取りデバイスのコンポーネント数（色成分数）分の分割処理を行う。ここでのコンポーネント数は、画像データに含まれる３つの色成分（Ｒ、Ｇ，Ｂ）を示す。本実施形態では、第１及び第２の分割データを主走査画素数の３分の１画素以上とし、第３の分割データを主走査画素数から第１及び第２の分割データを引いた残りの画素データにパディングして第１及び第２の分割データと同じ画素数にしたものとする。並び換え処理及び分割処理についての詳細は後述する。

データ転送Ｉ／Ｆ部２２１は、データ並び換え部２２０によってコンポーネント数分に分割されたデータを、それぞれ各コンポーネントのデータとしてパラレル転送する。

各処理部（２１０，２１１，２２０，２２１）の制御は、レジスタ制御部２２２により行われ、レジスタ制御部２２２への設定はＲＯＭ・ＩＳＡ２０４を介して外部から行われる。

図６は、第１の実施形態に係るスキャナＩ／Ｆ部及びＤＭＡＣ＿Ａの動作を説明するための図である。図６は、スキャナ画像処理ブロック２５０による画像処理後の画像データがスキャナＩ／Ｆ部１１０から入力される場合において、各チャンネルに対応したＤＭＡＣがメインメモリ１４３にデータを書き込む処理を示す。

スキャナＩ／Ｆ部１１０に入力されるデータは、３つのバッファ３１０ａ，ｂ，ｃに並行に格納され、ＤＭＡＣ＿Ａ１２０ａの制御の下、メインメモリ１４３に書き込まれる。チャンネルｃｈ０〜ｃｈ２に対応するＤＭＡＣは、それぞれメインメモリ１４３の領域１２００ａ、領域１２００ｂ、領域１２００ｃに書き込まれる。これにより、入力されるデータが領域１２００に点順次で格納される。

それぞれの領域１２００ａ，ｂ，ｃは、スタートアドレスＳＡ７１，ＳＡ７２，ＳＡ７３及びエンドアドレスＥＡ１，ＥＡ２，ＥＡ３によって領域が区切られている。また、エンドアドレスＥＡ１及びスタートアドレスＳＡ７２と、エンドアドレスＥＡ２及びスタートアドレスＳＡ７３とはそれぞれ隣接したアドレスに設定される。また、領域１２００ｄは主走査幅（１ラインの画素数）を示す。

この場合、ＤＭＡ転送を開始するスタートアドレスＳＡ７１，ＳＡ７２、ＳＡ７３及びエンドアドレスＥＡ７１，ＥＡ７２、ＥＡ７３は、上述のＤＭＡＣ＿Ａ１２０ａによって生成される。これらのスタートアドレス及びエンドアドレスは、データ並び換え部２２０の分割処理結果に基づいて決定される。

ここでは、下記に示す条件を想定する。
・読み取りデバイス（ＣＣＤ）からの入力形式：３コンポーネント（Ｒ，Ｇ，Ｂ）の面順次データ
・読み取りデバイス入力データの各成分（Ｒ，Ｇ，Ｂ）のビット数：８ｂｉｔ（０〜２５５）
・スキャナＩ／Ｆの各成分（Ｒ，Ｇ，Ｂ）のデータ幅：８ｂｉｔ
・主走査画素数：Ｘ画素
・副走査画素数：Ｙ画素
上述の条件での画像処理装置１０００の動作について、図７乃至図１０を参照して説明する。

図７は、第１の実施形態に係るＡＦＥ１４１から出力されるＲＧＢデータの転送形式を示す図である。図８は、第１の実施形態に係るスキャナ画像処理部２１１による画像処理後の画像データの転送形式を示す図である。図９は、第１の実施形態に係るデータ並び換え部２２０により処理されたデータ分割後のデータの転送形式を示す図である。図１０は、第１の実施形態に係る画像処理装置１０００の処理手順を示すフローチャートである。図１０のフローチャートは、スキャナ画像処理後のデータをメインメモリに格納するまでの処理手順を示す。

まず、ステップＳ１００において、システム制御部１５０のＣＰＵ１００は、ブートシーケンス終了後に動作モード設定部１０５に設定されている動作モードを確認する。動作モード設定部１０５は、上述した通りＬＳＩの外部ピンの状態（値）を参照することができ、外部ピンの設定によりスキャナ画像処理ブロック２５０を使用するか否か等の動作モード設定がなされる。例えば、所定の外部ピンを「１」に固定することでスキャナ画像処理ブロック２５０を使用し、「０」に固定することでスキャナ画像処理ブロック２５０を使用しないように設定できる。即ち、外部ピンは、動作モードを切り換えるための切換手段として機能する。したがって、ＣＰＵ１００は、動作モード設定部１０５からの情報により、スキャナ画像処理ブロック２５０を使用するか否かを判定する。ここで、スキャナ画像処理ブロック２５０を使用すると判定した場合は、ステップＳ１０１に進む。一方、スキャナ画像処理ブロック２５０を使用しないと判定した場合にはステップＳ１０２に進む。

スキャナ画像処理ブロック２５０が使用されない場合、ステップＳ１０２において、ＣＰＵ１００は、スキャナＩ／Ｆ部１００にＣＣＤ１４０からの画像データが直接入力されるため、ＤＭＡＣ＿Ａ１０２ａに対して入力画像データを面順次でメインメモリ１４３に格納するよう転送先アドレス（ＳＡ１〜ＳＡ３，ＥＡ１〜ＥＡ３）を設定する。例えば、スタートアドレスＳＡ２には、スタートアドレスＳＡ１からＲ成分の１ページ分のデータ（Ｘ画素 × Ｙ画素）を書き込むことが可能なメモリ空間を確保したアドレスが設定される。また、スタートアドレスＳＡ３には、スタートアドレスＳＡ１からＧ成分の１ページ分のデータ（Ｘ画素 × Ｙ画素）を書き込むことが可能なメモリ空間を確保したアドレスが設定される。その後、ステップＳ１０４において、ＣＰＵ１００は、スキャナＩ／Ｆ部１１０を介して原稿から読み取られた画像データを取得する。

一方、スキャナ画像処理ブロック２５０を使用する場合、ステップＳ１０１において、ＣＰＵ１００は、スキャナＩ／Ｆ部１００にスキャナ画像処理後のデータが入力されるため、ＤＭＡＣ＿Ａ１２０ａに対して１ラインのデータが連続して格納されるように転送先アドレス（ＳＡ７１〜ＳＡ７３，ＥＡ７１〜ＥＡ７３）を設定する。ここでは、上述したように、「ＥＡ７１と７ＳＡ２」及び「ＥＡ７２とＳＡ７３」が隣接するアドレスとなるように設定される。また、「ＳＡ７１〜ＥＡ７１」、「ＳＡ７２〜ＥＡ７２」、「ＳＡ７２〜ＥＡ７２」で設定されるメモリ空間は同一サイズとする。このような設定により、入力データはメインメモリ１４３に点順次で格納される。

ステップＳ１０３において、スキャナ画像処理ブロック２５０のスキャナＩ／Ｆ部２１０にＣＣＤ１４０で読み取られた画像データがＡＦＥ１４１を介して入力される。ここで、ステップＳ１０３及びステップＳ１０４において、それぞれスキャナＩ／Ｆ部１１０、スキャナＩ／Ｆ部２１０に入力される画像データは、図７に示されるように、ＲＧＢ各成分の１ライン（Ｘ画素）ごとのデータがパラレル転送されるものである。上述のように、ステップＳ１０３及びＳ１０４の処理は、システム制御部１５０内の処理となる。

ステップＳ１０５において、スキャナ画像処理部２１１は、ＣＣＤ１４０で読み取られた画像データに対するスキャナ画像処理を行う。スキャナ画像処理後の画像データは、図８に示されるように点順次で構成され、１画素毎の各成分のデータがシリアル転送される。

ステップＳ１０６において、データ並び換え部２２０は、ステップＳ１０５で処理された点順次の画像データに対する分割処理を行う。データ並び換え部２２０では、分割画素数をＭと定義すると、スキャナ画像処理後の点順次で構成された１ラインの画像データに対して、
「１画素目〜（Ｍ−１）画素目」・・・＜１＞
「Ｍ画素目〜（Ｎ−１）画素目」・・・＜２＞
「Ｎ画素目〜（Ｍ＋Ｎ−１）画素目」・・・＜３＞
の３つに分割する。分割された３つの分割データは、１ラインの画像データに相当し、全て同データサイズとなる。

ここで、Ｎは「Ｍの２倍の値」であり、ＭはＸ以上の値である。また、Ｘは全データ転送量の３分の１となる。つまり、Ｍは、全データ転送量の３分の１以上の値となる。これは、１画素が３成分（Ｒ，Ｇ，Ｂ）で構成されるためである。

また、＜３＞のデータの「Ｎ画素目以降から（Ｍ＋Ｎ−１）画素目」には、図９に示すＢ（Ｘ−１）画素目以降のＰ画素分のデータのように、パディング値（例えば、全ビット「０」）が追加される。また、データ転送にはＭ画素分の転送時間を要するため、Ｍの値はできる限り「Ｘの３分の１の値」に近いことが望ましい。

ステップＳ１０６で３つに分割されたデータは、データ転送Ｉ／Ｆ部２２１に送られる。その後、ステップＳ１０７において、データ転送Ｉ／Ｆ部２２１は、上記＜１＞〜＜３＞のデータをそれぞれスキャナＩ／Ｆ部１１０のＲ，Ｇ，Ｂの各成分のデータ上に転送する。一方、ステップＳ１０８において、ＣＰＵ１００は、スキャナＩ／Ｆ部１１０を介してスキャナ画像処理ブロック２５０で処理されたデータを取得する。上述のように、ステップＳ１０３乃至Ｓ１０７の処理は、スキャナ画像処理ブロック２５０の処理となる。

ステップＳ１０９において、ＤＭＡＣ＿Ａ１０２ａは、ステップＳ１０１又はＳ１０２で設定されたＤＭＡ転送先アドレスに従ってスキャナＩ／Ｆ部１１０から入力されたデータのメインメモリ１４３への書き込みを開始する。

ステップＳ１１０において、ＣＰＵ１００は、スキャナＩ／Ｆ部１１０から入力されたデータが全てメインメモリ１４３に格納されたか否かを判定する。全てのデータがメインメモリ１４３に格納されると、ステップＳ１１１に進む。

ステップＳ１１１において、ＣＰＵ１００は、ＤＭＡＣ＿Ａ１０２ａに対してＤＭＡ転送停止の設定を行う。続いて、ステップＳ１１２において、ＣＰＵ１００は、スキャナ画像処理ブロック２５０を使用するか否かを判定する。この判定は、ステップＳ１００の判定と同等のものである。

スキャナ画像処理ブロック２５０を使用する場合は、ステップＳ１１１までの処理により、スキャナ画像処理後のデータがメインメモリ１４３に点順次で格納されるため、処理を終了する。

一方、スキャナ画像処理ブロック２５０を使用しない場合は、メインメモリ１４３上にスキャナ画像処理前（スキャン画像）のデータが格納されているため、スキャナ画像処理部１１１による画像処理を行うため、ステップＳ１１３に進む。

ステップＳ１１３において、ＣＰＵ１００は、メインメモリ１４３に格納されたデータを読み出すため、ＤＭＡＣ＿Ｂ１２０ｂに対するＤＭＡ転送設定を行う。ＤＭＡＣ＿Ｂ１２０ｂでは、メインメモリ１４３に格納されたデータを読み出すため、ＤＭＡＣ＿Ｂ１２０ｂ内の各ＤＭＡＣへの転送元として、ステップＳ１０２でＤＭＡＣ＿Ａ１２０ａ内の各ＤＭＡＣへ設定された転送先アドレスと同一のアドレスが設定される。また、ＤＭＡＣ＿Ｂ１２０ｂのチャンネルｃｈ６に対応するＤＡＭＣの転送先は、ＤＭＡＣ＿Ａ１２０ａの各ＤＭＡＣが転送したメモリ空間以外の箇所に設定される。

ステップＳ１１４において、ＤＭＡＣ＿Ｂ１２０ｂは、ステップＳ１１３で設定されたＤＭＡ転送設定に従ってメインメモリ１４３に格納されているＲ，Ｇ，Ｂ各成分の画像データを読み出し、スキャナ画像処理部１１１にデータを転送する。続いて、ステップＳ１１５において、スキャナ画像処理部１１１は、読み取りデバイスから読み取られた画像に対する画像処理を行う。スキャナ画像処理後のデータが点順次となるため、ＤＭＡＣ＿Ｂ１２０ｂ内の１つのＤＭＡＣ（ｃｈ６に対応するＤＭＡＣ）によりメインメモリ１４３に書き込まれる。

ステップＳ１１６において、ＤＭＡＣ＿Ｂ１０２ｂは、スキャナ画像処理されたデータを随時メインメモリ１４３に書き込む。続いて、ステップＳ１１７において、ＣＰＵ１００は、スキャナ画像処理されたデータが全てメインメモリ１４３に格納されたか否かを判定する。全てのデータが格納されると、ステップＳ１１８に進む。ステップＳ１１８において、ＣＰＵ１００は、ＤＭＡＣ＿Ｂ１２０ｂに対してＤＭＡ転送停止の設定を行う。

以上説明したように、本実施形態に係る画像処理装置は、当該画像処理装置を統括的に制御するシステム制御部でスキャナ画像処理を行うか、又は、システム制御部の外部でスキャナ画像処理を行うかによって、入力される画像データの格納方法を変更する。具体的には、システム制御部内でスキャナ画像処理を行う場合、入力される画像データは、ＣＣＤから直接入力されるため、面順次でメモリに格納される。一方、システム制御部の外部でスキャナ画像処理を行う場合、入力される画像データは、スキャナ画像処理ブロックからの画像データであるため、点順次でメモリに格納される。また、本画像処理装置は、画像データを一時的に保持するための複数のバッファを設け、当該画像データを分割してパラレル転送を行うことができる。このように、本画像処理装置は、効率よく画像データを転送し、さらに、入力されるデータに応じて、画像データの格納方法を切り換えることにより、後段の画像処理における処理負荷を低減することができる。

また、スキャナ画像処理ブロック２５０を使用しない動作と、スキャナ画像処理ブロック２５０を使用する場合の動作を切り換えてもよいため、状況に応じた動作モードを設定することができる。

＜第２の実施形態＞
以下では、図１１乃至図１５を参照して、第２の実施形態について説明する。第１の実施形態では、スキャナ画像処理ブロック２５０の出力するデータが画像データの場合について説明した。しかし、高画質対応等の必要がある場合、スキャナ画像処理ブロック２５０の出力するデータには、画像データと像域データが含まれる場合が存在する。したがって、本実施形態では、画像データとともに、像域データが含まれる場合を想定した処理について説明する。

像域データには、対象領域が文字領域であるか絵柄領域であるかの情報等が含まれる。当該像域データに従って画像処理時に文字領域及び絵柄領域のそれぞれに適した処理を行うことで、文字や絵柄が混在する画像全域を高画質にすることができる。例えば、文字領域／絵柄領域を示す像域データは、白画素と黒画素との連続性により判定されるエッジ判定結果や、注目画素の濃度と周囲エリアの濃度平均との濃度差判定等により生成される。

図１５は、フィルタ処理における像域データの利用方法を示す図である。フィルタ処理では、文字領域及び絵柄領域それぞれに対して、文字領域には輪郭を強調するような強調フィルタ、絵柄領域に対しては平滑フィルタが適用される。１５０１は、フィルタ処理で参照されるフィルタ処理用の５×５のテーブルであり、注目画素を中心に周囲２５画素に対してフィルタ処理が行われる。また、１５０２はフィルタ強調係数を示し、１５０３はフィルタ平滑係数を示している。文字領域／絵柄領域の像域データが文字領域を示す場合は、フィルタ用テーブル１５０１に、強調係数１５２がセットされフィルタ処理が実行される。また、像域データが絵柄領域である場合は、フィルタ用テーブル１５０１に、平滑係数１５０３がセットされフィルタ処理が実行される。

このような像域データを用いる場合であっても、第１の実施形態で説明したデータ並び換え部２２０の処理を変更し、本処理に従ったＤＭＡ転送先をＤＭＡＣ＿Ａ１０２ａに設定することのみで対応することができる。

以下では、第１の実施形態と同じ画像サイズ（Ｘ画素×Ｙ画素）で、スキャナ画像処理部２１１から画像データの他に、１画素１ビット（「Ｚ０」〜「Ｚ（Ｘ−１）」）の像域データが出力される場合について説明する。

図１１は、第２の実施形態に係るスキャナ画像処理部２１１が出力する画像データと像域データとを示す図である。図１２は、第２の実施形態に係るデータ並び換え部２２０で生成するデータを示す図である。図１３は、第２の実施形態に係るデータ並び換え部２２０で処理された後のデータを示す図である。図１４は、第２の実施形態に係るメインメモリ１４３に格納後のデータを示す図である。

図１１に示すように、スキャナ画像処理ブロック２５０において、スキャナ画像処理後のデータには、画像データとともに、各画素ごとに１ビットの像域データが含まれる。これらのデータがデータ並び換え部２２０に入力される。データ並び換え部２２０では、画像データと像域データとから、図１２に示すように、「画像データ（Ｒ，Ｇ，Ｂ） ＋ パディング１（Ｐｉ画素） ＋ 像域データ（Ｚ） ＋ パディング２（Ｐｚ画素）」で表されるデータ長のデータを１ライン毎に作成する。

さらに、データ並び換え部２２０では、図１２で示されるデータに対してＭ画素目・Ｎ画素目で分割処理し、３つのデータを作成する。第２の実施形態での分割画素数は、画像データ転送量と像域データ転送量とパディング１及びパディング２を足して３で割った値以上となる。

第２の実施形態では、画像データ転送量はＸ画素の３倍（Ｒ，Ｇ，Ｂ）となり、像域データ転送量はＸ画素を８（１成分のデータバス幅）で除算した値となる。したがって、Ｍ画素目は、｛（Ｘ×３）＋（Ｐｉ画素）＋（Ｘ／８）＋（Ｐｚ画素）｝／３以上の値となり、Ｎ画素目は「Ｍの２倍」の値となる。

また、Ｐｉは「Ｚ０」から始まる像域データがメインメモリ１４３のバウンダリから開始される位置になるように設定される。
データ並び換え部２２０で作成されたデータは、図１３に示すように、それぞれスキャナＩ／Ｆ部１１０のＲ，Ｇ，Ｂの各成分のデータ上で転送される。

ＤＭＡＣ＿Ａ１２０ａの各ＤＭＡＣの１ライン転送先設定は以下のように行われる。
ｃｈ０に対応するＤＭＡＣ：領域１３００ａ（ＳＡ８１〜ＥＡ８１）
ｃｈ１に対応するＤＭＡＣ：領域１３００ｂ（ＳＡ８２〜ＥＡ８２）
ｃｈ２に対応するＤＭＡＣ：領域１３００ｃ（ＳＡ８３〜ＥＡ８３）
本設定にてＤＭＡ転送されたデータは、図１４に示すように、メインメモリ１４３の領域１３００ｄに格納され、領域１３００ｅに像域データが格納される。また、像域データが格納されるスタートアドレスＳＡ９２はメモリアクセスを効率良く行うために所定のバウンダリから開始されるようにパディング１（Ｐｉ）が設定されている。

後段の画像処理部がメインメモリ１４３に格納された画像データを読み出す場合は、ＤＭＡＣ転送先に領域１３００ｄ（ＳＡ８１〜ＥＡ９１）を設定し、像域データを読み出す場合は、ＤＭＡＣ転送先に領域１３００ｅ（ＳＡ９２〜ＥＡ９２）を設定する。

以上説明したように、本実施形態に係る画像処理装置は、スキャナ画像処理ブロックの画像処理後に画像データに加えて像域データが含まれる場合であっても、画像データ及び像域データを含むデータに対して、分割処理を行うことにより、効率的な画像データの転送を実現する。このように、ＤＭＡ転送先設定及びデータ分割処理を行うことで、画像データ及び像域データに対して、後段の画像処理部のメモリアクセスが効率良く行われるようになり、第１の実施形態と同様に、画像処理装置全体でのパフォーマンスを向上することができる。

第１の実施形態に係る画像処理装置１０００の概略的な構成例を示すブロック図である。 第１の実施形態に係る画像処理装置１００１の概略的な構成例を示すブロック図である。 第１の実施形態に係るスキャナＩ／Ｆ部及びＤＭＡＣ＿Ａの動作を説明するための図である。 第１の実施形態に係るスキャナ画像処理部及びＤＭＡＣ＿Ｂの動作を説明するための図である。 第１の実施形態に係るＤＭＡＣ＿Ａ、Ｂの概略的な構成例を示す図である。 第１の実施形態に係るスキャナＩ／Ｆ部及びＤＭＡＣ＿Ａの動作を説明するための図である。 第１の実施形態に係るＡＦＥ１４１から出力されるＲＧＢデータの転送形式を示す図である。 第１の実施形態に係るスキャナ画像処理部２１１による画像処理後の画像データの転送形式を示す図である。 第１の実施形態に係るデータ並び換え部２２０により処理されたデータ分割後のデータの転送形式を示す図である。 第１の実施形態に係る画像処理装置１０００の処理手順を示すフローチャートである。 第２の実施形態に係るスキャナ画像処理部２１１が出力する画像データと像域データとを示す図である。 第２の実施形態に係るデータ並び換え部２２０で生成するデータを示す図である。 第２の実施形態に係るデータ並び換え部２２０で処理された後のデータを示す図である。 第２の実施形態に係るメインメモリ１４３に格納後のデータを示す図である。 フィルタ処理における像域データの利用方法を示す図である。

１００ ＣＰＵ
１０１ メモリ制御部
１０２ 通信／ＵＩ制御部
１０３ メカトロ系制御部
１０４ ＲＯＭ・ＩＳＡ
１０５ 動作モード設定部
１１０ スキャナＩ／Ｆ部
１１１ スキャナ画像処理部
１１２ プリンタ画像処理部
１１３ プリンタＩ／Ｆ部
１１４ ＪＰＥＧ
１１５ ＪＢＩＧ
１２０ａ ＤＭＡＣ＿Ａ
１２０ｂ ＤＭＡＣ＿Ｂ
１２０ｃ ＤＭＡＣ＿Ｃ
１２０ｄ ＤＭＡＣ＿Ｄ
１２０ｅ ＤＭＡＣ＿Ｅ
１２０ｆ ＤＭＡＣ＿Ｆ
１３０ バス
１３１ バス
１４０ ＣＣＤ
１４１ ＡＦＥ
１４２ プリンタ
１４３ メインメモリ
１４４ ＲＯＭ
１５０ システム制御部
２０４ ＲＯＭ・ＩＳＡ
２１０ スキャナＩ／Ｆ部
２１１ スキャナ画像処理部
２２０ データ並び換え部
２２１ データ転送Ｉ／Ｆ部
２２２ レジスタ制御部
２５０ スキャナ画像処理ブロック
３１０ａ バッファ
３１０ｂ バッファ
３１０ｃ バッファ
４１０ａ バッファ
４１０ｂ バッファ
４１０ｃ バッファ
４１０ｄ バッファ
５１０ａ データ調停ユニット部
５１０ｂ 書き込みデータＩ／Ｆ部
５１０ｃ Ｉ／Ｏインタフェース部
５２０ａ データ設定ユニット部
５２０ｂ 読み出しデータＩ／Ｆ部
５２０ｃ 書き込みデータＩ／Ｆ部
５２０ｄ Ｉ／Ｐインタフェース部
１０００ 画像処理装置
１００１ 画像処理装置

Claims (8)

1. 原稿を読み取って画像データを生成する読取デバイスから出力される画像データを記憶する画像処理装置であって、
   前記読取デバイスにより読み取られた画像データを入力する入力手段と、
   前記入力手段により入力された画像データを記憶する記憶手段と、
   前記入力手段により入力される画像データが前記画像データに対して画像処理を行う画像処理デバイスを介して入力される画像データであるか前記画像処理デバイスを介さずに入力される画像データであるかを判定する判定手段と、
   前記判定手段の判定結果に基づいて、前記読取デバイスから前記画像処理デバイスを介して入力される画像データ又は前記読取デバイスから前記画像処理デバイスを介さずに入力される画像データを前記記憶手段に格納するためのアドレスを指定する指定手段と、
   前記指定手段によって指定された前記アドレスに従って、前記入力手段により入力された画像データを前記記憶手段に格納するよう制御する制御手段とを備えることを特徴とする画像処理装置。
2. 前記指定手段は、
   前記入力手段により入力される画像データが前記読取デバイスから前記画像処理デバイスを介して入力される画像データである場合に、前記入力手段により入力される画像データが各色成分ごとに画素単位で格納されるように、前記アドレスを指定し、
   前記入力手段により入力される画像データが前記読取デバイスから前記画像処理デバイスを介さずに入力される画像データである場合に、前記入力手段により入力される画像データが各色成分ごとにページ単位で格納されるように、前記アドレスを指定することを特徴とする請求項１に記載の画像処理装置。
3. 前記入力手段により入力される画像データを一時的に保持するための、該画像データの色成分数と同じ数のバッファをさらに備え、
   前記読取デバイスは、各バッファごとに異なる色成分のデータを並行に入力し、
   前記画像処理デバイスは、前記読取デバイスにより生成された画像データを、前記画像データの色成分数と同じ数に分割する分割手段と、
   前記分割手段により分割された画像データを各バッファに並行に転送する転送手段と、を備えることを特徴とする請求項１に記載の画像処理装置。
4. 前記分割手段は、前記画像処理デバイスによって画像処理された１ラインの画像データに対して、Ｍ画素目及びＮ画素目で分割し、
   前記Ｍは１ラインの画素数の３分の１以上の値であり、
   前記Ｎは前記Ｍの２倍の値であることを特徴とする請求項３に記載の画像処理装置。
5. 前記分割手段によって分割された１ラインの画像データに相当する３つの分割データは、全て同じデータサイズであり、
   前記３つの分割データのうち、前記Ｎ画素目以降の情報を有する前記分割データには、前記データサイズに合わせるために、パディング値が追加されることを特徴とする請求項４に記載の画像処理装置。
6. 前記画像処理デバイスによって画像処理された画像データには、対象領域が文字領域であるか、又は絵柄領域であるかを示す像域データが含まれ、
   前記分割手段は、前記画像処理デバイスによって画像処理された画像データと像域データとを含むデータに対して、該画像データのＭ画素目及びＮ画素目で分割し、
   前記Ｍは前記画像データと像域データとを含むデータの３分の１以上の値であり、
   前記ＮはＭの２倍の値であることを特徴とする請求項３に記載の画像処理装置。
7. 前記分割手段によって分割された前記画像データと像域データとを含むデータに相当する３つの分割データは、全て同じデータサイズであり、
   前記３つの分割データのうち、前記Ｎ画素目以降の情報を有する前記分割データには、前記データサイズに合わせるために、前記像域データとともに、パディング値が追加されることを特徴とする請求項６に記載の画像処理装置。
8. 原稿を読み取って画像データを生成する読取デバイスから出力される画像データを記憶する画像処理装置の制御方法であって、
   入力手段が、前記読取デバイスにより読み取られた画像データを入力する入力ステップと、
   判定手段が、前記入力ステップにより入力される画像データが前記画像データに対して画像処理を行う画像処理デバイスを介して入力される画像データであるか前記画像処理デバイスを介さずに入力される画像データであるかを判定する判定ステップと、
   指定手段が、前記判定ステップの判定結果に基づいて、前記読取デバイスから前記画像処理デバイスを介して入力される画像データ又は前記読取デバイスから前記画像処理デバイスを介さずに入力される画像データを記憶手段に格納するためのアドレスを指定する指定ステップと、
   制御手段が、前記指定ステップにおいて指定された前記アドレスに従って、前記入力ステップにより入力された画像データを前記記憶手段に格納する格納ステップとを含むことを特徴とする画像処理装置の制御方法。

Images