JP4063840B2 - 画像処理装置 - Google Patents

Description

この発明は、画像処理、特に、原稿の表裏両面の画像データを読み込み画像処理する画像処理装置に関する。

従来、画像処理装置は様々なものが開発されており、近年では環境への配慮から、両面印刷された両面原稿を処理できる画像処理装置が存在する。両面原稿を複写する両面複写装置や電子ファイリング装置においては、両面原稿に記載された情報をファイリングする場合、イメージスキャナーなどの画像読取装置によりこれら原稿を読み取る操作をおこなっている。

簡易な画像読取装置では、片面のみの読取機能を補うべく、表面の読み取り後にオペレータが原稿を反転させて裏面の読み取りをおこなう。また、簡易な両面読取装置では、一旦表面を読み取った後、機械的な機構にて原稿を反転させてから裏面を読み取る。

しかしながら、片面のみの読取をおこなう画像読取装置では、ユーザの負担がおおく、かつ、読取に時間がかかる不都合がある。一方、機械的な反転機能を有する両面読取装置では、機械的な機構に起因する支障、たとえば、反転の際の紙詰まりや、機械的な故障が発生するという不都合がある。この不都合を解消するため、表面と裏面の両側に読取装置を設け、表面と裏面を同時に読み取る画像処理装置が知られている。この画像読取装置を用いることにより、高速に、かつ、故障の少ない両面複写等の画像処理が可能となる。

ここで、従来の両面読取をおこなう画像処理装置の一例として両面複写機能を有するディジタル複合機について説明する。図１５は従来の両面複写機の構成の一例を示すブロック図である。図１５に示すように、ディジタル複合機は、読取ユニット１５０１、画像処理ユニット１５０２、ビデオ制御部１５０３、書込ユニット１５０４の一連の各構成部、さらにはメモリー制御ユニット１５０５およびメモリー・モジュール１５０６によって形成される複写機を構成する部分（複写機部分）と、プロセス・コントローラー１５１１と、ＲＡＭ１５１２と、ＲＯＭ１５１３と、マザーボード１５１１を介して、追加的にファクシミリ制御ユニット１５１２、プリンター制御ユニット１５１３、スキャナー制御ユニット１５１４等のユニットが接続された構成となっている。

また、マザーボード１５１１は、表面の画像データを転送する表面画像転送バス１５１５ａおよび裏面の画像データを転送する裏面画像転送バス１５１５ｂとから構成される。これは、読取ユニット１５０１で同時に読み取られた画像データが、通常、同一のタイミングで、かつ、同一のデータ構成で転送されるために必要とされるものである。また、画像転送バスは、外付けのスキャナー制御ユニット１５１４で両面読取された画像データを入力するためにも２本必要とされる。

読取ユニット１５０１は、原稿の表面を読み取る表面読取ユニット１５０１ａ、原稿の裏面を読み取る裏面読取ユニット１５０１ｂとから構成される。同様に、画像処理ユニット１５０２についても、表面画像処理ユニット１５０２ａおよび裏面画像処理ユニット１５０２ｂとから構成される。さらに、ビデオ制御部１５０３についても、表面ビデオ制御部１５０３ａおよび裏面ビデオ制御部１５０３ｂとから構成される。

画像処理装置で両面読取をおこなう際には、同時に入力する画像データの容量が片面読取の画像処理装置に比して２倍となる。したがって、メモリー・モジュール１５０６における画像データの効率的な格納を目的として、また、各種バスにおける画像データの効率的な転送を目的として、読み取られた画像データは圧縮される。

ここで、画像データの圧縮処理について説明する。図１６は、メモリー制御ユニット１５０５におけるデータ圧縮部の構成の一例を示すブロック図であり、図１７は、その処理タイミングを示す説明図である。

図１６において、データ圧縮部１６０１は、表面画像データおよび裏面画像データをそれぞれ格納する表面格納部１６０２ａおよび裏面格納部１６０２ｂと、表面画像データおよび裏面画像データをそれぞれ圧縮する表面圧縮器１６０３ａおよび裏面圧縮器１６０３ｂと、表面格納部１６０２ａと裏面格納部１６０２ｂと表面圧縮器１６０３ａと裏面圧縮器１６０３ｂを制御する制御部１６０４と、から構成される。

なお、以降において添字ａおよびｂは、表面画像データおよび裏面画像データにかかわる各部をそれぞれ指し示すものとし、特に区別不要の場合は、添字を付さないものとする。

格納部１６０２は、複数の１ポートＦＩＦＯメモリーＦＭ１、ＦＭ２、ＦＭ３、ＦＭ４およびＦＭ５から構成されるラインメモリー群１６０５と、画像データの出力先を切り替える出力切替器１６０６と、画像データの入力先をＦＩＦＯメモリーＦＭ１およびＦＭ２間で切り替える入力切替器１６０７と、から構成される。

なお、ここでは説明の簡単のために、圧縮器１６０３で圧縮する圧縮領域としては、図１８に示すように主走査（画素）方向に４画素、副走査（ライン）方向に４ラインからなる１ライン４画素×４ラインの矩形領域とする。

図１７に示したように、表面の画像データの圧縮については、まず、表面矩形領域の第１ラインの画像データをＦＩＦＯメモリーＦＭ１ａにライトする（書き込む）。つぎに、第２ラインの画像データをＦＩＦＯメモリーＦＭ３ａに、第３ラインの画像データをＦＩＦＯメモリーＦＭ４ａに、第４ラインの画像データをＦＩＦＯメモリーＦＭ５ａに順次書き込む。この際の画像データの切り分け作業は、制御部１６０４の制御の下、表面出力切替器１６０６ａがおこなう。

ＦＩＦＯメモリーＦＭ５ａに画像データを書き込んだ段階で、表面圧縮器１６０３ａで圧縮すべき４ラインがそろうので、つぎに、ＦＩＦＯメモリーＦＭ１ａ、ＦＭ３ａ、ＦＭ４ａおよびＦＭ５ａに格納された第１ラインから第４ラインの画像データをリードし（読み出し）、表面圧縮器１６０３ａに送出する。この送出制御は、制御部１６０４がおこなう。表面圧縮器１６０３ａは、入力された４ライン分の画像データを一括して圧縮し、圧縮された画像データを出力する。この圧縮された画像データは、メモリー・モジュール１５０６に格納される。

一方、第４ラインの画像データがＦＩＦＯメモリーＦＭ５ａに書き込まれた後、つぎの表面矩形領域の最初のラインの画像データ（第５ラインの画像データ）が入力される。制御部１６０４は、メモリー使用の競合回避のため、この第５ラインの画像データをＦＩＦＯメモリーＦＭ２ａに書き込む制御をおこなう。

その後第６ラインの画像データをＦＩＦＯメモリーＦＭ３ａに、第７ラインのデータをＦＩＦＯメモリーＦＭ４ａに、第８ラインの画像データをＦＩＦＯメモリーＦＭ５ａに順次書き込む。

制御部１６０４は、つぎの矩形領域の第９ラインの画像データをＦＩＦＯメモリー１ａに書き込む制御をおこないつつ、ＦＩＦＯメモリーＦＭ２ａ、ＦＭ３ａ、ＦＭ４ａおよびＦＭ５ａに格納された第５ラインから第８ラインの画像データを読み出し、表面圧縮器１６０３ａに送出する。この処理を繰り返すことにより、順次入力する一連の表面の画像データを滞りなく圧縮することが可能となる。

一方、裏面の画像データも、表面の画像データと同時にデータ圧縮部１６０１に入力する。その処理内容は、表面の画像データと同様であるので説明を省略するが、制御部１６０４の制御の下、４ラインごとに圧縮動作を繰り返し、順次入力する一連の裏面の画像データを滞りなく圧縮することが可能となる。

このように、両面の画像データが入力してくる場合は、片面のデータに比して２倍の処理が必要となるので、データの圧縮に関する処理が装置の使い勝手を含めて装置性能を左右する重要な要素となっていた。換言すれば、従来の両面読取をおこなう画像処理装置では、表面の画像データ用と裏面の画像データ用との２つの圧縮器を備えることにより、両面の画像データを高速に入力しつつ、データ転送およびデータ格納を効率的におこなっていた。

また、両面読取をおこなう装置としては、表面にしか画像のない片面原稿を読み取る場合に、裏面の画像処理ブロックも有効に活用する装置『画像読取装置』(特開平１０−３３６３９６)等が考案されている。

しかしながら、従来の両面読取を同時におこなう画像処理装置では、圧縮器を２つ備え、また、データバスも表面および裏面についてそれぞれ設けなくてはならないため、処理回路が肥大化するという問題点があった。

特に、各機能ユニットを独立の構成として、機能向上にともない当該機能ユニットを取り替えるようなディジタル複合機にあっては、装置の構成上、できる限り装置規模を小さくする必要がある。

この発明は、上述した従来技術による問題点を解消するため、原稿の両面を同時に読み取りつつ、処理回路の削減を図ることのできる画像処理装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、この発明によれば、原稿の表裏両面の原稿の画像データを同時に読み取る読取手段と、当該画像データの所定数ライン毎に圧縮処理をおこなう圧縮手段と、を有する画像処理装置において、表面のラインデータを表面用ＦＩＦＯメモリに書き込み、表面の書き込みに対して１ライン分遅延させて裏面のラインデータを裏面用ＦＩＦＯメモリに書き込み、ＦＩＦＯメモリに所定数ライン分のラインデータが蓄積された場合に前記圧縮手段に所定数ライン（以下「Ｎライン」という）を送出するように制御する制御手段を備えたことを特徴とする。

この発明によれば、従来技術（図１６）と比べて制御手段を共通化できる。

また、この発明によれば、上記発明において、前記画像処理装置が、前記表面用ＦＩＦＯメモリと裏面用ＦＩＦＯメモリをＮ−１ライン分備え、前記制御手段が、表面のＮ−１ライン分のデータを前記表面用ＦＩＦＯメモリに書き込み、表面の書き込みに対して１ライン分遅延させて裏面のＮ−１ライン分のデータを前記裏面用ＦＩＦＯメモリに書き込み、前記表面用ＦＩＦＯメモリに書き込まれたＮ−１ライン分のデータと表面の１ライン分のデータとを前記圧縮手段に送出した後、前記裏面用ＦＩＦＯメモリに書き込まれたＮ−１ライン分のデータと裏面の１ライン分のデータとを前記圧縮手段に送出するように制御することを特徴とする。

この発明によれば、従来技術（図１６）と比べてＦＩＦＯメモリがそれぞれ不要になる。

また、この発明にかかる画像処理装置は、原稿の表裏両面の画像データを同時に読み取る読取手段と、画像データに圧縮処理をおこなう圧縮手段と、を有する画像処理装置において、前記読取手段により読み取られた表面の画像データを圧縮する圧縮処理と前記読取手段により読み取られた裏面の画像データを圧縮する圧縮処理との間に時間差を生じるように表面と裏面の画像データを前記圧縮手段へ送出するタイミングを制御する制御手段を備えたことを特徴とする。

この発明によれば、表面の画像データの画像処理と裏面の画像データの画像処理との処理タイミングをずらして、処理回路を共有することができる。

また、この発明にかかる画像処理装置は、原稿の表裏両面の画像データを同時に読み取る読取手段と、前記読取手段により読み取られた画像データを格納する格納手段と、前記格納手段により格納された画像データに対して圧縮処理をおこなう圧縮手段と、前記格納手段を制御して前記圧縮手段において圧縮する画像データのうち表面の画像データの圧縮処理と裏面の画像データの圧縮処理を別々のタイミングでおこなう制御手段と、を備えたことを特徴とする。

この発明によれば、表面の画像データの圧縮処理と裏面の画像データの圧縮処理をおこなう圧縮手段を共有することができる。

また、この発明にかかる画像処理装置は、原稿の表裏両面の画像データを同時に読み取る読取手段と、前記読取手段により読み取られた画像データのうち表面の画像データと裏面の画像データのそれぞれについて、１ラインｍ画素とするｎラインからなるｍ×ｎ画素の画像データに区分けする区分け手段と、前記区分け手段により区分けされた画像データを格納する格納手段と、ｍ×ｎ画素の画像データを一括して圧縮する圧縮手段と、前記格納手段と圧縮手段とを接続し、前記圧縮手段に入力する画像データを表面の画像データと裏面との画像データとの間で切り替える切替手段と、前記区分け手段により区分けされたｍ×ｎ画素の画像データのうち（ｎ−１）ライン分の画像データを前記格納手段に送出し、残りの１ライン分の画像データについては前記圧縮手段に直接送出するとともに、前記格納手段に格納されたｍ×（ｎ−１）画素の画像データを前記圧縮手段に送出する制御をおこなう送出制御手段と、を備えたことを特徴とする。

この発明によれば、表面の画像データの圧縮処理と裏面の画像データの圧縮処理をおこなう圧縮手段を共有するとともに格納手段において格納される画像データの容量を少なくすることができる。

また、この発明にかかる画像処理装置は、原稿の表裏両面の画像データを同時に読み取る読取手段と、前記読取手段により読み取られた画像データのうちの表面の画像データに対して画像処理をおこなう表面画像処理手段と、前記読取手段により読み取られた画像データのうちの裏面の画像データに対して画像処理をおこなう裏面画像処理手段と、前記読取手段に読み取られた画像データが表面の画像データであるか裏面の画像データであるかを識別する識別情報を付加する付加手段と、前記表面画像処理手段と前記裏面画像処理手段とを接続し画像データの送受信をおこなう際に使用する共通線と、を備えたことを特徴とする。

この発明によれば、画像データが表面の画像データであるか裏面の画像データであるかの識別が可能となり、表面処理と裏面処理に別々のデータバスを用意する必要がなく、単一のデータバスで表面と裏面の画像データの送受信をおこなうことができる。

この発明によれば、読取手段が原稿の表裏両面の画像データを同時に読み取り、圧縮手段が画像データに圧縮処理をおこない、制御手段が前記読取手段により読み取られた表面の画像データを圧縮する圧縮処理と前記読取手段により読み取られた裏面の画像データを圧縮する圧縮処理との間に時間差を生じるように表面と裏面の画像データを前記圧縮手段へ送出するタイミングを制御するので、表面の画像データの画像処理と裏面の画像データの画像処理との処理タイミングをずらして、処理回路を共有することができ、これにより、原稿の両面を同時に読み取りつつ、処理回路の削減を図ることが可能な画像処理装置が得られるという効果を奏する。

また、この発明によれば、読取手段が原稿の表裏両面の画像データを同時に読み取り、格納手段が前記読取手段により読み取られた画像データを格納し、圧縮手段が前記格納手段により格納された画像データに対して圧縮処理をおこない、制御手段が前記格納手段を制御して前記圧縮手段において圧縮する画像データのうち表面の画像データの圧縮処理と裏面の画像データの圧縮処理を別々のタイミングでおこなうので、表面の画像データの圧縮処理と裏面の画像データの圧縮処理をおこなう圧縮手段を共有することができ、これにより、原稿の両面を同時に読み取りつつ、処理回路の削減を図ることが可能な画像処理装置が得られるという効果を奏する。

また、この発明によれば、読取手段が原稿の表裏両面の画像データを同時に読み取り、区分け手段が前記読取手段により読み取られた画像データのうち表面の画像データと裏面の画像データのそれぞれについて、１ラインｍ画素とするｎラインからなるｍ×ｎ画素の画像データに区分けし、格納手段が前記区分け手段により区分けされた画像データを格納し、圧縮手段がｍ×ｎ画素の画像データを一括して圧縮し、切替手段が前記格納手段と圧縮手段とを接続し前記圧縮手段に入力する画像データを表面の画像データと裏面との画像データとの間で切り替え、送出制御手段が前記区分け手段により区分けされたｍ×ｎ画素の画像データのうち（ｎ−１）ライン分の画像データを前記格納手段に送出し、残りの１ライン分の画像データについては前記圧縮手段に直接送出するとともに、前記格納手段に格納されたｍ×（ｎ−１）画素の画像データを前記圧縮手段に送出する制御をおこなうので、表面の画像データの圧縮処理と裏面の画像データの圧縮処理をおこなう圧縮手段を共有するとともに格納手段において格納される画像データの容量を少なくすることができ、これにより、原稿の両面を同時に読み取りつつ、処理回路の削減を図ることが可能な画像処理装置が得られるという効果を奏する。

また、この発明によれば、読取手段が原稿の表裏両面の画像データを同時に読み取り、表面画像処理手段が前記読取手段により読み取られた画像データのうちの表面の画像データに対して画像処理をおこない、裏面画像処理手段が前記読取手段により読み取られた画像データのうちの裏面の画像データに対して画像処理をおこない、付加手段が前記読取手段に読み取られた画像データが表面の画像データであるか裏面の画像データであるかを識別する識別情報を付加し、共通線が前記表面画像処理手段と前記裏面画像処理手段とを接続して画像データの送受信をおこなう際に使用されるので、画像データが表面の画像データであるか裏面の画像データであるかの識別が可能となり、表面処理と裏面処理に別々のデータバスを用意する必要がなく、単一のデータバスで表面と裏面の画像データの送受信をおこなうことができ、これにより、原稿の両面を同時に読み取りつつ、処理回路の削減を図ることが可能な画像処理装置が得られるという効果を奏する。

以下に添付図面を参照して、この発明にかかる画像処理装置の好適な実施の形態を詳細に説明する。

〔実施の形態１〕
まず、本実施の形態にかかる画像処理装置の原理について説明する。図１は、この発明の本実施の形態にかかる画像処理装置の構成を機能的に示すブロック図である。図１において、画像処理装置は、以下に示す５つのユニットを含む構成である。

上記５つのユニットとは、画像データ制御ユニット１００と、画像データを読み取る画像読取ユニット１０１と、画像を蓄積する画像メモリーを制御して画像データの書込み／読出しをおこなう画像メモリー制御ユニット１０２と、画像データに対し加工編集等の画像処理を施す画像処理ユニット１０３と、画像データを転写紙等に書き込む画像書込ユニット１０４と、である。

上記各ユニットは、画像データ制御ユニット１００を中心に、画像読取ユニット１０１と、画像メモリー制御ユニット１０２と、画像処理ユニット１０３と、画像書込ユニット１０４とがそれぞれ画像データ制御ユニット１００に接続されている。

（画像データ制御ユニット１００）
画像データ制御ユニット１００によりおこなわれる処理としては以下のようなものがある。

たとえば、
（１）データのバス転送効率を向上させるためのデータ圧縮処理（一次圧縮）、
（２）一次圧縮データの画像データへの転送処理、
（３）画像合成処理（複数ユニットからの画像データを合成することが可能である。また、データバス上での合成も含む。）、
（４）画像シフト処理（主走査および副走査方向の画像のシフト）、
（５）画像領域拡張処理（画像領域を周辺へ任意量だけ拡大することが可能）、
（６）画像変倍処理（たとえば、５０％または２００％の固定変倍）、
（７）パラレルバス・インターフェース処理、
（８）シリアルバス・インターフェース処理（後述するプロセス・コントローラー２１１とのインターフェース）、
（９）パラレルデータとシリアルデータのフォーマット変換処理、
（１０）画像読取ユニット１０１とのインターフェース処理、
（１１）画像処理ユニット１０３とのインターフェース処理、
（１２）データの伸張処理、
等である。

（画像読取ユニット１０１）
画像読取ユニット１０１によりおこなわれる処理としては以下のようなものがある。

たとえば、
（１）光学系による原稿反射光の読み取り処理、
（２）ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：電荷結合素子）での電気信号への変換処理、
（３）Ａ／Ｄ変換器でのディジタル化処理、
（４）シェーディング補正処理（光源の照度分布ムラを補正する処理）、
（５）スキャナーγ補正処理（読み取り系の濃度特性を補正する処理）、
等である。

（画像メモリー制御ユニット１０２）
画像メモリー制御ユニット１０２によりおこなわれる処理としては以下のようなものがある。

たとえば、
（１）システム・コントローラーとのインターフェース制御処理、
（２）パラレルバス制御処理（パラレルバスとのインターフェース制御処理）、
（３）ネットワーク制御処理、
（４）シリアルバス制御処理（複数の外部シリアルポートの制御処理）、
（５）内部バスインターフェース制御処理（操作部とのコマンド制御処理）、
（６）ローカルバス制御処理（システム・コントローラーを起動させるためのＲＯＭ、ＲＡＭ、フォントデータのアクセス制御処理）、
（７）メモリー・モジュールの動作制御処理（メモリー・モジュールの書き込み／読み出し制御処理等）、
（８）メモリー・モジュールへのアクセス制御処理（複数のユニットからのメモリー・アクセス要求の調停をおこなう処理）、
（９）表面および裏面の画像データの圧縮／伸張処理（メモリー有効活用のためのデータ量の削減するための処理）、
（１０）画像編集処理（メモリー領域のデータクリア、画像データの回転処理、メモリー上での画像合成処理等）、
（１１）読取ユニットから入力する表面および裏面の画像データの入力制御、
等である。

（画像処理ユニット１０３）
画像処理ユニット１０３によりおこなわれる処理としては以下のようなものがある。

たとえば、
（１）シェーディング補正処理（光源の照度分布ムラを補正する処理）、
（２）スキャナーγ補正処理（読み取り系の濃度特性を補正する処理）、
（３）ＭＴＦ補正処理、
（４）平滑処理、
（５）主走査方向の任意変倍処理、
（６）濃度変換（γ変換処理：濃度ノッチに対応）、
（７）単純多値化処理、
（８）単純二値化処理、
（９）誤差拡散処理、
（１０）ディザ処理、
（１１）ドット配置位相制御処理（右寄りドット、左寄りドット）、
（１２）孤立点除去処理、
（１３）像域分離処理（色判定、属性判定、適応処理）、
（１４）密度変換処理、
等である。

（画像書込ユニット１０４）
画像書込ユニット１０４によりおこなわれる処理としては以下のようなものがある。

たとえば、
（１）エッジ平滑処理（ジャギー補正処理）、
（２）ドット再配置のための補正処理、
（３）画像信号のパルス制御処理、
（４）パラレルデータとシリアルデータのフォーマット変換処理、
等である。

（ディジタル複合機のハードウエア構成）
つぎに、本実施の形態にかかる画像処理装置がディジタル複合機を構成する場合のハードウエア構成について説明する。図２は本実施の形態にかかる画像処理装置のハードウエア構成の一例を示すブロック図である。なお、以降において、添字ａは表面の画像データを処理する各部位に付し、添字ｂは裏面の画像データを処理する各部位に付することとし、総称する場合には添字を付さないものとする。

図２のブロック図において、本実施の形態にかかる画像処理装置は、表面読取ユニット２０１ａと、裏面読取ユニット２０１ｂと、表面センサー・ボード・ユニット２０２ａと、裏面センサー・ボード・ユニット２０２ｂと、画像データ制御部２０３と、表面画像処理プロセッサー２０４ａと、裏面画像処理プロセッサー２０４ｂと、ビデオ・データ制御部２０５と、作像ユニット（エンジン）２０６とを備える。また、本実施の形態にかかる画像処理装置は、シリアルバス２１０を介して、プロセス・コントローラー２１１と、ＲＡＭ２１２と、ＲＯＭ２１３とを備える。

また、本実施の形態にかかる画像処理装置は、パラレルバス２２０を介して、画像メモリー・アクセス制御部２２１とファクシミリ制御ユニット２２４とを備え、さらに、画像メモリー・アクセス制御部２２１に接続されるメモリー・モジュール２２２と、システム・コントローラー２３１と、ＲＡＭ２３２と、ＲＯＭ２３３と、操作パネル２３４とを備える。

ここで、上記各構成部と、図１に示した各ユニット１００〜１０４との関係について説明する。すなわち、読取ユニット２０１およびセンサー・ボード・ユニット２０２により、図１に示した画像読取ユニット１０１の機能を実現する。また同様に、画像データ制御部２０３により、画像データ制御ユニット１００の機能を実現する。また同様に、画像処理プロセッサー２０４により画像処理ユニット１０３の機能を実現する。

また同様に、ビデオ・データ制御部２０５および作像ユニット（エンジン）２０６により画像書込ユニット１０４を実現する。また同様に、画像メモリー・アクセス制御部２２１およびメモリー・モジュール２２２により画像メモリー制御ユニット１０２を実現する。

つぎに、各構成部の内容について説明する。原稿を光学的に読み取る読取ユニット２０１は、ランプとミラーとレンズから構成され、原稿に対するランプ照射の反射光をミラーおよびレンズにより受光素子に集光する。また、本実施の形態では、画像データを原稿の表面と裏面とから得るので、ランプ、ミラーおよび受光素子はそれぞれ２つ必要である。

受光素子、たとえばＣＣＤは、センサー・ボード・ユニット２０２に搭載され、ＣＣＤにおいて電気信号に変換された画像データはディジタル信号に変換された後、センサー・ボード・ユニット２０２から出力（送信）される。

センサー・ボード・ユニット２０２から出力（送信）された画像データは画像データ制御部２０３に入力（受信）される。機能デバイス（処理ユニット）およびデータバス間における画像データの伝送は画像データ制御部２０３がすべて制御する。

画像データ制御部２０３は、画像データに関し、センサー・ボード・ユニット２０２、パラレルバス２２０、画像処理プロセッサー２０４間のデータ転送、画像データに対するプロセス・コントローラー２１１と画像処理装置の全体制御を司るシステム・コントローラー２３１との間の通信をおこなう。また、ＲＡＭ２１２はプロセス・コントローラー２１１のワークエリアとして使用され、ＲＯＭ２１３はプロセス・コントローラー２１１のブートプログラム等を記憶している。

センサー・ボード・ユニット２０２から出力（送信）された画像データは画像データ制御部２０３を経由して必要に応じて表面および裏面で圧縮され、画像処理プロセッサー２０４に転送（送信）され、光学系およびディジタル信号への量子化にともなう信号劣化（スキャナー系の信号劣化とする）を補正し、再度、画像データ制御部２０３へ出力（送信）される。

画像メモリー・アクセス制御部２２１は、メモリー・モジュール２２２に対する画像データの書き込み／読み出しを制御する。また、パラレルバス２２０に接続される各構成部の動作を制御する。また、ＲＡＭ２３２はシステム・コントローラー２３１のワークエリアとして使用され、ＲＯＭ２３３はシステム・コントローラー２３１のブートプログラム等を記憶している。

操作パネル２３４は、画像処理装置がおこなうべき処理を入力する。たとえば、処理の種類（複写、ファクシミリ送信、画像読込、プリント等）および処理の枚数等を入力する。これにより、画像データ制御情報の入力をおこなうことができる。なお、ファクシミリ制御ユニット２２４の内容については後述する。

つぎに、読み取った画像データにはメモリー・モジュール２２２に蓄積して再利用するジョブと、メモリー・モジュール２２２に蓄積しないジョブとがあり、それぞれの場合について説明する。メモリー・モジュール２２２に蓄積する例としては、１枚の原稿について複数枚を複写する場合に、読取ユニット２０１を１回だけ動作させ、読取ユニット２０１により読み取った画像データをメモリー・モジュール２２２に蓄積し、蓄積された画像データを複数回読み出すという方法がある。

メモリー・モジュール２２２を使わない例としては、１枚の原稿を１枚だけ複写する場合に、読み取り画像データをそのまま再生すればよいので、画像メモリー・アクセス制御部２２１によるメモリー・モジュール２２２へのアクセスをおこなう必要はない。

まず、メモリー・モジュール２２２を使わない場合、画像処理プロセッサー２０４から画像データ制御部２０３へ転送されたデータは、再度画像データ制御部２０３から画像処理プロセッサー２０４へ戻される。画像処理プロセッサー２０４においては、センサー・ボード・ユニット２０２におけるＣＣＤによる輝度データを面積階調に変換するための画質処理をおこなう。

画質処理後の画像データは画像処理プロセッサー２０４からビデオ・データ制御部２０５に転送される。面積階調に変化された信号に対し、ドット配置に関する後処理およびドットを再現するためのパルス制御をおこない、その後、作像ユニット２０６において転写紙上に再生画像を形成する。

つぎに、メモリー・モジュール２２２に蓄積し画像読み出し時に付加的な処理、たとえば画像方向の回転、画像の合成等をおこなう場合の画像データの流れについて説明する。画像処理プロセッサー２０４から画像データ制御部２０３へ転送された画像データは、画像データ制御部２０３からパラレルバス２２０を経由して画像メモリー・アクセス制御部２２１に送られる。

ここでは、システム・コントローラー２３１の制御に基づいて画像データとメモリー・モジュール２２２のアクセス制御、外部ＰＣ（パーソナル・コンピューター）２２３のプリント用データの展開、メモリー・モジュール２２２の有効活用のための画像データの圧縮／伸張をおこなう。

画像メモリー・アクセス制御部２２１へ送られた画像データは、データ圧縮後メモリー・モジュール２２２へ蓄積され、蓄積された画像データは必要に応じて読み出される。読み出された画像データは伸張され、本来の画像データに戻し画像メモリー・アクセス制御部２２１からパラレルバス２２０を経由して画像データ制御部２０３へ戻される。

画像データ制御部２０３から画像処理プロセッサー２０４への転送後は画質処理、およびビデオ・データ制御部２０５でのパルス制御をおこない、作像ユニット２０６において転写紙上に再生画像を形成する。

画像データの流れにおいて、パラレルバス２２０および画像データ制御部２０３でのバス制御により、ディジタル複合機の機能を実現する。ファクシミリ送信機能は読み取られた画像データを画像処理プロセッサー２０４にて画像処理を実施し、画像データ制御部２０３およびパラレルバス２２０を経由してファクシミリ制御ユニット２２４へ転送する。ファクシミリ制御ユニット２２４にて通信網へのデータ変換をおこない、公衆回線（ＰＮ）２２５へファクシミリデータとして送信する。

一方、受信されたファクシミリデータは、公衆回線（ＰＮ）２２５からの回線データをファクシミリ制御ユニット２２４にて画像データへ変換され、パラレルバス２２０および画像データ制御部２０３を経由して画像処理プロセッサー２０４へ転送される。この場合、特別な画質処理はおこなわず、ビデオ・データ制御部２０５においてドット再配置およびパルス制御をおこない、作像ユニット２０６において転写紙上に再生画像を形成する。

複数ジョブ、たとえば、コピー機能、ファクシミリ送受信機能、プリンター出力機能が並行に動作する状況において、読取ユニット２０１、作像ユニット２０６およびパラレルバス２２０の使用権のジョブへの割り振りをシステム・コントローラー２３１およびプロセス・コントローラー２１１において制御する。

プロセス・コントローラー２１１は画像データの流れを制御し、システム・コントローラー２３１はシステム全体を制御し、各リソースの起動を管理する。また、ディジタル複合機の機能選択は操作パネル（操作部）２３４において選択入力し、コピー機能、ファクシミリ機能等の処理内容を設定する。

システム・コントローラー２３１とプロセス・コントローラー２１１は、パラレルバス２２０、画像データ制御部２０３およびシリアルバス２１０を介して相互に通信をおこなう。具体的には、画像データ制御部２０３内においてパラレルバス２２０とシリアルバス２１０とのデータ・インターフェースのためのデータフォーマット変換をおこなうことにより、システム・コントローラー２３１とプロセス・コントローラー２１１間の通信をおこなう。

（画像処理ユニット１０３／画像処理プロセッサー２０４）
つぎに、画像処理ユニット１０３を構成する画像処理プロセッサー２０４における処理の概要について説明する。図３は本実施の形態にかかる画像処理装置の画像処理プロセッサー２０４の処理の概要を示すブロック図である。なお、画像処理プロセッサー２０４は、表面の画像データを処理する表面画像処理プロセッサー２０４ａおよび裏面の画像データを処理する裏面画像処理プロセッサー２０４ｂとから構成されるが、ここでは、特に両者を区別することなく説明する。

図３のブロック図において、画像処理プロセッサー２０４は、第１入力Ｉ／Ｆ３０１と、スキャナー画像処理部３０２と、第１出力Ｉ／Ｆ３０３と、第２入力Ｉ／Ｆ３０４と、画質処理部３０５と、第２出力Ｉ／Ｆ３０６とを含む構成となっている。

上記構成において、読み取られた画像データはセンサー・ボード・ユニット２０２、画像データ制御部２０３を介して画像処理プロセッサー２０４の第１入力インターフェース（Ｉ／Ｆ）３０１からスキャナー画像処理部３０２へ伝達される。

スキャナー画像処理部３０２は読み取られた画像データの劣化を補正することを目的とし、具体的には、シェーディング補正、スキャナーγ補正、ＭＴＦ補正等をおこなう。補正処理ではないが、拡大／縮小の変倍処理もおこなうことができる。読み取り画像データの補正処理が終了すると、第１出力インターフェース（Ｉ／Ｆ）３０３を介して画像データ制御部２０３へ画像データを転送する。

転写紙への出力の際は、画像データ制御部２０３からの画像データを第２入力Ｉ／Ｆ３０４より受信し、画質処理部３０５において面積階調処理をおこなう。画質処理後の画像データは第２出力Ｉ／Ｆ３０６を介してビデオ・データ制御部２０５または画像データ制御部２０３へ出力される。

画質処理部３０５における面積階調処理は、濃度変換処理、ディザ処理、誤差拡散処理等があり、階調情報の面積近似を主な処理とする。一旦、スキャナー画像処理部３０２により処理された画像データをメモリー・モジュール２２２に蓄積しておけば、画質処理部３０５により画質処理を変えることによって種々の再生画像を確認することができる。

たとえば、再生画像の濃度を振って（変更して）みたり、ディザマトリクスの線数を変更してみたりすることにより、再生画像の雰囲気を容易に変更することができる。この際、処理を変更するごとに画像を読取ユニット２０１からの読み込みをやり直す必要はなく、メモリー・モジュール２２２から蓄積された画像データを読み出すことにより、同一画像データに対して、何度でも異なる処理を迅速に実施することができる。

（画像データ制御ユニット１００／画像データ制御部２０３）
つぎに、画像データ制御ユニット１００を構成する画像データ制御部２０３における処理の概要について説明する。図４は本実施の形態にかかる画像処理装置の画像データ制御部２０３の処理の概要を示すブロック図である。

図４のブロック図において、画像データ入出力制御部４０１は、センサー・ボード・ユニット２０２からの画像データを入力（受信）し、画像処理プロセッサー２０４に対して画像データを出力（送信）する。すなわち、画像データ入出力制御部４０１は、画像読取ユニット１０１と画像処理ユニット１０３（画像処理プロセッサー２０４）とを接続するための構成部であり、画像読取ユニット１０１により読み取られた画像データを画像処理ユニット１０３へ送信するためだけの専用の入出力部であるといえる。

また、表面画像データ入力制御部４０２ａは、表面画像処理プロセッサー２０４ａでスキャナー画像補正された表面の画像データを入力（受信）する。入力された画像データはパラレルバス２２０における転送効率を高めるために、データ圧縮部４０３においてデータ圧縮処理をおこなう。その後、データ変換部４０４を経由し、パラレルデータＩ／Ｆ４０５を介してパラレルバス２２０へ送出される。

同様に、裏面画像データ入力制御部４０２ｂは、裏面画像処理プロセッサー２０４ｂでスキャナー画像補正された裏面の画像データを入力する。入力された画像データは、データ圧縮部４０３においてデータ圧縮処理をおこなう。その後、データ変換部４０４を経由し、パラレルデータＩ／Ｆ４０５を介してパラレルバス２２０へ送出される。なお、データ圧縮部４０３の構成および動作については後に詳述する。

パラレルバス２２０からパラレルデータＩ／Ｆ４０５を介して入力される画像データは、バス転送のために圧縮されているため、データ変換部４０４を経由してデータ伸張部４０６へ送られ、そこでデータ伸張処理をおこなう。伸張された画像データは画像データ出力制御部４０７において画像処理プロセッサー２０４へ転送される。

また、画像データ制御部２０３は、パラレルデータとシリアルデータの変換機能も備えている。システム・コントローラー２３１はパラレルバス２２０にデータを転送し、プロセス・コントローラー２１１はシリアルバス２１０にデータを転送する。画像データ制御部２０３は２つのコントローラーの通信のためにデータ変換をおこなう。

また、シリアルデータＩ／Ｆは、シリアルバス２１０を介してプロセス・コントローラーとのデータのやりとりをする第１シリアルデータＩ／Ｆ４０８と、画像処理プロセッサー２０４とのデータのやりとりに用いる第２シリアルデータＩ／Ｆ４０９を備える。画像処理プロセッサー２０４との間に独立に１系統持つことにより、画像処理プロセッサー２０４とのインターフェースを円滑化することができる。

コマンド制御部４１０は、入力された命令にしたがって、上述した画像データ制御部２０３内の各構成部および各インターフェースの動作を制御する。特に、データ圧縮部４０３とデータ伸張部４０６とからなるデータ圧縮伸張部４１１の動作制御をおこなう。この制御内容については後に詳述する。

（画像書込ユニット１０４／ビデオ・データ制御部２０５）
つぎに、画像書込ユニット１０４の一部を構成するビデオ・データ制御部２０５における処理の概要について説明する。図５は本実施の形態にかかる画像処理装置のビデオ・データ制御部２０５の処理の概要を示すブロック図である。

図５のブロック図において、ビデオ・データ制御部２０５は、入力される画像データに対して、作像ユニット２０６の特性に応じて、追加の処理をおこなう。すなわち、エッジ平滑処理部５０１がエッジ平滑処理によるドットの再配置処理をおこない、パルス制御部５０２がドット形成のための画像信号のパルス制御をおこない、上記の処理がおこなわれた画像データを作像ユニット２０６へ出力する。

画像データの変換とは別に、パラレルデータとシリアルデータのフォーマット変換機能を備え、ビデオ・データ制御部２０５単体でもシステム・コントローラー２３１とプロセス・コントローラー２１１の通信に対応することができる。すなわち、パラレルデータを送受信するパラレルデータＩ／Ｆ５０３と、シリアルデータを送受信するシリアルデータＩ／Ｆ５０４と、パラレルデータＩ／Ｆ５０３およびシリアルデータＩ／Ｆ５０４により受信されたデータを相互に変換するデータ変換部５０５とを備えることにより、両データのフォーマットを変換する。

（画像メモリー制御ユニット１０２／画像メモリー・アクセス制御部２２１）
つぎに、画像メモリー制御ユニット１０２の一部を構成する画像メモリー・アクセス制御部２２１における処理の概要について説明する。図６は本実施の形態にかかる画像処理装置の画像メモリー・アクセス制御部２２１の処理の概要を示すブロック図である。

図６のブロック図において、画像メモリー・アクセス制御部２２１は、パラレルバス２２０との画像データのインターフェースを管理し、また、メモリー・モジュール２２２への画像データのアクセス、すなわち格納（書込み）／読出しを制御し、また、主に外部のＰＣ２２３から入力されるコードデータの画像データへの展開を制御する。

そのために、画像メモリー・アクセス制御部２２１は、パラレルデータＩ／Ｆ６０１と、システム・コントローラーＩ／Ｆ６０２と、メモリー・アクセス制御部６０３と、ラインバッファー６０４と、ビデオ制御部６０５と、データ圧縮部６０６と、データ伸張部６０７と、データ変換部６０８と、を含む構成である。

ここで、パラレルデータＩ／Ｆ６０１は、パラレルバス２２０との画像データのインターフェースを管理する。また、メモリー・アクセス制御部６０３は、メモリー・モジュール２２２への画像データのアクセス、すなわち格納（書込み）／読出しを制御する。

また、入力されたコードデータは、ラインバッファー６０４において、ローカル領域でのデータの格納をおこなう。ラインバッファー６０４に格納されたコードデータは、システム・コントローラーＩ／Ｆ６０２を介して入力されたシステム・コントローラー２３１からの展開処理命令に基づき、ビデオ制御部６０５において画像データに展開される。

展開された画像データもしくはパラレルデータＩ／Ｆ６０１を介してパラレルバス２２０から入力された画像データは、メモリー・モジュール２２２に格納される。この場合、データ変換部６０８において格納対象となる画像データを選択し、データ圧縮部６０６においてメモリー使用効率を上げるためにデータ圧縮をおこない、メモリー・アクセス制御部６０３にてメモリー・モジュール２２２のアドレスを管理しながらメモリー・モジュール２２２に画像データを格納（書込）する。

メモリー・モジュール２２２に格納（蓄積）された画像データの読み出しは、メモリー・アクセス制御部６０３において読み出し先アドレスを制御し、読み出された画像データをデータ伸張部６０７において伸張する。伸張された画像データをパラレルバス２２０へ転送する場合、パラレルデータＩ／Ｆ６０１を介してデータ転送をおこなう。

（ファクシミリ制御ユニット２２４の構成）
つぎに、ファクシミリ制御ユニット２２４の機能的な構成について説明する。図７は、本実施の形態における画像処理装置のファクシミリ制御ユニット２２４の構成を示すブロック図である。

図７のブロック図において、ファクシミリ制御ユニット２２４は、ファクシミリ送受信部７０１と外部Ｉ／Ｆ７０２とから構成される。ここで、ファクシミリ送受信部７０１は、画像データを通信形式に変換して外部回線に送信し、また、外部からのデータを画像データに戻して外部Ｉ／Ｆ７０２およびパラレルバス２２０を介して作像ユニットにおいて記録出力する。

ファクシミリ送受信部７０１は、ファクシミリ画像処理部７０３、画像メモリー７０４、メモリー制御部７０５、データ制御部７０６、画像圧縮伸張部７０７、モデム７０８および網制御装置７０９を含む構成である。

このうち、ファクシミリ画像処理に関し、受信画像に対する二値スムージング処理は、図５に示したビデオ・データ制御部２０５内のエッジ平滑処理部５０１においておこなう。また、画像メモリー７０４に関しても、出力バッファー機能に関しては画像メモリー・アクセス制御部２２１およびメモリー・モジュール２２２にその機能の一部を移行する。

このように構成されたファクシミリ送受信部７０１では、画像データの伝送を開始するとき、データ制御部７０６がメモリー制御部７０５に指令し、画像メモリー７０４から蓄積している画像データを順次読み出させる。読み出された画像データは、ファクシミリ画像処理部７０３によって元の信号に復元されるとともに、密度変換処理および変倍処理がなされ、データ制御部７０６に加えられる。

データ制御部７０６に加えられた画像データは、画像圧縮伸張部７０７によって符号圧縮され、モデム７０８によって変調された後、網制御装置７０９を介して宛先へと送出される。そして、送信が完了した画像情報は、画像メモリー７０４から削除される。

受信時には、受信画像は一旦画像メモリー７０４に蓄積され、そのときに受信画像を記録出力可能であれば、１枚分の画像の受信を完了した時点で記録出力する。また、複写動作時に発呼されて受信を開始したときは、画像メモリー７０４の使用率が所定値、たとえば８０％に達するまでは画像メモリー７０４に蓄積し、画像メモリー７０４の使用率が８０％に達した場合には、そのときに実行している書き込み動作を強制的に中断し、受信画像を画像メモリー７０４から読み出し記録出力する。

このとき画像メモリー７０４から読み出した受信画像は画像メモリー７０４から削除し、画像メモリー７０４の使用率が所定値、たとえば１０％まで低下した時点で中断していた書き込み動作を再開し、その書き込み動作をすべて終了した時点で、残りの受信画像を記録出力する。また、書き込み動作を中断した後に、再開できるように中断時における書き込み動作のための各種パラメーターを内部的に退避し、再開時に、パラメーターを内部的に復帰する。

（ユニット構成）
つぎに、本実施の形態にかかる画像処理装置のユニット構成について説明する。図８は、画像処理装置がディジタル複合機の場合のユニット構成の一例を示すブロック図である。

図８に示すようにディジタル複合機の場合においては、画像読取ユニット１０１、画像エンジン制御ユニット８００、画像書込ユニット１０４の３つのユニットで構成され、各ユニットはそれぞれ単独のＰＣＢ基板で管理できる。

画像読取ユニット１０１は、ＣＣＤ８０１、Ａ／Ｄ変換モジュール８０２、ゲイン制御モジュール８０３等から構成され、光学的に読み取られた光学画像情報をディジタル画像信号に変換する。

画像エンジン制御ユニット８００は、システム・コントローラー２３１、プロセス・コントローラー２１１、画像メモリー制御ユニット１０２内のメモリー・モジュール２２２を中心に構成し、画像処理プロセッサー２０４、画像メモリー・アクセス制御部２２１およびバス制御をおこなう画像データ制御部２０３をひとまとまりとして扱う。

また、画像書込ユニット１０４は、ビデオ・データ制御部２０５を中心に作像ユニット２０６を含む構成である。

これらのユニット構成において、画像読取ユニット１０１の仕様、性能が変更になった場合、ディジタル複合機のシステムでは画像読取ユニット１０１のみを変更すれば、データ・インターフェースは保持されているので他のユニットは変更する必要がない。また、作像ユニット（エンジン）２０６が変更になった場合、画像書込ユニット１０４のみ変更すればシステムの再構築が可能となる。

このように、入出力デバイスに依存するユニットは別々な構成でシステムを構築するので、データ・インターフェースが保持されている限り、最小ユニットの交換のみでシステムのアップグレードがおこなえる。

図８に示した画像エンジン制御ユニット８００の構成において、画像処理プロセッサー２０４、画像データ制御部２０３、画像メモリー・アクセス制御部２２１の各モジュール（構成部）は独立なモジュールで構成する。したがって、画像エンジン制御ユニット８００からコントローラーへの転用は不要なモジュールを削除することで、共通モジュールは汎用的に使用されている。このように、画像エンジン制御用のモジュール、コントローラー用のモジュールを別々に作成せずに、同様な機能は共通のモジュールを使用することで実現している。

（圧縮処理の内容）
つぎに、本実施の形態にかかる画像処理装置の画像データの圧縮処理について説明する。なお、ここでは、画像データ制御部２０３内のデータ圧縮部４０３（図４参照）の構成および動作について説明するが、使用の態様によっては画像メモリー・アクセス制御部２２１内のデータ圧縮部６０６（図６参照）、もしくは、ファクシミリ送受信部７０１内の画像圧縮伸張部７０７も、同様の構成とすることができる。

はじめに、データ圧縮部４０３の構成および動作について説明する。図９は、本実施の形態における画像処理装置のデータ圧縮部４０３の構成を示すブロック図であり、図１０は、データ圧縮部４０３の処理タイミングを示す説明図である。

図９において、データ圧縮部４０３は、画像データを格納するラインメモリー群９０１と、画像データを圧縮する圧縮器９０２と、画像データを入力し、その出力先を切り替える出力切替器９０３と、ラインメモリー群９０１の入力先を切り替え圧縮器９０２に接続する入力切替器９０４と、から構成される。

さらに、ラインメモリー群９０１は、表面の画像データを格納する複数のＦＩＦＯメモリーＦＭ１ａ、ＦＭ２ａおよびＦＭ３ａからなる表面ラインメモリー群９０１ａと、裏面の画像データを格納する複数のＦＩＦＯメモリーＦＭ１ｂ、ＦＭ２ｂおよびＦＭ３ｂとからなる裏面ラインメモリー群９０１ｂと、から構成される。

出力切替器９０３は、表面の画像データの出力先を切り替える表面出力切替器９０３ａと裏面の画像データの出力先を切り替える裏面出力切替器９０３ｂとから構成される。このうち、表面出力切替器９０３ａは、入力してきた画像データの出力先をＦＩＦＯメモリーＦＭ１ａ、ＦＭ２ａ、ＦＭ３ａおよび圧縮器９０２に直接送出する回路であるスルーラインＴＬ４ａとの間で切り替え、裏面出力切替器９０３ｂは、同様に、画像データの出力先をＦＩＦＯメモリーＦＭ１ｂ、ＦＭ２ｂ、ＦＭ３ｂおよびスルーラインＴＬ４ｂとの間で切り替える。

また、入力切替器９０４は、ＦＩＦＯメモリーＦＭ１ａおよびＦＭ１ｂを切り替える入力切替器９０４１、ＦＩＦＯメモリーＦＭ２ａおよびＦＭ２ｂを切り替える入力切替器９０４２、ＦＩＦＯメモリーＦＭ３ａおよびＦＭ３ｂを切り替える入力切替器９０４３と、スルーラインＴＬ４ａおよびＴＬ４ｂとを切り替える入力切替器９０４４と、から構成される。なお、ラインメモリー群９０１で使用されるＦＩＦＯメモリーは、１ポートＦＩＦＯメモリーを用いる。

なお、ここでは説明の簡単のために、圧縮器９０２で圧縮する圧縮領域としては、図１８に示したように主走査（画素）方向に４画素、副走査（ライン）方向に４ラインからなる１ライン４画素×４ラインの矩形領域を扱う。使用の態様によっては、たとえば、動画圧縮標準のＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）方式で採用されているＤＣＴ（Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ：離散コサイン変換）における１ライン８画素×８ラインの領域であってもよい。すなわち、この圧縮領域の大きさは使用するハードウエアやアプリケーションに依存したものであり、特に１ライン４画素×４ラインに限定するものではない。

はじめに表面の画像データの圧縮について説明する。図１０に示したように、画像データの圧縮については、まず、画像処理プロセッサー２０４から出力された表面の画像データを、表面画像データ入力制御部４０２ａを介して入力する。画像データは連続的に表面出力切替器９０３ａに入力するので、表面出力切替器９０３ａは、はじめの４画素分、たとえば図１８に示した画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４の画像データ、（表面の第１ラインの画像データ）については、ＦＩＦＯメモリーＦＭ１ａに送出する。

表面出力切替器９０３ａは、つぎの１画素（第５画素：Ｐ２１）の画像データが入力する際に、その出力先をＦＩＦＯメモリーＦＭ２ａに切り替え、当該画素を含む４画素分の画像データ（表面の第２ラインの画像データ）をＦＩＦＯメモリーＦＭ２ａに送出する。同様に、表面出力切替器９０３ａは、第９画素（Ｐ３１）の画像データが入力する際に、出力先をＦＩＦＯメモリーＦＭ３ａに切り替え、当該画素を含む４画素分の画像データ（表面の第３ラインの画像データ）をＦＩＦＯメモリーＦＭ３ａに送出する。

つぎの第１３画素（Ｐ４１）の画像データが入力する際に、表面出力切替器９０３ａは、出力先をスルーラインＴＬ４に切り替え、当該画素を含む４画素分の画像データ（表面の第４ラインの画像データ）を入力切替器９０４４を介して圧縮器９０２に直接送出し、同時に、コマンド制御部４１０の制御の下、ＦＩＦＯメモリーＦＭ１ａ、ＦＭ２ａおよびＦＭ３ａにそれぞれ格納された第１ラインから第３ラインの表面の画像データを読み出し、入力切替器９０４１、９０４２および９０４３を介して圧縮器９０２に送出する（図１０参照）。

圧縮器９０２は、第１ラインから第４ラインの表面の画像データを入力し、一括して圧縮する。以上の動作により、１ライン４画素×４ライン分の画像データが一括して圧縮される。圧縮されたデータは、コマンド制御部４１０の制御の下、画像処理プロセッサー２０４に出力される。

一方、第１７画素目の画像データが入力する際に、表面出力切替器９０３ａは、画像データの出力先をＦＩＦＯメモリーＦＭ１ａに切り替え、第５ラインの画像データをＦＩＦＯメモリーＦＭ１ａに送出する。第６ラインおよび第７ラインの画像データについては順次ＦＩＦＯメモリーＦＭ２ａおよびＦＭ３ａに送出する。第８ラインの画像データについては、入力切替器９０４４を介して圧縮器９０２に直接送出し、同時に、ＦＩＦＯメモリーＦＭ１ａ、ＦＭ２ａおよびＦＭ３ａに格納された第５、６および７ラインを入力切替器９０４１、９０４２および９０４３を介して圧縮器に送出する。

以降、同様の制御を繰り返すことにより、画像処理プロセッサー２０４から連続して入力する表面の画像データを円滑に圧縮することが可能となる。一方、裏面の画像データについては、表面の画像データと同様にして裏面の画像データを円滑に圧縮することが可能となる。以上説明したように、コマンド制御部４１０が出力切替器９０３を制御することにより、表面および裏面の計２ライン分のＦＩＦＯメモリーを削減することが可能となり、装置規模を小さくすることが可能となる。

データ圧縮部４０３は、さらに、圧縮器９０２も共有できる構成となっている。これは、ＦＩＦＯメモリーに送出する表面と裏面の画像データの格納タイミングを制御することによりおこなう。まず、時間ｔ１において、表面の第１ラインの画像データが入力するので、表面出力切替器９０３ａは、コマンド制御部４１０の制御の下、この画像データをＦＩＦＯメモリーＦＭ１ａに送出し、ＦＩＦＯメモリーＦＭ１ａは、送出された表面の画像データをライトする（書き込む）。

時間ｔ２において、表面出力切替器９０３ａは、連続して入力する表面の第２ラインの画像データをＦＩＦＯメモリーＦＭ２ａに送出する。このとき、裏面出力切替器９０３ｂは、入力してきた裏面の第１ラインの画像データをＦＩＦＯメモリーＦＭ１ｂに送出する。

すなわち、表面の画像データと、裏面の画像データとで、１ライン分の画像データの格納タイミングをずらして、それぞれのＦＩＦＯメモリーに送出する。この１ライン分の画像データの送出遅延を発生させる方法としては、たとえば裏面出力切替器９０３ｂの前段にＦＩＦＯメモリー１本分のラインメモリーを挿入することにより達成できる。

時間ｔ４においては、コマンド制御部４１０の制御の下、入力切替器９０４の入力先をすべて表面ラインメモリー群９０１ａ側に切り替え、表面第１ラインから第４ラインの画像データを圧縮器９０２に送出し、圧縮器９０２は、全４ラインを一括して圧縮する。

同様に、時間ｔ５においては、裏面の画像データについて一括して圧縮できる状態となるので、コマンド制御部４１０は、入力切替器９０４の入力先をすべて裏面ラインメモリー群９０１ｂ側に切り替え、裏面の第１ラインから第４ラインの画像データを圧縮器９０２に送出し、圧縮器９０２は、全４ラインを一括して圧縮する。

このように、圧縮器への入力タイミングを１ライン分ずらすことにより、従来では、２つの圧縮器が必要であった表面および裏面の画像データの圧縮を１つの圧縮器でおこなうことができる。また、入力切替器９０４を備えることにより、入力切替器９０４の出力段以降の回路構成を半分とすることが可能となる。すなわち、本実施の形態にかかる画像処理装置は、両面を高速に読取可能としつつ、かつ、回路規模を小さくすることが可能となる。

なお、以上の例では、画像処理プロセッサー２０４（図２参照）が表面画像処理プロセッサー２０４ａおよび裏面画像処理プロセッサー２０４ｂから構成されていたが、使用の態様、たとえば、画像処理ユニット１０３（図１参照）となるべき部分の処理能力が向上した場合には、単一の画像処理プロセッサーとしてもよい。

図１１は、単一の画像処理プロセッサー１１０１を用いた場合の画像処理装置の別の構成例を示す図面であり、図１２は、画像処理プロセッサー１１０１の構成の一例を示すブロック構成図である。

図１２に示したように、画像処理プロセッサー１１０１では、表面の画像データと裏面の画像データが画像データ制御部２０３から入力するので、スキャナー画像処理部１２０１については、表面の画像データを処理する表面スキャナー画像処理部１２０１ａおよび裏面の画像データを処理する裏面スキャナー画像処理部１２０１ｂを備える。このような構成にすることにより、各チップの端子数を削減することができ、回路規模の縮小および装置規模の縮小を図ることが可能となる。

以上説明したように、本実施の形態にかかる画像処理装置は、表面の画像データの画像処理と裏面の画像データの画像処理との処理タイミングをずらして、処理回路を共有することができ、これにより、原稿の両面を同時に読み取りつつ、処理回路の削減を図ることが可能となる。すなわち、圧縮器への入力タイミングを１ライン分ずらすことにより、表面と裏面の画像データの圧縮を１つの圧縮器でおこなうことができる。また、入力切替器を備えることにより、入力切替器の出力段以降の回路構成を半分とすることが可能となる。

〔実施の形態２〕
本実施の形態では、バスを共有することにより、回路構成を単純化する両面画像入力可能なディジタル複合機について説明する。なお、本実施の形態では実施の形態１と同一の構成部分については同一の符合を付し、その説明を省略するものとする。

図１３は、本実施の形態にかかる画像処理装置のハードウエア構成の一例を示すブロック図である。画像処理装置１３０１は、表面、裏面のそれぞれの画像データを処理する表面読取ユニット２０１ａ、裏面読取ユニット２０１ｂ、表面センサー・ボード・ユニット２０２ａ、裏面センサー・ボード・ユニット２０２ｂ、表面画像データ制御部２０３ａ、裏面画像データ制御部２０３ｂ、表面画像処理プロセッサー２０４ａ、裏面画像処理プロセッサー２０４ｂを有する。

なお、図１３に示した画像処理装置１３０１は、本実施の形態の画像処理装置のハードウエア構成の一例を示すものであり、必ずしも物理的に読取ユニット等が、表面と裏面との処理で分離して構成されているものではない。

画像処理装置１３０１は、表面および裏面の画像データの流れをそれぞれ制御する表面画像データ制御部２０３ａおよび裏面画像データ制御部２０３ｂとが共通のパラレルバス２２０に接続されている。したがって、表面の画像データと裏面の画像データとを単一のバスで授受することが可能となる。

画像処理装置１３０１は、実施の形態１の画像処理装置と同様に、各機能ユニットごとに構成されるものであるので、画像データ等を格納するメモリー・モジュール２２２も、画像データ制御部２０３が属する画像データ制御ユニット１００とは別の画像メモリー制御ユニット１０２内にある（図１参照）。したがって、圧縮された画像データもパラレルバス２２０を介して送出する必要がある。

ここで、従来の画像処理装置では、表面の画像データと裏面の画像データの転送に際しては、マザーボード１５１１（図１５参照）内のそれぞれ独立したバス、すなわち、表面画像転送バス１５１５ａおよび裏面画像転送バス１５１５ｂを介しておこなわれていた。したがって、装置規模が大きくならざるを得なかったが、本実施の形態の画像処理装置１３０１では、単一のバス（パラレルバス２２０）に接続する構成としているので、回路規模の縮小化することができる。

このとき、表面の画像データであるか裏面の画像データであるかについては、パラレルバス２２０上では区別されないので、表面画像データ制御部２０３ａおよび裏面画像データ制御部２０３ｂは識別データを画像データに付加する。図１４は、識別データが付加された画像データを示す。

このうち、同図（ａ）では、識別データがメモリーアドレスそのものであり、格納先のメモリーモジュール２２２の領域が表面の画像データを格納する領域と裏面の画像データを格納する領域とに区別されているものである。換言すると、メモリーモジュール２２２では、表面の画像データを格納する領域と、裏面の画像データを格納する領域に分かれていて、識別データは、この格納先を指定するものである。

一方、同図（ｂ）では、その画像データが表面の画像データであるか裏面の画像データであるかを区別する識別データを格納先のメモリーアドレスのつぎに付加されている。

同図（ａ）のように格納先の領域ごとに表面の画像データであるか否かの区別をつければ、高速なメモリー格納処理が可能となるし、同図（ｂ）のように識別子を別途付加する態様であれば、メモリーに無駄を生じることがない。

以上説明したように、本実施の形態の画像処理装置は、表面の画像データの入出力および裏面の画像データの入出力に単一のバスを使用するので、従来のようにマザーボードを介して２つのバスを要する場合と異なり、処理回路を削減することが可能となる。また、画像データに識別データを付加するので画像データが表面の画像データであるか裏面の画像データであるかを容易に識別可能となる。

また、本実施の形態の画像処理装置によれば、従来技術（図１６）と比べて切替器１６０７ａ、１６０７ｂ（制御手段に相当）を共通化できる。

また、本実施の形態の画像処理装置によれば、従来技術（図１６）と比べてＦＩＦＯメモリＦＭ５ａ、ＦＭ５ｂがそれぞれ不要になる。

この発明の実施の形態１にかかる画像処理装置の構成を機能的に示すブロック図である。 実施の形態１にかかる画像処理装置のハードウエア構成の一例を示すブロック図である。 実施の形態１にかかる画像処理装置の画像処理プロセッサーの処理の概要を示すブロック図である。 実施の形態１にかかる画像処理装置の画像データ制御部の処理の概要を示すブロック図である。 実施の形態１にかかる画像処理装置のビデオ・データ制御部の処理の概要を示すブロック図である。 実施の形態１にかかる画像処理装置の画像メモリー・アクセス制御部２２１の処理の概要を示すブロック図である。 実施の形態１における画像処理装置のファクシミリ制御ユニットの構成を示すブロック図である。 画像処理装置がディジタル複合機の場合のユニット構成の一例を示すブロック図である。 実施の形態１における画像処理装置のデータ圧縮部の構成を示すブロック図である。 図９に示したデータ圧縮部の処理タイミングを示す説明図である。 単一の画像処理プロセッサーを用いた場合の画像処理装置の別の構成例を示す図面である。 図１１に示した画像処理プロセッサーの構成の一例を示すブロック構成図である。 実施の形態２にかかる画像処理装置のハードウエア構成の一例を示すブロック図である。 識別データが付加された画像データを示す図である。 従来の両面複写機の構成の一例を示すブロック図である。 従来のメモリー制御ユニットにおけるデータ圧縮部の構成の一例を示すブロック図である。 図１６に示したデータ圧縮部の処理タイミングを示す説明図である。 データ圧縮部で圧縮される画像データの一例を示す図である。

符号の説明

１００ 画像データ制御ユニット
１０１ 画像読取ユニット
１０２ 画像メモリー制御ユニット
１０３ 画像処理ユニット
１０４ 画像書込ユニット
２０１ 読取ユニット
２０１ａ 表面読取ユニット
２０１ｂ 裏面読取ユニット
２０２ センサー・ボード・ユニット
２０２ａ 表面センサー・ボード・ユニット
２０２ｂ 裏面センサー・ボード・ユニット
２０３ 画像データ制御部
２０３ａ 表面画像データ制御部
２０３ｂ 裏面画像データ制御部
２０４ 画像処理プロセッサー
２０４ａ 表面画像処理プロセッサー
２０４ｂ 裏面画像処理プロセッサー
２０５ ビデオ・データ制御部
２０６ 作像ユニット
２１０ シリアルバス
２１１ プロセス・コントローラー
２２０ パラレルバス
２２１ 画像メモリー・アクセス制御部
２２２ メモリー・モジュール
２２４ ファクシミリ制御ユニット
２３１ システム・コントローラー
２３４ 操作パネル
３０２ スキャナー画像処理部
３０５ 画質処理部
４０１ 画像データ入出力制御部
４０２ａ 表面画像データ入力制御部
４０２ｂ 裏面画像データ入力制御部
４０３ データ圧縮部
４０５ パラレルデータＩ／Ｆ
４０６ データ伸張部
４１０ コマンド制御部
４１１ データ圧縮伸張部
５０１ エッジ平滑処理部
５０２ パルス制御部
５０５ データ変換部
６０３ メモリー・アクセス制御部
６０５ ビデオ制御部
６０６ データ圧縮部
６０７ データ伸張部
７０３ ファクシミリ画像処理部
７０４ 画像メモリー
７０７ 画像圧縮伸張部
８００ 画像エンジン制御ユニット
９０１ ラインメモリー群
９０１ａ 表面ラインメモリー群
９０１ｂ 裏面ラインメモリー群
９０２ 圧縮器
９０３ 出力切替器
９０３ａ 表面出力切替器
９０３ｂ 裏面出力切替器
９０４，９０４１，９０４２，９０４３，９０４４ 入力切替器
１１０１ 画像処理プロセッサー
１２０１ スキャナー画像処理部
１２０１ａ 表面スキャナー画像処理部
１２０１ｂ 裏面スキャナー画像処理部
１３０１ 画像処理装置
１５０１ 読取ユニット
１５０２ 画像処理ユニット
１５０３ ビデオ制御部
１５０４ 読取ユニット
１５０５ メモリー制御ユニット
１５０６ メモリー・モジュール
１５１１ マザーボード
１５１２ ファクシミリ制御ユニット
１５１３ プリンター制御ユニット
１５１４ スキャナー制御ユニット
１５１５ａ 表面画像転送バス
１５１５ｂ 裏面画像転送バス
１６０１ データ圧縮部
１６０３ 圧縮器
１６０３ａ 表面圧縮器
１６０３ｂ 裏面圧縮器
１６０４ 制御部
１６０５ ラインメモリー群
ＦＭ１，ＦＭ１ａ，ＦＭ１ｂ，ＦＭ２ａ，ＦＭ３ａ，ＦＭ４ａ，ＦＭ５ａ ＦＩＦＯメモリー
ＴＬ４，ＴＬ４ａ，ＴＬ４ｂ スルーライン

Claims (2)

1. 原稿の表裏両面の原稿の画像データを同時に読み取る読取手段と、
   前記読取手段により読み取られた画像データのうちの表面の画像データに対して画像処理をおこなう表面画像処理手段と、
   前記読取手段により読み取られた画像データのうちの裏面の画像データに対して画像処理をおこなう裏面画像処理手段と、
   前記読取手段により読み取られた画像データが表面の画像データであるか裏面の画像データであるかを識別する識別情報を付加する付加手段と、
   前記表面画像処理手段、及び前記裏面画像処理手段と接続され、画像データを格納する画像メモリーとの間で画像データの送受信をおこなう際に使用する共通線とを備え、
   前記識別情報は、前記画像メモリーの格納場所を示す情報を含み、
   さらに、前記表面画像処理手段あるいは前記裏面画像処理手段に対し入出力される前記画像データの所定数ライン毎に圧縮処理をおこなう圧縮手段と、
   前記圧縮手段に対する前記画像データの送出を制御するものであり、表面のラインデータを第１のメモリに書き込み、表面の書き込みに対して１ライン分遅延させて裏面のラインデータを第２のメモリに書き込み、前記第１のメモリ又は前記第２のメモリに所定数ライン（以下「Ｎライン」という）分のラインデータが蓄積された場合に前記圧縮手段にＮライン分のラインデータを送出するように制御する制御手段と、
   を備えたことを特徴とする画像処理装置。
2. 前記画像処理装置は、前記第１のメモリと前記第２のメモリをＮ−１ライン分備え、
   前記制御手段は、表面のＮ−１ライン分のデータを前記第１のメモリに書き込み、表面の書き込みに対して１ライン分遅延させて裏面のＮ−１ライン分のデータを前記第２のメモリに書き込み、前記第１のメモリに書き込まれたＮ−１ライン分のデータと表面の１ライン分のデータとを前記圧縮手段に送出した後、前記第２のメモリに書き込まれたＮ−１ライン分のデータと裏面の１ライン分のデータとを前記圧縮手段に送出するように制御することを特徴とする請求項１に記載の画像処理装置。
   

Images