JP2001101394A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2001101394A JP2001101394A JP28033299A JP28033299A JP2001101394A JP 2001101394 A JP2001101394 A JP 2001101394A JP 28033299 A JP28033299 A JP 28033299A JP 28033299 A JP28033299 A JP 28033299A JP 2001101394 A JP2001101394 A JP 2001101394A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- processing means
- image
- memory
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
補助演算処理手段における処理内容を変更でき、画像処
理機能の柔軟性に優れた画像処理装置を提供すること。 【解決手段】 SIMD型演算処理手段301と、SI
MD型演算処理手段301とは別の補助演算処理手段3
11を有し、補助演算処理手段311をプログラマブル
な演算処理手段で構成する。
Description
かかり、ディジタル画像信号を転写紙に画像を再生する
装置、特にスキャナーから画像を読み込んで転写紙に画
像を画像を再生する装置に適用されるディジタル画像信
号に対して画像処理をおこなう画像処理装置に関するも
のである。
された画像データの処理をおこなうディジタル複写機が
登場し、さらに、ディジタル複写機が複写機としての機
能だけでなく、複写機の機能に加えて、ファクシミリの
機能、プリンターの機能、スキャナーの機能等の各機能
を複合したディジタル複合機が存在する。
る画像処理装置として、複数画素に対して同時に演算を
おこなうSIMD型演算処理手段と、誤差拡散処理等、
SIMD型演算処理手段による演算処理に不向きな逐次
処理等、特定の演算処理をおこなう別の演算処理手段と
を具備したディジタルデータ処理装置を用いることは、
たとえば、特開平9−282305号公報に示されてい
る。
ルデータ処理装置による画像処理装置では、SIMD型
演算処理手段での処理に適した並列演算処理はSIMD
型演算処理手段でおこない、SIMD型演算処理手段に
よる演算処理に不向きな特定の演算処理は別の演算処理
手段によりおこなうことができるから、全体として効率
のよい画像処理をおこなうことができる。しかし、別の
演算処理手段は、ハードウエアで構成されており、あら
かじめ決められた特定の演算処理しかできず、画像処理
機能の柔軟な実現については十分でない。
Rフィルター(無限インパルス応答フィルター)の画像
処理アルゴリズムによる画像処理は、主走査方向に処理
をおこなっていき、1画素前の処理結果をつぎの画素の
処理結果に使用するため、1主走査分を同時に処理する
SIMD型演算処理手段では簡単に処理ができなかっ
た。このため、図10に示されているように、加算器、
乗算器などのハードウエア構成による別の演算処理手段
をSIMD型演算処理手段とは別に組み込むことがおこ
なわれる。
て処理が実現できるメリットはあるが、反面、処理内容
を変更することができず、たとえば、画像処理するデー
タによってはIIRフィルターの特性を最適化するため
に、図11に示されているように、IIRフィルターを
2段構成にする必要が生じる場合がある。このような場
合、演算処理装置のハードウエア構成を図12に示され
ているような回路構成に変更することになり、多大な時
間と労力を要することとなる。
解消するためになされたもので、SIMD型演算処理手
段とは別に設けられる補助演算処理手段における処理内
容を変更でき、画像処理機能の柔軟性に優れ、複数の画
像データに対する画像処理を同時にかつ高速におこな
い、複数の機能動作と画像処理動作を柔軟に実現するこ
とのでき、また複数のデータの様々なデータの形態に柔
軟に対応可能で、複数の機能動作でメモリーを有効活用
でき、また複数の様々な入出力データの形態に柔軟に対
応可能な画像処理装置を提供することを目的とする。
目的を達成するために、請求項1の発明による画像処理
装置は、SIMD型演算処理手段と、複数個のメモリー
と、複数個のデータ入出力用バスと、前記SIMD型演
算処理手段とは別の複数個の補助演算処理手段と、前記
複数個のメモリーの制御をおこなうメモリー・コントロ
ーラーと、前記複数個のメモリーの接続制御をおこなう
メモリー・スイッチと、前記複数個のデータ入出力用バ
スの接続制御をおこなうバス・スイッチとを具備し、入
力された複数のディジタル画像データに対して画像処理
をおこない、複数の機能動作を実現する画像処理装置で
あって、前記補助演算処理手段のうちの少なくとも一つ
がプログラマブルな演算処理手段であることを特徴とす
る。
処理手段とは別に設けられた補助演算処理手段のうちの
少なくとも一つがプログラマブルな演算処理手段で構成
され、この補助演算処理手段における処理内容を変更で
き、画入力された複数のディジタル画像データに対して
固定された画像処理アルゴリズムによらず、プログラマ
ブルな複数の機能動作を実現できる。
求項1に記載の発明において、前記メモリー・コントロ
ーラーと前記メモリー・スイッチにより前記複数個のメ
モリーを選択的に接続することができ、メモリー容量が
可変であることを特徴とする。
トローラーとメモリー・スイッチによって複数個のメモ
リーを選択的に接続することにより、メモリー容量を可
変設定でき、複数の入力画像データの蓄積に柔軟に対応
できる。
求項1または2に記載の発明において、前記バス・スイ
ッチと前記メモリー・コントローラーと前記メモリー・
スイッチにより前記複数のデータ入出力用バスと前記複
数のメモリーの制御をおこなうことができ、前記メモリ
ーへのデータ転送幅が可変であることを特徴とする。
とメモリー・コントローラーとメモリー・スイッチによ
り複数のデータ入出力用バスと複数のメモリーを制御す
ることにより、メモリーへのデータ転送幅を可変設定で
き、複数の機能動作に対する複数の処理データを柔軟に
入出力できる。
求項1〜3のいずれか一つに記載の発明において、前記
補助演算処理手段のうちの少なくとも一つが1画素単位
で演算をおこなう逐次型演算処理手段であることを特徴
とする。
段のうちの少なくとも一つが1画素単位で演算をおこな
う逐次型演算処理手段により構成され、逐次型演算処理
手段によってIIRフィルターなど、SIMD演算で処
理しにくい画像処理も容易に実現できる。
求項1〜4のいずれか一つに記載の発明において、前記
SIMD型演算処理手段と前記補助演算処理手段とが並
行動作することを特徴とする。
処理手段と補助演算処理手段とが並行動作し、高速な画
像処理が可能となる。
求項4または5に記載の発明において、前記SIMD型
演算処理手段による画像処理の際に、当該SIMD型演
算処理手段と前記逐次型演算処理手段との間で処理結果
の授受をおこない、補助演算処理手段での処理結果を使
用可能であることを特徴とする。
処理手段による画像処理の際に、SIMD型演算処理手
段と逐次型演算処理手段との間で処理結果の授受がおこ
なわれ、補助演算処理手段での処理結果を使用すること
ができ、複雑な画像処理をそれぞれのアーキテクチャー
に適した処理によって高速で容易におこなうことができ
る。
求項1〜6のいずれか一つに記載の発明において、前記
SIMD型演算処理手段と前記補助演算処理手段との間
にメモリーを有していることを特徴とする。
処理手段と補助演算処理手段との間にメモリーがあり、
このメモリーによってSIMD型演算手段のレジスター
を有効に使うことができ、一定時間に処理できる処理が
増える。
求項7に記載の発明において、前記SIMD型演算処理
手段と前記補助演算処理手段との間に設けられた前記メ
モリーと前記SIMD型演算処理手段のレジスターとの
間のデータ転送が双方向に可能であることを特徴とす
る。
処理手段と補助演算処理手段との間に設けられたメモリ
ーとSIMD型演算処理手段のレジスターとの間のデー
タ転送が双方向に可能であり、補助演算手段を使用しな
いときには、SIMD型演算手段がそのメモリーを使用
できる。
求項7または8に記載の発明において、前記SIMD型
演算処理手段と前記補助演算処理手段との間に設けられ
た前記メモリーのためのメモリー・スイッチとメモリー
・コントローラーとを有し、前記SIMD型演算処理手
段と前記補助演算処理手段との間に設けられた前記メモ
リーは、メモリー・スイッチ、メモリー・コントローラ
ーによって前記SIMD型演算処理手段と前記補助演算
処理手段にプログラマブルに接続可能であることを特徴
とする。
処理手段と補助演算処理手段との間に設けられたメモリ
ーは、メモリー・スイッチ、メモリー・コントローラー
によってSIMD型演算処理手段と補助演算処理手段に
プログラマブルに接続可能であり、SIMD型演算手段
のレジスターから任意のメモリーをアクセスでき、空い
たメモリーを選択することが可能となる。
発明にかかる画像処理装置の好適な実施の形態を詳細に
説明する。
の原理について説明する。図1はこの発明の本実施の形
態にかかる画像処理装置の構成を機能的に示すブロック
図である。図1において、画像処理装置は、以下に示す
5つのユニットを含む構成である。
ユニット100と、画像データを読み取る画像読取ユニ
ット101と、画像を蓄積する画像メモリーを制御して
画像データの書込み/読出しをおこなう画像メモリー制
御ユニット102と、画像データに対し加工編集等の画
像処理を施す画像処理ユニット103と、画像データを
転写紙等に書き込む画像書込ユニット104と、であ
る。
ト100を中心に、画像読取ユニット101と、画像メ
モリー制御ユニット102と、画像処理ユニット103
と、画像書込ユニット104とがそれぞれ画像データ制
御ユニット100に接続されている。
ータ制御ユニット100によりおこなわれる処理として
は以下のようなものがある。たとえば、
ためのデータ圧縮処理(一次圧縮) (2)一次圧縮データの画像データへの転送処理 (3)画像合成処理(複数ユニットからの画像データを
合成すること可能である。また、データバス上での合成
も含む。) (4)画像シフト処理(主走査および副走査方向の画像
のシフト) (5)画像領域拡張処理(画像領域を周辺へ任意量だけ
拡大することが可能) (6)画像変倍処理(たとえば、50%または200%
の固定変倍) (7)パラレルバス・インターフェース処理 (8)シリアルバス・インターフェース処理(後述する
プロセス・コントローラー211とのインターフェー
ス) (9)パラレルデータとシリアルデータのフォーマット
変換処理 (10)画像読取ユニット101とのインターフェース
処理 (11)画像処理ユニット103とのインターフェース
処理 等である。
ット101によりおこなわれる処理としては以下のよう
なものがある。たとえば、
処理、(2)CCD(Charge Coupled
Device:電荷結合素子)での電気信号への変換処
理、(3)A/D変換器でのディジタル化処理、(4)
シェーディング補正処理(光源の照度分布ムラを補正す
る処理)、(5)スキャナーγ補正処理(読み取りにお
ける濃度特性を補正する処理)、等である。
メモリー制御ユニット102によりおこなわれる処理と
しては以下のようなものがある。たとえば、
ターフェース制御処理、(2)パラレルバス制御処理
(パラレルバスとのインターフェース制御処理)、
(3)ネットワーク制御処理、(4)シリアルバス制御
処理(複数の外部シリアルポートの制御処理)、(5)
内部バス・インターフェース制御処理(操作部とのコマ
ンド制御処理)、(6)ローカルバス制御処理(システ
ム・コントローラーを起動させるためのROM、RA
M、フォント・データのアクセス制御処理)、(7)メ
モリー・モジュールの動作制御処理(メモリー・モジュ
ールの書き込み/読み出し制御処理等)、(8)メモリ
ー・モジュールへのアクセス制御処理(複数のユニット
からのメモリー・アクセス要求の調停をおこなう処
理)、(9)データの圧縮/伸張処理(メモリー有効活
用のためのデータ量の削減するための処理)、(10)
画像編集処理(メモリー領域のデータ・クリア、画像デ
ータの回転処理、メモリー上での画像合成処理等)、等
である。
ット103によりおこなわれる処理としては以下のよう
なものがある。たとえば、
度分布ムラを補正する処理)、(2)スキャナーγ補正
処理(読み取りにおける濃度特性を補正する処理)、
(3)MTF補正処理、(4)平滑処理、(5)主走査
方向の任意変倍処理、(6)濃度変換(γ変換処理:濃
度ノッチに対応)、(7)単純多値化処理、(8)単純
二値化処理、(9)誤差拡散処理、(10)ディザ処
理、(11)ドット配置位相制御処理(右寄りドット、
左寄りドット)、(12)孤立点除去処理、(13)像
域分離処理(色判定、属性判定、適応処理)、(14)
密度変換処理、等である。
ット104によりおこなわれる処理としては以下のよう
なものがある。たとえば、
理)、(2)ドット再配置のための補正処理、(3)画
像信号のパルス制御処理、(4)パラレルデータとシリ
アルデータのフォーマット変換処理、等である。
つぎに、本実施の形態にかかる画像処理装置がディジタ
ル複合機を構成する場合のハードウエア構成について説
明する。図2は本実施の形態にかかる画像処理装置のハ
ードウエア構成の一例を示すブロック図である。
にかかる画像処理装置は、読取ユニット201と、セン
サー・ボード・ユニット202と、画像データ制御部2
03と、画像処理プロセッサー(画像処理手段)204
と、ビデオ・データ制御部205と、作像ユニット(エ
ンジン)206とを備える。また、本実施の形態にかか
る画像処理装置は、シリアルバス210を介して、プロ
セス・コントローラー211と、RAM212と、RO
M213とを備える。
は、パラレルバス220を介して、画像メモリー・アク
セス制御部221と、メモリー・モジュール222と、
ファクシミリ制御ユニット224と、さらに、画像メモ
リー・アクセス制御部221に接続されるシステム・コ
ントローラー231と、RAM232と、ROM233
と、操作パネル234とを備える。
ユニット100〜104との関係について説明する。す
なわち、読取ユニット201およびセンサー・ボード・
ユニット202により、図1に示した画像読取ユニット
101の機能を実現する。また同様に、画像データ制御
部203により、画像データ制御ユニット100の機能
を実現する。また同様に、画像処理プロセッサー204
により画像処理ユニット103の機能を実現する。
および作像ユニット(エンジン)206により画像書込
ユニット104を実現する。また同様に、画像メモリー
・アクセス制御部221およびメモリー・モジュール2
22により画像メモリー制御ユニット102を実現す
る。
る。原稿を光学的に読み取る読取ユニット201は、ラ
ンプとミラーとレンズから構成され、原稿に対するラン
プ照射の反射光をミラーおよびレンズにより受光素子に
集光する。
ボード・ユニット202に搭載され、CCDにおいて電
気信号に変換された画像データはディジタル信号に変換
された後、センサー・ボード・ユニット202から出力
(送信)される。
力(送信)された画像データは画像データ制御部203
に入力(受信)される。機能デバイス(処理ユニット)
およびデータバス間における画像データの伝送は画像デ
ータ制御部203がすべて制御する。
フェース制御部)203は、画像データに関し、センサ
ー・ボード・ユニット202、パラレルバス220、画
像処理プロセッサー204間のデータ転送、プロセス・
コントローラー211と画像処理装置の全体制御を司る
システム・コントローラー231との間の通信をおこな
う。また、RAM212はプロセス・コントローラー2
11のワーク・エリアとして使用され、ROM213は
プロセス・コントローラー211のブート・プログラム
等を記憶している。
おこなうプログラマブルな演算処理手段である。センサ
ー・ボード・ユニット202から出力(送信)された画
像データは、画像データ制御部203を経由して画像処
理プロセッサー204に転送(送信)され、画像処理プ
ロセッサー204にて光学系およびディジタル信号への
量子化に伴う信号劣化(スキャナー系の信号劣化とす
る)を補正され、再度、画像データ制御部203へ出力
(送信)される。
メモリー・モジュール222に対する画像データの書き
込み/読み出しを制御する。システム・コントローラー
231は、パラレルバス220に接続される各構成部の
動作を制御する。また、RAM232はシステム・コン
トローラー231のワーク・エリアとして使用され、R
OM233はシステム・コントローラー231のブート
・プログラム等を記憶している。
なうべき処理を入力する。たとえば、処理の種類(複
写、ファクシミリ送信、画像読込、プリント等)および
処理の枚数等を入力する。これにより、画像データ制御
情報の入力をおこなうことができる。なお、ファクシミ
リ制御ユニット224の内容については後述する。
ータの処理には、読み取り画像データをメモリー・モジ
ュール222に蓄積して再利用するジョブと、メモリー
・モジュール222に蓄積しないジョブとがあり、それ
ぞれの場合について説明する。
ル222に蓄積する例としては、1枚の原稿について複
数枚を複写する場合があり、この場合には、読取ユニッ
ト201を1回だけ動作させ、読取ユニット201によ
り読み取った画像データをメモリー・モジュール222
に蓄積し、メモリー・モジュール222に蓄積された画
像データを複数回読み出す。
としては、1枚の原稿を1枚だけ複写する場合があり、
この場合には、読み取り画像データをそのまま再生すれ
ばよいので、画像メモリー・アクセス制御部221によ
るメモリー・モジュール222へのアクセスをおこなう
必要はない。
合には、画像処理プロセッサー204から画像データ制
御部203へ転送されたデータは、再度、画像データ制
御部203から画像処理プロセッサー204へ戻され
る。画像処理プロセッサー204においては、センサー
・ボード・ユニット202におけるCCDによる輝度デ
ータを面積階調に変換するための画質処理をおこなう。
ッサー204からビデオ・データ制御部205に転送さ
れる。ビデオ・データ制御部205は、面積階調に変化
された信号に対し、ドット配置に関する後処理およびド
ットを再現するためのパルス制御をおこなう。その後、
画像データは作像ユニット206へ送られ、作像ユニッ
ト206が転写紙上に再生画像を形成する。
積し、画像読み出し時に付加的な処理、たとえば画像方
向の回転、画像の合成等をおこなう場合の画像データの
流れについて説明する。画像処理プロセッサー204か
ら画像データ制御部203へ転送された画像データは、
画像データ制御部203からパラレルバス220を経由
して画像メモリー・アクセス制御部221に送られる。
1の制御に基づいて、画像データとメモリー・モジュー
ル222のアクセス制御、外部PC(パーソナル・コン
ピュータ)223のプリント用データの展開、メモリー
・モジュール222の有効活用のための画像データの圧
縮/伸張をおこなう。
られた画像データは、データ圧縮後、メモリー・モジュ
ール222に蓄積され、蓄積された画像データは必要に
応じて読み出される。読み出された画像データは、伸張
され、本来の画像データに戻し画像メモリー・アクセス
制御部221からパラレルバス220を経由して画像デ
ータ制御部203へ戻される。
セッサー204への転送後は画質処理、およびビデオ・
データ制御部205でのパルス制御をおこない、作像ユ
ニット206において転写紙上に再生画像を形成する。
220および画像データ制御部203でのバス制御によ
り、ディジタル複合機の機能を実現する。
ータを画像処理プロセッサー204にて画像処理を実施
し、画像データ制御部203およびパラレルバス220
を経由してファクシミリ制御ユニット224へ転送する
ことによりおこなわれる。ファクシミリ制御ユニット2
24は、通信網へのデータ変換をおこない、それを公衆
回線(PN)225へファクシミリ・データとして送信
する。
25からの回線データをファクシミリ制御ユニット22
4にて画像データへ変換し、パラレルバス220および
画像データ制御部203を経由して画像処理プロセッサ
ー204へ転送することによりおこなわれる。この場
合、特別な画質処理はおこなわず、ビデオ・データ制御
部205においてドット再配置およびパルス制御をおこ
ない、作像ユニット206において転写紙上に再生画像
を形成する。
クシミリ送受信機能、プリンター出力機能が並行に動作
する状況において、読取ユニット201、作像ユニット
206およびパラレルバス220の使用権のジョブへの
割り振りは、システム・コントローラー231およびプ
ロセス・コントローラー211において制御する。
ータの流れを制御し、システム・コントローラー231
はシステム全体を制御し、各リソースの起動を管理す
る。また、ディジタル複合機の機能選択は、操作パネル
(操作部)234においておこなわれ、操作パネル(操
作部)234の選択入力によって、コピー機能、ファク
シミリ機能等の処理内容を設定する。
ス・コントローラー211は、パラレルバス220、画
像データ制御部203およびシリアルバス210を介し
て相互に通信をおこなう。具体的には、画像データ制御
部203内においてパラレルバス220とシリアルバス
210とのデータ・インターフェースのためのデータ・
フォーマット変換をおこなうことにより、システム・コ
ントローラー231とプロセス・コントローラー211
間の通信をおこなう。
画像処理プロセッサー204を構成する演算処理手段に
ついて説明する。図3に示されているように、画像処理
プロセッサー204は、SIMD型演算処理手段(SI
MD型プロセッサー)301と、プログラマブルな補助
演算処理手段311とを有している。
レジスターを1セットとしてm組で構成されたレジスタ
ー・ファイル302と、レジスター・ファイル302に
対して並列にn個接続された演算器であるALU(算術
論理演算ユニット)303とを有している。ALU30
3は、2画素データを入力し、加算、減算、乗算、除
算、論理演算等をおこなうユニットであり、1命令で、
同時にn個のALU303が同じ演算をおこなう。演算
結果はレジスター・ファイル302に書き戻される。
は、1画素単位で演算をおこなうプログラマブルな逐次
演算処理手段により構成されており、p個のレジスター
によるレジスター・ファイル312とALU(算術論理
演算ユニット)313の対を複数対(L個)、入力デー
タ・セレクター314と出力データ・セレクター315
との間に、別々に動作可能な状態で、互いに並列に有し
ており、パイプライン処理を可能としている。
ントロール・プログラムにしたがい、SIMD型演算処
理手段301のレジスター・ファイルR2から画像デー
タを受け取り、入力データ・セレクター314によって
所定の演算器のレジスター・ファイル312に画像デー
タを渡す。
1が実行するコントロール・プログラムにより決められ
た手順で演算処理され、出力データ・セレクター315
よりSIMD型演算処理手段のレジスター・ファイルR
1へ送られる。レジスター・ファイルR2からのつぎの
1画素はつぎの演算器のレジスター・ファイル312
に、さらにつぎの画素はつぎの演算器のレジスター・フ
ァイル312に、というように、L段分の演算器を逐次
に使用し、パイプライン処理をおこなう。
1画素単位で演算をおこなう逐次型演算処理手段により
構成されているから、IIRフィルターなど、SIMD
演算では処理しにくい画像処理も、補助演算処理手段3
11で容易におこなうことができる。
ー・ファイルR1に所定のデータが格納され次第、プロ
グラムにしたがい、あらかじめ決められた演算をおこな
う。以上のような処理を繰り返して画像処理演算をおこ
なう。SIMD型演算処理手段301と補助演算処理手
段311とは並行動作することができ、SIMD型演算
処理手段301と補助演算処理手段311との並行動作
により、高速な画像処理が可能となる。
る画像処理の際に、SIMD型演算処理手段301と逐
次型演算処理手段311との間で処理結果の授受をおこ
ない、補助演算処理手段311での処理結果を使用する
ことができるから、複雑な画像処理をそれぞれのアーキ
テクチャーに適した処理によって高速で容易におこなう
ことができる。
グの概要が図4(a)に示されている。クロックCLK
は入力画像を転送するクロックとする。なお、画像処理
演算手段が動作するためのクロックはこれより十分速い
とする。
MD型演算処理手段301でおこなう画像処理1が6ク
ロック、同じく画像処理2が4クロック、同じく画像処
理3が9クロックとし、補助演算処理手段311での逐
次型演算処理が20クロックかかるとすると、SIMD
型演算処理手段301は、図示しない入力時間後(画像
データを入力して画像データをレジスター・ファイル3
02にストアする時間)、画像処理1、2、3をシーケ
ンシャルに処理する。
処理手段301のレジスター・ファイルR2から画像デ
ータを読み出し、逐次処理後、画像データをSIMD型
演算処理手段301のレジスター・ファイルR1へ書き
込んでいく。つぎのライン処理時に、画像処理1はレジ
スター・ファイルR1を使って処理をおこなう。この動
作をラインごとに繰り返していく。
逐次型演算処理が10クロックで終了する場合の例を示
している。この例では、SIMD型演算処理手段301
でおこなう画像処理1は6クロック、画像処理2は4ク
ロック、画像処理3は4クロック、画像処理4は6クロ
ックとする。
処理まで11クロックの待ちが発生する。この間、レジ
スター・ファイルR1は画像データを保持するためだけ
に使用されており、演算器と直結されたデータ・メモリ
ーをこのように使うのは効率がよいとはいえない。
処理プロセッサーを図5を参照して説明する。この画像
処理プロセッサーは、複数のデータ入出力用バス501
の接続制御をおこなうバス・スイッチ502と、SIM
D型データ演算処理手段301のための複数個のメモリ
ー(RAM1,RAM2,RAM3,RAM4)503
と、バス・スイッチ502とSIMD型データ演算処理
手段301とメモリー503との間にあって、メモリー
503の制御をおこなう複数個(この実施の形態では3
個)のメモリー・コントローラー504、505、50
6と、複数個のメモリー503の接続制御をおこなうメ
モリー・スイッチ507とを有している。
助演算処理手段、たとえば、補助演算処理手段1、補助
演算処理手段2として、各々個別に動作可能な2個の補
助演算処理手段311A、311Bを具備している。
ータ演算処理手段301との間には、メモリー508、
509および各メモリー508、509のメモリー・コ
ントローラー510、511が設けられており、また、
補助演算処理手段311BとSIMD型データ演算処理
手段301との間には、メモリー512、513および
各メモリー512、513のメモリー・コントローラー
514、515が設けられている。
ータ入出力用バス501を介して入力される画像データ
を示しており、画像データDI1、DI2は、図示しな
い制御プログラムにしたがい、バス・スイッチ502、
メモリー・コントローラー504〜506を介して必要
に応じてメモリー503に取り込まれる。その際、メモ
リー・スイッチ507によって所定のメモリー503
(RAM1〜RAM4)に蓄積される。
は、プログラムによって決められたタイミングで、SI
MD型演算処理手段301の指定されたレジスター・フ
ァイル302へ画像データを転送する。そして、レジス
ター・ファイル302に一定のデータが蓄積された時点
で、SIMD型演算処理手段301は演算を開始する。
応じて補助演算処理手段311A、311Bへレジスタ
ー・ファイル302を介して画像データを送り、補助演
算処理手段311A、311Bでの処理後の画像データ
をレジスター・ファイル302を受け取る。演算終了
後、メモリー・コントローラー504〜506はレジス
ター・ファイル302から画像データを受け取り、必要
に応じてメモリー503を経由してバス・スイッチ50
2を介して外部へ画像データを出力する。
4は、画像データDI1を入力するため、バス・スイッ
チ502とメモリー・スイッチ507を使って画像デー
タDI1のデータ入出力用バス501とRAM1とを接
続し、画像データDI1をRAM1にセーブする。
は、RAM1よりSIMD型演算処理手段301へ画像
データDI1を渡すため、メモリー・スイッチ507を
使ってRAM1とSIMD型演算処理手段301とを接
続し、画像データDI1をRAM1よりSIMD型演算
処理手段301へ流す。
SIMD型演算処理手段301からの画像データを出力
するため、メモリー・スイッチ507を使ってSIMD
型演算処理手段301とRAM1とを接続し、SIMD
型演算処理手段301からの画像データDI1をRAM
1にセーブする。
は、RAM1よりデータ入出力用バス501へ画像デー
タを渡すため、メモリー・スイッチ507とバス・スイ
ッチ502を使ってRAM1とデータ入出力用バス50
1とを接続し、画像データをRAM1よりデータ入出力
用バス501へ流す。
ーラーは3個(メモリー・コントローラー504〜50
6)あるから、画像データDI1のデータ入出力用バ
ス501→RAM1→SIMD型演算処理手段301、
画像データDI2のデータ入出力用バス501→RA
M2→SIMD型演算処理手段301、SIMD型演
算処理手段301→RAM3→DI1のデータ入出力用
バス501、SIMD型演算処理手段301→RAM
4→DI2のデータ入出力用バス501の4つのデータ
入出力動作を並行におこなうことができる。
506とメモリー・スイッチ507により、複数個のメ
モリー(RAM1〜RAM4)503を選択的に接続す
ることにより、メモリー容量を可変設定でき、複数の入
力画像データの蓄積に柔軟に対応できる。
コントローラー504〜506とメモリー・スイッチ5
07により複数のデータ入出力用バス501と複数のメ
モリー(RAM1〜RAM4)503を制御することに
より、メモリー503へのデータ転送幅を可変設定で
き、複数の機能動作に対する複数の処理データを柔軟に
入出力できる。
補助演算処理手段311A、311Bとの間の画像デー
タの授受について説明する。SIMD型演算処理手段3
01のレジスター・ファイルR2から出力された画像デ
ータは、メモリー・コントローラー510を介してメモ
リー508に蓄積される。
処理手段311Aは、画像データをメモリー・コントロ
ーラー510を介してメモリー508から受け取り、演
算結果をメモリー・コントローラー511によってメモ
リー509にストアする。その後、SIMD型演算処理
手段301はメモリー・コントローラー511からメモ
リー509の画像データをレジスター・ファイルR1に
受け取る。
ジスター・ファイルR4から出力された画像データは、
メモリー・コントローラー514を介してメモリー51
2に蓄積される。蓄積動作後、またはその最中に、補助
演算処理手段311Bは、画像データをメモリー・コン
トローラー514を介してメモリー512から受け取
り、演算結果をメモリー・コントローラー515によっ
てメモリー513にストアする。その後、SIMD型演
算処理手段301は、メモリー・コントローラー515
からメモリー513の画像データをレジスター・ファイ
ルR3に受け取る。
らの画像データは補助演算処理手段311A、311B
へ直接送ることも可能であり、また、補助演算処理手段
311A、311Bかの画像データをレジスター・ファ
イルR1、R3へ直接送ることも可能であり、いずれ
も、図示しない制御プログラムによって動作が決定され
る。
ている。たとえば、補助演算処理手段311Aが10ク
ロックで逐次演算処理とRAM1へのデータ出力を終え
る。したがって、SIMD型演算処理手段301は、た
とえば、画像処理3で、レジスター・ファイルR1を他
の演算処理に使うことが可能になり、その後、つぎのラ
インの画像処理1ためにレジスター・ファイルR1へ画
像データを転送しておくことが可能になる。以上の説明
では、クロック数を具体的に示しているが、これは理解
を助けるための一例であり、実際は処理の実現可能なク
ロックとすればよい。
01のレジスター・ファイル302を有効に使うことが
でき、一定時間に処理できる処理が増え、画像処理性
能、画像処理速度の向上を図ることができる。
応用例を示している。この実施の形態では、メモリー5
08、509、512、513とSIMD型演算処理手
段301のレジスター・ファイル302との間がメモリ
ー・コントローラー510、511、514、515を
介して双方向にデータ転送可能に接続されている。そし
て、メモリー508、509、512、513とSIM
D型演算処理手段301のレジスター・ファイル302
との間で、データ転送が双方向に可能になっている。
1、514、515はそれぞれ独立して制御可能であ
り、補助演算処理手段311A、311Bを使わない場
合でも、SIMD型演算処理手段301からメモリー5
08、509、512、513にアクセスすることがで
きる。
がメモリー508に対してメモリー・コントローラー5
10を介して読み書き可能な構成になっている。また、
メモリー・コントローラー510、511、514、5
15の制御により、補助演算処理手段311A、311
Bからの画像データも選択可能である。これにより、た
とえば、画像データのライン遅延処理が可能となり、画
像の主、副走査方向の演算処理などが実現可能となる。
に、メモリー508、509、512、513のための
メモリー・スイッチ801が設けられており、メモリー
508、509、512、513は、メモリー・スイッ
チ801、メモリー・コントローラー510、511、
514、515によってSIMD型演算処理手段301
および補助演算処理手段311A、311Bにプログラ
マブルに接続可能になっている。
311BおよびSIMD型演算処理手段301が、すべ
てのメモリー508、509、512、513を、プロ
グラマブルに、自由に選択可能に使用でき、SIMD型
演算処理手段301のレジスター・ファイル302から
任意のメモリー508、509、512、513にアク
セスでき、空いたメモリー508、509、512、5
13を選択することができる。
理手段301のレジスター・ファイル302のデータを
空いているメモリー508、509、512、513に
書き込み、読み出しが可能となり、メモリー・リソース
を有効活用でき、メモリーの空きを待たずに高速な画像
処理が可能となる。
た発明によれば、SIMD型演算処理手段とは別に設け
られた補助演算処理手段のうちの少なくとも一つがプロ
グラマブルな演算処理手段で構成され、この補助演算処
理手段における処理内容を変更できるから、入力された
複数のディジタル画像データに対して固定された画像処
理アルゴリズムによらず、プログラマブルな複数の機能
動作を実現でき、複数の画像データに対する画像処理を
高速におこない、複数の機能動作と画像処理動作を柔軟
に実現することのできる画像処理装置が得られるという
効果を奏する。
トローラーとメモリー・スイッチによって複数個のメモ
リーを選択的に接続することにより、メモリー容量を可
変設定できるから、複数の画像データの様々なデータの
形態に柔軟に対応でき、複数の機能動作で、メモリーを
有効活用できる画像処理装置が得られるという効果を奏
する。
とメモリー・コントローラーとメモリー・スイッチによ
り複数のデータ入出力用バスと複数のメモリーを制御す
ることにより、メモリーへのデータ転送幅を可変設定で
きるから、様々な入出力データの形態に柔軟に対応で
き、複数の機能動作に対する複数の処理データを柔軟に
入出力できる画像処理装置が得られるという効果を奏す
る。
段のうちの少なくとも一つが1画素単位で演算をおこな
う逐次型演算処理手段により構成されているから、逐次
型演算処理手段によってIIRフィルターなど、SIM
D演算で処理しにくい画像処理も容易に実現できる画像
処理装置が得られるという効果を奏する。
処理手段と補助演算処理手段とが並行動作するから、高
速な画像処理が可能となる画像処理装置が得られるとい
う効果を奏する。
処理手段による画像処理の際に、SIMD型演算処理手
段と逐次型演算処理手段との間で処理結果の授受がおこ
なわれ、補助演算処理手段での処理結果を使用すること
ができるから、複雑な画像処理をそれぞれのアーキテク
チャーに適した処理によって高速で容易におこなうこと
ができる画像処理装置が得られるという効果を奏する。
処理手段と補助演算処理手段との間にメモリーがあり、
このメモリーによってSIMD型演算手段のレジスター
を有効に使うことができるから、一定時間に処理できる
処理が増え、画像処理性能に優れ、画像処理速度が速い
画像処理装置が得られるという効果を奏する。
処理手段と補助演算処理手段との間に設けられたメモリ
ーとSIMD型演算処理手段のレジスターとの間のデー
タ転送が双方向に可能であり、補助演算手段を使用しな
いときには、SIMD型演算手段がそのメモリーを使用
できるから、可能な画像処理の幅が広い画像処理装置が
得られるという効果を奏する。
処理手段と補助演算処理手段との間に設けられたメモリ
ーは、メモリー・スイッチ、メモリー・コントローラー
によってSIMD型演算処理手段と補助演算処理手段に
プログラマブルに接続可能であり、SIMD型演算手段
のレジスターから任意のメモリーをアクセスできるか
ら、空いたメモリーを選択することが可能となり、複雑
な画像処理を効率よくおこなう画像処理装置が得られる
という効果を奏する。
の構成を機能的に示すブロック図である。
エア構成の一例を示すブロック図である。
すブロック図である。
像処理装置処理タイミングを示すタイム・チャートであ
る。
を示すブロック図である。
ングを示すタイム・チャートである。
を示すブロック図である。
を示すブロック図である。
ブロック線図である。
る。
図である。
AM4) 504,505,506 メモリー・コントローラー 507 メモリー・スイッチ 508,509,512、513 メモリー 510,511、513、514 メモリー・コントロ
ーラー 801 メモリー・スイッチ
Claims (9)
- 【請求項1】 SIMD型演算処理手段と、複数個のメ
モリーと、複数個のデータ入出力用バスと、前記SIM
D型演算処理手段とは別の複数個の補助演算処理手段
と、前記複数個のメモリーの制御をおこなうメモリー・
コントローラーと、前記複数個のメモリーの接続制御を
おこなうメモリー・スイッチと、前記複数個のデータ入
出力用バスの接続制御をおこなうバス・スイッチとを具
備し、入力された複数のディジタル画像データに対して
画像処理をおこない、複数の機能動作を実現する画像処
理装置であって、 前記補助演算処理手段のうちの少なくとも一つがプログ
ラマブルな演算処理手段であることを特徴とする画像処
理装置。 - 【請求項2】 前記メモリー・コントローラーと前記メ
モリー・スイッチにより前記複数個のメモリーを選択的
に接続することができ、メモリー容量が可変であること
を特徴とする請求項1に記載の画像処理装置。 - 【請求項3】 前記バス・スイッチと前記メモリー・コ
ントローラーと前記メモリー・スイッチにより前記複数
のデータ入出力用バスと前記複数のメモリーの制御をお
こなうことができ、前記メモリーへのデータ転送幅が可
変であることを特徴とする請求項1または2に記載の画
像処理装置。 - 【請求項4】 前記補助演算処理手段のうちの少なくと
も一つが1画素単位で演算をおこなう逐次型演算処理手
段であることを特徴とする請求項1〜3のいずれか一つ
に記載の画像処理装置。 - 【請求項5】 前記SIMD型演算処理手段と前記補助
演算処理手段とが並行動作することを特徴とする請求項
1〜4のいずれか一つに記載の画像処理装置。 - 【請求項6】 前記SIMD型演算処理手段による画像
処理の際に、当該SIMD型演算処理手段と前記逐次型
演算処理手段との間で処理結果の授受をおこない、補助
演算処理手段での処理結果を使用可能であることを特徴
とする請求項4または5に記載の画像処理装置。 - 【請求項7】 前記SIMD型演算処理手段と前記補助
演算処理手段との間にメモリーを有していることを特徴
とする請求項1〜6のいずれか一つに記載の画像処理装
置。 - 【請求項8】 前記SIMD型演算処理手段と前記補助
演算処理手段との間に設けられた前記メモリーと前記S
IMD型演算処理手段のレジスターとの間のデータ転送
が双方向に可能であることを特徴とする請求項7に記載
の画像処理装置。 - 【請求項9】 前記SIMD型演算処理手段と前記補助
演算処理手段との間に設けられた前記メモリーのための
メモリー・スイッチとメモリー・コントローラーとを有
し、前記SIMD型演算処理手段と前記補助演算処理手
段との間に設けられた前記メモリーは、メモリー・スイ
ッチ、メモリー・コントローラーによって前記SIMD
型演算処理手段と前記補助演算処理手段にプログラマブ
ルに接続可能であることを特徴とする請求項7または8
に記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28033299A JP2001101394A (ja) | 1999-09-30 | 1999-09-30 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28033299A JP2001101394A (ja) | 1999-09-30 | 1999-09-30 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001101394A true JP2001101394A (ja) | 2001-04-13 |
Family
ID=17623537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28033299A Pending JP2001101394A (ja) | 1999-09-30 | 1999-09-30 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001101394A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008102680A (ja) * | 2006-10-18 | 2008-05-01 | Hiroshima Univ | プロセッサおよびそれを用いたテーブル変換方法 |
JP2011109570A (ja) * | 2009-11-20 | 2011-06-02 | Kyocera Mita Corp | 画像処理用集積回路、及び画像処理装置 |
-
1999
- 1999-09-30 JP JP28033299A patent/JP2001101394A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008102680A (ja) * | 2006-10-18 | 2008-05-01 | Hiroshima Univ | プロセッサおよびそれを用いたテーブル変換方法 |
JP2011109570A (ja) * | 2009-11-20 | 2011-06-02 | Kyocera Mita Corp | 画像処理用集積回路、及び画像処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3789711B2 (ja) | 画像処理装置 | |
JP2001273267A (ja) | Simd型プロセッサー、並列処理装置、画像処理装置、複写機、プリンター、ファクシミリ装置、スキャナー、並列処理方法、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2001169022A (ja) | 画像処理装置 | |
JP2001076125A (ja) | 画像処理装置、画像処理装置における画像処理手順および画像処理のためのデータの追加、更新方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2003208607A (ja) | 画像処理装置、画像処理方法、制御プログラム及び記録媒体 | |
US6930793B1 (en) | Image processing apparatus, image processing method and computer readable recording medium for recording program for computer to execute the method | |
JP3887134B2 (ja) | 画像処理装置 | |
JP2001101394A (ja) | 画像処理装置 | |
JP2001126057A (ja) | 画像処理装置 | |
JP4402676B2 (ja) | 画像処理装置および画像処理方法 | |
JP2001092946A (ja) | 画像処理装置 | |
JP4063840B2 (ja) | 画像処理装置 | |
JP3887135B2 (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2002042119A (ja) | 画像処理装置 | |
JP3657161B2 (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2001186355A (ja) | 画像処理装置 | |
JP2005323406A (ja) | 画像処理装置、画像処理方法、その方法をコンピュータに実行させるプログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP4516336B2 (ja) | 画像処理装置、画像形成装置、画像処理方法、コンピュータプログラム及び記録媒体 | |
JP3785295B2 (ja) | 画像処理装置 | |
JP2001177682A (ja) | 画像処理装置 | |
JP2000307834A (ja) | 画像形成装置 | |
JP2001186333A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2001092949A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2001184502A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2001144891A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080122 |