JP2001092946A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2001092946A JP2001092946A JP26631099A JP26631099A JP2001092946A JP 2001092946 A JP2001092946 A JP 2001092946A JP 26631099 A JP26631099 A JP 26631099A JP 26631099 A JP26631099 A JP 26631099A JP 2001092946 A JP2001092946 A JP 2001092946A
- Authority
- JP
- Japan
- Prior art keywords
- image
- processing
- image processing
- processing means
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
像処理を各々の画像処理アルゴリズムに適したアーキテ
クチャの画像処理手段によっておこない、リソースを充
分に活用した高効率の画像処理をおこなうことができる
画像処理装置を提供する。 【解決手段】読み取った画像信号をディジタル変換され
た画像信号に変換し、もしくはディジタル的に生成され
た画像情報を画像信号に変換し、ディジタル変換された
画像信号を顕像として出力可能な画像信号になるように
処理し、前記ディジタル変換された画像信号に対し画像
処理をおこなうプログラマブルな画像処理手段を有する
画像処理装置において、画像処理手段を2種類以上の異
なったアーキテクチャによる演算処理手段、たとえば、
SIMD型演算処理手段301と、逐次型演算処理手段
501とによって構成する。
Description
かかり、ディジタル画像信号を転写紙に画像を再生する
装置、特にスキャナーから画像を読み込んで転写紙に画
像を画像を再生する装置に適用されるディジタル画像信
号に対して画像処理をおこなう画像処理装置に関するも
のである。
された画像データの処理をおこなうディジタル複写機が
登場し、さらに、ディジタル複写機が複写機としての機
能だけでなく、複写機の機能に加えて、ファクシミリの
機能、プリンターの機能、スキャナーの機能等の各機能
を複合したディジタル複合機が存在する。
画像処理装置として、読み取り信号の画像処理、メモリ
ーへの画像蓄積、複数機能の並行動作およびそれぞれの
画像処理の順序、回数を任意に設定できる制御手段を備
えた『画像処理装置』(たとえば、特開平8−2749
86号公報)が既に提案されており、この画像処理装置
では、各種の画像処理を一つの画像処理構成で実行する
ことができる。
は、画像処理の順序、回数を任意に設定できるから、入
力された画像データに対して最適な画像処理をおこなう
ことができ、各種の画像処理を一つの画像処理構成で実
行することができるが、並列処理型等の一つのアーキテ
クチャの画像処理ハードウエア(演算処理手段)しか備
えておらず、画像処理の内容に応じて好ましいアーキテ
クチャの演算処理手段を選択することはできない。
ルス応答フィルター)のような画像処理アルゴリズムに
よる画像処理は、並列処理型の演算処理手段による演算
処理が向いているが、IIRフィルター(無限インパル
ス応答フィルター)のような画像処理アルゴリズムによ
る画像処理は、並列処理型の演算処理手段による演算処
理には向いておらず、パイプライン処理をおこなうよう
な逐次処理型の演算処理手段による演算処理が向いてい
る。
リズムによる画像処理を選択的におこなうことがあるデ
ィジタル複合機では、一つのアーキテクチャの画像処理
ハードウエアしか備えていないと、リソースを充分に活
用した高効率の画像処理をおこなうことができないとい
う問題点があった。
解消するためになされたもので、異なる種類の画像処理
アルゴリズムによる画像処理を各々の画像処理アルゴリ
ズムに適したアーキテクチャの画像処理手段によってお
こない、リソースを充分に活用した高効率の画像処理を
おこなうことができる画像処理装置を提供することを目
的としている。
上記目的を達成するために、請求項1の発明にかかる画
像処理装置は、読み取った画像信号をディジタル変換さ
れた画像信号に変換し、もしくはディジタル的に生成さ
れた画像情報を画像信号に変換し、ディジタル変換され
た画像信号を顕像として出力可能な画像信号になるよう
に処理し、前記ディジタル変換された画像信号に対し画
像処理をおこなうプログラマブルな画像処理手段を有す
る画像処理装置において、前記画像処理手段は2種類以
上の異なったアーキテクチャによる演算処理手段によっ
て構成されていることを特徴とする。
理アルゴリズムに応じて異なるアーキテクチャによる演
算処理手段を使い分けることができる。
請求項1の発明のおいて、前記演算処理手段が、複数画
素データに対して同時に同じ演算をおこなうSIMD
(Single Instruction strea
m Multiple Data stream)型演
算処理手段と、1画素単位で演算をおこなう逐次型演算
処理手段とを有していることを特徴とする。
理アルゴリズムに応じてSIMD型演算処理手段と逐次
型演算処理手段とを使い分けることができる。
請求項2の発明において、前記逐次型演算処理手段が複
数の演算処理手段を有し、パイプライン処理をおこなう
ことを特徴とする。
手段がパイプライン処理により高速演算をおこなう。
請求項2または3の発明において、前記逐次型演算処理
手段と前記SIMD演算処理手段とが並行動作すること
を特徴とする。
手段とSIMD演算処理手段とが並行動作する。
請求項2〜4の発明において、前記SIMD型演算処理
手段による画像処理の際に、前記SIMD型演算処理手
段と前記逐次型演算処理手段との間で処理結果の授受を
おこなうことを特徴とする。
処理手段による画像処理の際に、前記SIMD型演算処
理手段と前記逐次型演算処理手段との間で処理結果の授
受がおこなわれる。
発明にかかる画像処理装置の好適な実施の形態を詳細に
説明する。
の原理について説明する。図1はこの発明の本実施の形
態にかかる画像処理装置の構成を機能的に示すブロック
図である。図1において、画像処理装置は、以下に示す
5つのユニットを含む構成である。
ユニット100と、画像データを読み取る画像読取ユニ
ット101と、画像を蓄積する画像メモリーを制御して
画像データの書き込み/読み出しをおこなう画像メモリ
ー制御ユニット102と、画像データに対し加工編集等
の画像処理を施す画像処理ユニット103と、画像デー
タを転写紙等に書き込む画像書込ユニット104と、で
ある。
ト100を中心に、画像読取ユニット101と、画像メ
モリー制御ユニット102と、画像処理ユニット103
と、画像書込ユニット104とがそれぞれ画像データ制
御ユニット100に接続されている。
ータ制御ユニット100によりおこなわれる処理として
は以下のようなものがある。たとえば、
ためのデータ圧縮処理(一次圧縮)、(2)一次圧縮デ
ータの画像データへの転送処理、(3)画像合成処理
(複数ユニットからの画像データを合成すること可能で
ある。また、データバス上での合成も含む。)、(4)
画像シフト処理(主走査および副走査方向の画像のシフ
ト)、(5)画像領域拡張処理(画像領域を周辺へ任意
量だけ拡大することが可能)、(6)画像変倍処理(た
とえば、50%または200%の固定変倍)、(7)パ
ラレルバス・インターフェース処理、(8)シリアルバ
ス・インターフェース処理(後述するプロセス・コント
ローラー211とのインターフェース)、(9)パラレ
ルデータとシリアルデータのフォーマット変換処理、
(10)画像読取ユニット101とのインターフェース
処理、(11)画像処理ユニット103とのインターフ
ェース処理、等である。
ット101によりおこなわれる処理としては以下のよう
なものがある。たとえば、
処理、(2)CCD(Charge Coupled
Device:電荷結合素子)での電気信号への変換処
理、(3)A/D変換器でのディジタル化処理、(4)
シェーディング補正処理(光源の照度分布ムラを補正す
る処理)、(5)スキャナーγ補正処理(読み取り経の
濃度特性を補正する処理)、等である。
メモリー制御ユニット102によりおこなわれる処理と
しては以下のようなものがある。たとえば、
ターフェース制御処理、(2)パラレルバス制御処理
(パラレルバスとのインターフェース制御処理)、
(3)ネットワーク制御処理、(4)シリアルバス制御
処理(複数の外部シリアルポートの制御処理)、(5)
内部バスインターフェース制御処理(操作部とのコマン
ド制御処理)、(6)ローカルバス制御処理(システム
・コントローラーを起動させるためのROM、RAM、
フォントデータのアクセス制御処理)、(7)メモリー
・モジュールの動作制御処理(メモリー・モジュールの
書き込み/読み出し制御処理等)、(8)メモリー・モ
ジュールへのアクセス制御処理(複数のユニットからの
メモリー・アクセス要求の調停をおこなう処理)、
(9)データの圧縮/伸張処理(メモリー有効活用のた
めのデータ量の削減するための処理)、(10)画像編
集処理(メモリー領域のデータクリア、画像データの回
転処理、メモリー上での画像合成処理等)、等である。
ット103によりおこなわれる処理としては以下のよう
なものがある。たとえば、
度分布ムラを補正する処理)、(2)スキャナーγ補正
処理(読み取り経の濃度特性を補正する処理)、(3)
MTF補正処理、(4)平滑処理、(5)主走査方向の
任意変倍処理、(6)濃度変換(γ変換処理:濃度ノッ
チに対応)、(7)単純多値化処理、(8)単純二値化
処理、(9)誤差拡散処理、(10)ディザ処理、(1
1)ドット配置位相制御処理(右寄りドット、左寄りド
ット)、(12)孤立点除去処理、(13)像域分離処
理(色判定、属性判定、適応処理)、(14)密度変換
処理、等である。
ット104によりおこなわれる処理としては以下のよう
なものがある。たとえば、
理)、(2)ドット再配置のための補正処理、(3)画
像信号のパルス制御処理、(4)パラレルデータとシリ
アルデータのフォーマット変換処理、等である。
つぎに、本実施の形態にかかる画像処理装置がディジタ
ル複合機を構成する場合のハードウエア構成について説
明する。図2は本実施の形態にかかる画像処理装置のハ
ードウエア構成の一例を示すブロック図である。
にかかる画像処理装置は、読取ユニット201と、セン
サー・ボード・ユニット202と、画像データ制御部2
03と、画像処理プロセッサー(画像処理手段)204
と、ビデオ・データ制御部205と、作像ユニット(エ
ンジン)206とを備える。また、本実施の形態にかか
る画像処理装置は、シリアルバス210を介して、プロ
セス・コントローラー211と、RAM212と、RO
M213とを備える。
は、パラレルバス220を介して、画像メモリー・アク
セス制御部221と、メモリー・モジュール222と、
ファクシミリ制御ユニット224と、さらに、画像メモ
リー・アクセス制御部221に接続されるシステム・コ
ントローラー231と、RAM232と、ROM233
と、操作パネル234とを備える。
ユニット100〜104との関係について説明する。す
なわち、読取ユニット201およびセンサー・ボード・
ユニット202により、図1に示した画像読取ユニット
101の機能を実現する。また同様に、画像データ制御
部203により、画像データ制御ユニット100の機能
を実現する。また同様に、画像処理プロセッサー204
により画像処理ユニット103の機能を実現する。
および作像ユニット(エンジン)206により画像書込
ユニット104を実現する。また同様に、画像メモリー
・アクセス制御部221およびメモリー・モジュール2
22により画像メモリー制御ユニットを実現する。
る。原稿を光学的に読み取る読取ユニット201は、ラ
ンプとミラーとレンズから構成され、原稿に対するラン
プ照射の反射光をミラーおよびレンズにより受光素子に
集光する。
ボード・ユニット202に搭載され、CCDにおいて電
気信号に変換された画像データはディジタル信号に変換
された後、センサー・ボード・ユニット202から出力
(送信)される。
力(送信)された画像データは画像データ制御部203
に入力(受信)される。機能デバイス(処理ユニット)
およびデータバス間における画像データの伝送は画像デ
ータ制御部203がすべて制御する。
フェース制御部)203は、画像データに関し、センサ
ー・ボード・ユニット202、パラレルバス220、画
像処理プロセッサー204間のデータ転送、プロセス・
コントローラー211と画像処理装置の全体制御を司る
システム・コントローラー231との間の通信をおこな
う。また、RAM212はプロセス・コントローラー2
11のワークエリアとして使用され、ROM213はプ
ロセス・コントローラー211のブートプログラム等を
記憶している。
おこなうプログラマブルな演算処理手段である。センサ
ー・ボード・ユニット202から出力(送信)された画
像データは、画像データ制御部203を経由して画像処
理プロセッサー204に転送(送信)され、画像処理プ
ロセッサー204にて光学系およびディジタル信号への
量子化に伴う信号劣化(スキャナー系の信号劣化とす
る)を補正され、再度、画像データ制御部203へ出力
(送信)される。
メモリー・モジュール222に対する画像データの書き
込み/読み出しを制御する。システムコントローラー2
31は、パラレルバス220に接続される各構成部の動
作を制御する。また、RAM232はシステム・コント
ローラー231のワークエリアとして使用され、ROM
233はシステム・コントローラー231のブートプロ
グラム等を記憶している。
なうべき処理を入力する。たとえば、処理の種類(複
写、ファクシミリ送信、画像読込、プリント等)および
処理の枚数等を入力する。これにより、画像データ制御
情報の入力をおこなうことができる。なお、ファクシミ
リ制御ユニット224の内容についての詳細は後述す
る。
ータの処理には、読み取り画像データをメモリー・モジ
ュール222に蓄積して再利用するジョブと、メモリー
・モジュール222に蓄積しないジョブとがあり、それ
ぞれの場合について説明する。
ル222に蓄積する例としては、1枚の原稿について複
数枚を複写する場合があり、この場合には、読取ユニッ
ト201を1回だけ動作させ、読取ユニット201によ
り読み取った画像データをメモリー・モジュール222
に蓄積し、メモリー・モジュール222に蓄積された画
像データを複数回読み出す。
としては、1枚の原稿を1枚だけ複写する場合があり、
この場合には、読み取り画像データをそのまま再生すれ
ばよいので、画像メモリー・アクセス制御部221によ
るメモリー・モジュール222へのアクセスをおこなう
必要はない。
合には、画像処理プロセッサー204から画像データ制
御部203へ転送されたデータは、再度、画像データ制
御部203から画像処理プロセッサー204へ戻され
る。画像処理プロセッサー204においては、センサー
・ボード・ユニット202におけるCCDによる輝度デ
ータを面積階調に変換するための画質処理をおこなう。
ッサー204からビデオ・データ制御部205に転送さ
れる。ビデオ・データ制御部205は、面積階調に変化
された信号に対し、ドット配置に関する後処理およびド
ットを再現するためのパルス制御をおこなう。その後、
画像データは作像ユニット206へ送られ、作像ユニッ
ト206が転写紙上に再生画像を形成する。
積し、画像読み出し時に付加的な処理、たとえば画像方
向の回転、画像の合成等をおこなう場合の画像データの
流れについて説明する。画像処理プロセッサー204か
ら画像データ制御部203へ転送された画像データは、
画像データ制御部203からパラレルバス220を経由
して画像メモリー・アクセス制御部221に送られる。
1の制御に基づいて、画像データとメモリー・モジュー
ル222のアクセス制御、外部PC(パーソナル・コン
ピューター)223のプリント用データの展開、メモリ
ー・モジュール222の有効活用のための画像データの
圧縮/伸張をおこなう。
られた画像データは、データ圧縮後、メモリー・モジュ
ール222に蓄積され、蓄積された画像データは必要に
応じて読み出される。読み出された画像データは、伸張
され、本来の画像データに戻し画像メモリー・アクセス
制御部221からパラレルバス220を経由して画像デ
ータ制御部203へ戻される。
セッサー204への転送後は画質処理、およびビデオ・
データ制御部205でのパルス制御をおこない、作像ユ
ニット206において転写紙上に再生画像を形成する。
画像データの流れにおいて、パラレルバス220および
画像データ制御部203でのバス制御により、ディジタ
ル複合機の機能を実現する。
ータを画像処理プロセッサー204にて画像処理を実施
し、画像データ制御部203およびパラレルバス220
を経由してファクシミリ制御ユニット224へ転送する
ことによりおこなわれる。ファクシミリ制御ユニット2
24は、通信網へのデータ変換をおこない、それを公衆
回線(PN)225へファクシミリデータとして送信す
る。
25からの回線データをファクシミリ制御ユニット22
4にて画像データへ変換し、パラレルバス220および
画像データ制御部203を経由して画像処理プロセッサ
ー204へ転送することによりおこなわれる。この場
合、特別な画質処理はおこなわず、ビデオ・データ制御
部205においてドット再配置およびパルス制御をおこ
ない、作像ユニット206において転写紙上に再生画像
を形成する。
クシミリ送受信機能、プリンター出力機能が並行に動作
する状況において、読取ユニット201、作像ユニット
206およびパラレルバス220の使用権のジョブへの
割り振りは、システム・コントローラー231およびプ
ロセス・コントローラー211において制御する。
ータの流れを制御し、システム・コントローラー231
はシステム全体を制御し、各リソースの起動を管理す
る。また、ディジタル複合機の機能選択は、操作パネル
(操作部)234においておこなわれ、操作パネル(操
作部)234の選択入力によって、コピー機能、ファク
シミリ機能等の処理内容を設定する。
ス・コントローラー211は、パラレルバス220、画
像データ制御部203およびシリアルバス210を介し
て相互に通信をおこなう。具体的には、画像データ制御
部203内においてパラレルバス220とシリアルバス
210とのデータ・インターフェースのためのデータフ
ォーマット変換をおこなうことにより、システム・コン
トローラー231とプロセス・コントローラー211間
の通信をおこなう。
画像処理プロセッサー204を構成する演算処理手段に
ついて説明する。画像処理プロセッサー204は、図3
に示されているようなSIMD型演算処理手段(SIM
D型プロセッサー)301と、図4に示されているよう
な逐次処理型演算処理手段401、図5に示されている
ようなパイプライン構成の逐次処理型演算処理手段50
1を有している。
本構成を示しており、SIMD型演算処理手段301は
レジスター・ファイル303に対して並列にn個接続さ
れたALU(算術論理演算ユニット)302を有してい
る。ALU302は、2画素データを入力し、加算、減
算、乗算、除算、論理演算等をおこなうユニットであ
り、1命令で同時にn個のALU302が同じ演算をお
こなう。演算結果はレジスター・ファイル303に書き
戻される。レジスター・ファイル303はn個のレジス
ターを1セットとしてm組で構成される。
本構成を示しており、逐次処理型演算処理手段401
は、一つのALU402と、p個レジスターによるレジ
スター・ファイル403とにより構成されている。パイ
プライン構成の逐次処理型演算処理手段501は、図5
に示されているように、データ入力部504とデータ出
力部505との間に、一つのALU502とp個レジス
ターによるレジスター・ファイル503との対を複数
対、互いに並列に有している。
IMD型演算処理手段301について説明する。図6は
FIRフィルターの特性を示している。主走査方向3タ
ップ、副走査方向1タップのFIRフィルターの場合、
式(1)による演算をおこなう。
(1)を図式化して示している。FIRフィルターで
は、入力データIDnがK1倍され、1画素遅延したデ
ータIDn-1がK2倍され、2画素遅延したデータIDn
-2がK3倍され、それらの合計がODnとなる。通常、
これらの演算は1画素ごとにおこなわれるため、画素数
分の演算時間がかかる。また、ハードウエアで構成した
場合、K1,K2,K3などのパラメータは固定とな
る。
Rフィルターの演算手順を説明する。なお、ここでは、
演算手順を示し、SIMD型プロセッサー301の動作
説明をおこなうのが目的であるため、浮動小数点の扱い
等については深く言及しない。ここでは、ALU302
を7つ並列に持ち、レジスター・ファイル303は7つ
の並列なレジスターを3セット持つSIMD型演算処理
手段301の動作を説明する。
をレジスターREG1iにストアする。すなわち、手順
1では、入力データD1〜D7すべてにおいてDi・K
1をおこない、各演算結果をレジスターREG1にスト
アする。
をレジスターREG2iにストアする。すなわち、入力
データD1〜D7すべてにおいてDi×K2をおこな
い、各演算結果をレジスターREG2へストアする。
1)を演算し、演算結果をレジスターRREG3iにス
トアする。すなわち、REG1とREG2を加算する。
注目画素i番目に対してREG2はi+1番目を加算す
る。
をレジスターREG1iへストアする。すなわち、入力
データD1〜D7すべてにおいてDi・K3をおこな
い、各演算結果をレジスターREG1にストアする。
2)を演算し、演算結果をREG2iへストアする。す
なわち、REG3とREG1を加算する。注目画素i番
目に対してREG1はi+2番目を加算する。以上で、
REG2iに7画素の演算結果がストアされる。
以下、四捨五入して出力データを生成する。
0.25とした場合のFIRフィルターの計算例を図8
に示している。なお、OD6,OD7が不定なのは、O
D8,OD9が存在しないためで、通常は0にクランプ
する。
01を用いると、5ステップで、n画素の演算が可能と
なる。なお、K1〜K3の値はレジスター・ファイル3
03へデータをロードすることによりプログラマブルで
あり、係数を自由に選択できる。
たように、非常に高速な処理が可能であるが、アルゴリ
ズムによってはその能力が発揮されない場合がある。I
IRフィルターがその1例であり、それについて説明す
る。
る。IIRフィルターは、式(2)の演算をおこなう。
式(2)を図式化して示している。IIRフィルターの
場合、演算後濃度ODnは主走査方向の一つ前の演算結
果ODn-1と現データIDnから求まる。このようなアル
ゴリズムの場合、主走査方向に一気に演算をおこなうS
IMD型演算処理手段はそのメリットが活かせない。こ
れは、1画素ごとに演算し、それをつぎの演算に使うた
めである。従来、この部分はハードワイヤーロジックで
作るしかなかった。
フィルターの演算は図4に示されているような一つのA
LU構成を基本とした逐次型演算処理手段401により
おこない、係数変更などを可能にした。この場合、以下
の手順により演算が可能である。
をロードする。 Di・Kを演算してレジスター3にストアする。 レジスター1に(1−K)をロードする。 レジスター0・レジスター1を演算して結果をレジス
ター2にストアする。 レジスター2+レジスター3を演算して結果をレジス
ター0にストアする。 レジスター0の値を結果をOiに出力する。 新しいデータDi+1を入力する。
403にロードする値を変更することにより容易に変更
ができ、いろいろな特性のIIRフィルターが実現可能
である。
段を用いることにより、画像処理アルゴリズムに適した
処理がプログラマブルにおこなわれる。
IIRフィルターの例では、演算に5ステップ必要であ
り、これは1画素の演算結果を得るのに5ステップかか
ることを意味する。これでは、n画素の演算をおこなう
とき5・nステップ必要になってしまうことになる。
逐次型演算処理手段501が、ALU502を複数個有
し、パイプライン処理をおこなうことにより、IIRフ
ィルター演算を高速化することができる。
いるように、一定画素ごとに処理手順を並列化して高速
化する手段であり、この例では、5画素ごとに一つの処
理をおこなうようにしている。IIRフィルターの演算
例で、演算器を使う処理は、、、であるため演算
器は3つ必要になる。パイプライン処理の採用により1
画素の処理に5ステップ必要であったIIRフィルター
処理が1画素ごとに出力され高速化が実現できる。以
上、プログラマブルな演算処理手段の基本機能と基本高
速化手段を説明した。
本発明例による画像処理について説明する。ここで、説
明の前提として、FIRフィルターのようにSIMD型
演算処理手段301で演算可能な画像処理アルゴリズム
をSIMD向きアルゴリズム(SIMD向き画像処
理)、IIRフィルターのように逐次型演算処理手段4
01,501で演算可能な画像処理アルゴリズムを逐次
型向きアルゴリズム(逐次型向き画像処理)と呼ぶ。
め、1ラインの画素数を20画素とし、画像処理1はS
IMD型演算処理手段301で6ステップ、画像処理2
は同じく4ステップ、画像処理3は同じく9ステップか
かるものとし、逐次型演算処理手段501は、パイプラ
イン処理(画像処理4)をおこない、1画素ごとに出力
できるものとする。また、パイプライン処理の1画素目
の遅延、SIMD演算による1画素目の遅延等は重要で
ないので、ここでは考慮しない。
処理装置における画像処理プロセッサー204の構成例
1を、図13は構成例1における画像処理を示してい
る。これは、画像処理1〜4が直列に接続された例であ
り、画像処理1〜3はSIMD向き画像処理部であり、
画像処理4は逐次型向き画像処理部とする。この場合の
処理タイミングが図14に示されている。構成例1の画
像処理プロセッサー204は、SIMD型演算処理手段
301と逐次処理型演算処理手段501とを直列に有し
ている。
処理に6+4+9+20=39ステップかかる。特に高
速処理を必要としない場合や画像処理を逐次で処理した
いときにこのような構成となる。各画像処理間はデータ
を渡すだけなので、特別な処理は不要である。たとえ
ば、画像処理1として拡大、縮小処理、画像処理2とし
てFIRフィルター処理、画像処理3として画像白マス
ク処理、画像処理4としてIIRフィルターを使った処
理などがあげられる。なお、処理の順番は必要に応じて
変えることがある。
処理装置における画像処理プロセッサー204の構成例
2を、図16は構成例2における画像処理を示してい
る。構成例2は、画像処理をSIMD演算向きと逐次型
向きとで並行に処理する場合である。構成例2における
画像処理プロセッサー204は、SIMD型演算処理手
段301と逐次処理型演算処理手段501とを互いに並
列に有し、SIMD型演算処理手段301と逐次処理型
演算処理手段501の出力側にセレクタ1501を設け
ている。
必要でない場合に有効で、たとえば上記と同じ画像処理
を想定し(画像処理1として拡大、縮小処理、画像処理
2としてFIRフィルター処理、画像処理3として画像
白マスク処理、画像処理4としてIIRフィルターを使
った処理)、画像処理1〜3までが通常処理であり、必
要に応じてセレクタ1501により画像処理4に切り替
えることができるものである。この場合の処理タイミン
グは図17に示されており、1ライン処理時間は20ス
テップですむようになる。
処理装置における画像処理プロセッサー204の構成例
3を、図19は構成例2における画像処理を示してい
る。構成例3は、SIMD型演算処理手段301と逐次
処理型演算処理手段501とを互いに並列に有し、逐次
処理型演算処理手段501の結果をSIMD型演算処理
手段301が使用する場合である。
1、図22に示されているような地肌除去などの場合に
有効である。IIRフィルターはFIRフィルターにく
らべ少ない演算数で強い平滑化が可能なため、地肌除去
などに向いている。よって逐次型演算処理手段が必要と
なる。
ルターで処理されたODnを画素ごとに減算することに
より、図22に示されているような地肌部を除去した画
像を得られる。この場合の演算式はODn=IDn−
(IIRフィルター演算後ODn)であり、(IIRフ
ィルター演算後ODn)は画像処理4による演算後の出
力データである。
れている。なお、SIMD型演算処理手段301は、ま
ずレジスター・ファイル303に1ライン分の画素(こ
こでは20画素)をためる必要がある。その間に、逐次
型演算処理501はIIRフィルター処理を逐次的にお
こなう。
01の画像処理手段1で使用しないレジスター・ファイ
ルに順次ため込んでいく。その処理は1ライン時間後に
は終了している。SIMD型演算処理手段301はその
1ライン時間後から画像処理4の結果を利用して画像処
理1を実行する。
処理装置における画像処理プロセッサー204の構成例
4を、図24は構成例4における画像処理を示してい
る。構成例4は、SIMD型演算処理手段301と逐次
処理型演算処理手段501の並列構成を前後2組有して
おり、後段のSIMD型演算処理手段301による画像
処理5と、後段の逐次処理型演算処理手段501による
画像処理6を追加したものである。タイミングは図示し
ないが、地肌除去機能と誤差拡散処理など、IIRフィ
ルターを2個所以上に使用する場合に有効となる。
構成例)図25はSIMD型演算処理手段301の具体
的構成を示している。SIMD(Single Ins
truction stream MultipleD
ata stream)は複数のデータに対し、単一の
命令を並列に実行させるもので、複数のPE(プロセッ
サー・エレメント)より構成される。
ター(Reg)2501、他のPEのレジスターをアク
セスするためのマルチプレクサー(MUX)2502、
バレルシフター(Shift Expand)250
3、論理演算器(ALU)2504、論理結果を格納す
るアキュムレーター(A)2505、アキュムレーター
の内容を一時的に対比させるテンポラリー・レジスター
(F)2506から構成される。
よびデータバス(リード線およびワード線)に接続され
ており、処理を規定する命令コード、処理の対象となる
データを格納する。レジスター2501の内容は論理演
算器2504に入力され、演算処理結果はアキュムレー
ター2505に格納される。結果をPE外部に取り出す
ために、テンポラリー・レジスター2506に一旦退避
させる。テンポラリー・レジスター2506の内容を取
り出すことにより、対象データに対する処理結果が得ら
れる。
処理の対象データをPEごとに異なる状態で与え、隣接
PEのレジスター2501の内容をマルチプレクサー2
502において参照することで、演算結果は並列処理さ
れ、各アキュムレーター2505に出力される。
画素後とにPEに配置し、同一の命令コードで演算処理
させれば、1画素づつ逐次処理するよりも短時間で1ラ
イン分の処理結果が得られる。特に、空間フィルター処
理、シェーディング補正処理はPEごとの命令コードは
演算式そのもので、PEすべてに共通に処理を実施する
ことができる。
ば、実行する画像処理アルゴリズムに応じて異なるアー
キテクチャによる演算処理手段をSIMD演算処理手段
301と逐次型演算処理手段401とで使い分けること
ができる。
演算処理手段501を使うことにより、逐次型演算処理
も高速演算でおこなうことができる。また、演算処理手
段をSIMD演算処理手段301と逐次型演算処理手段
401,501とが並行動作するから、画像処理アルゴ
リズムに応じて最適なアーキテクチャを選択して高速に
演算をおこなうことができる。
1による画像処理の際に、SIMD型演算処理手段30
1と逐次型演算処理手段401,501との間で処理結
果の授受がおこなわれ、複雑な画像処理演算を高速でお
こなうことができる。このように、画像処理アルゴリズ
ムを選ばずリソースを充分に活用した高効率の画像処理
をおこなうことができるものである。
1に記載の発明によれば、実行する画像処理アルゴリズ
ムに応じて異なるアーキテクチャによる演算処理手段を
使い分けることができ、画像処理アルゴリズムを選ばず
リソースを充分に活用した高効率の画像処理をおこなう
ことができる画像処理装置が得られるという効果を奏す
る。
する画像処理アルゴリズムに応じてSIMD型演算処理
手段と逐次型演算処理手段とを使い分けることができ、
画像処理アルゴリズムを選ばずリソースを充分に活用し
た高効率の画像処理を高速演算のもとにおこなうことが
できる画像処理装置が得られるという効果を奏する。
算処理手段がパイプライン処理をおこなうから、逐次型
演算処理も高速演算でおこなう画像処理装置が得られる
という効果を奏する。
算処理手段とSIMD演算処理手段とが並行動作するか
ら、画像処理アルゴリズムに応じて最適なアーキテクチ
ャを選択して高速に演算をおこなう画像処理装置が得ら
れるという効果を奏する。
型演算処理手段による画像処理の際に、SIMD型演算
処理手段と逐次型演算処理手段との間で処理結果の授受
がおこなわれ、複雑な画像処理演算を高速でおこなう画
像処理装置が得られるという効果を奏する。
の構成を機能的に示すブロック図である。
エア構成の一例を示すブロック図である。
るSIMD型演算処理手段の一例を示すブロック図であ
る。
る逐次処理型演算処理手段の一例を示すブロック図であ
る。
るパイプライン構成の逐次処理型演算処理手段の一例を
示すブロック図である。
ある。
る。
である。
れるパイプライン構成の逐次処理型演算処理手段による
パイプライン処理の様子を示す説明図である。
理プロセッサーの構成例1を示すブロック図である。
ック図である。
を示すタイムチャートである。
理プロセッサーの構成例2を示すブロック図である。
ック図である。
を示すタイムチャートである。
理プロセッサーの構成例3を示すブロック図である。
ック図である。
を示すタイムチャートである。
る。
理プロセッサーの構成例4を示すブロック図である。
ック図である。
れるSIMD型プロセッサーの概略構成を示す説明図で
ある。
d) 2504 論理演算器(ALU) 2505 アキュムレーター(A) 2506 テンポラリー・レジスター(F)
Claims (5)
- 【請求項1】 読み取った画像信号をディジタル変換さ
れた画像信号に変換し、もしくはディジタル的に生成さ
れた画像情報を画像信号に変換し、ディジタル変換され
た画像信号を顕像として出力可能な画像信号になるよう
に処理し、前記ディジタル変換された画像信号に対し画
像処理をおこなうプログラマブルな画像処理手段を有す
る画像処理装置において、 前記画像処理手段は2種類以上の異なったアーキテクチ
ャによる演算処理手段によって構成されていることを特
徴とする画像処理装置。 - 【請求項2】 前記演算処理手段は、複数画素データに
対して同時に同じ演算をおこなうSIMD(Singl
e Instruction streamMulti
ple Data stream)型演算処理手段と、
1画素単位で演算をおこなう逐次型演算処理手段とを有
していることを特徴とする請求項1記載の画像処理装
置。 - 【請求項3】 前記逐次型演算処理手段は複数の演算処
理手段を有し、パイプライン処理をおこなうことを特徴
とする請求項2記載の画像処理装置。 - 【請求項4】 前記逐次型演算処理手段と前記SIMD
演算処理手段とが並行動作することを特徴とする請求項
2または3記載の画像処理装置。 - 【請求項5】 前記SIMD型演算処理手段による画像
処理の際に、前記SIMD型演算処理手段と前記逐次型
演算処理手段との間で処理結果の授受をおこなうことを
特徴とする請求項2〜4のいずれか一つに記載の画像処
理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26631099A JP2001092946A (ja) | 1999-09-20 | 1999-09-20 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26631099A JP2001092946A (ja) | 1999-09-20 | 1999-09-20 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001092946A true JP2001092946A (ja) | 2001-04-06 |
Family
ID=17429159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26631099A Pending JP2001092946A (ja) | 1999-09-20 | 1999-09-20 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001092946A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009187240A (ja) * | 2008-02-06 | 2009-08-20 | Ricoh Co Ltd | 画像処理方法 |
JP2011510547A (ja) * | 2008-01-18 | 2011-03-31 | テセラ テクノロジーズ アイルランド リミテッド | 画像処理方法および装置 |
-
1999
- 1999-09-20 JP JP26631099A patent/JP2001092946A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011510547A (ja) * | 2008-01-18 | 2011-03-31 | テセラ テクノロジーズ アイルランド リミテッド | 画像処理方法および装置 |
JP2009187240A (ja) * | 2008-02-06 | 2009-08-20 | Ricoh Co Ltd | 画像処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6954281B2 (en) | Method and apparatus for image processing, and a computer product | |
JP2001188898A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
US20050237570A1 (en) | Image processing apparatus, image processing method and computer readable recording medium for recording program for computer to execute the method | |
JP2003208607A (ja) | 画像処理装置、画像処理方法、制御プログラム及び記録媒体 | |
JP3887134B2 (ja) | 画像処理装置 | |
JP2001092946A (ja) | 画像処理装置 | |
US6963420B1 (en) | Image processing apparatus | |
JP4402676B2 (ja) | 画像処理装置および画像処理方法 | |
JP2001101394A (ja) | 画像処理装置 | |
JP3887135B2 (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2003250031A (ja) | 画像処理装置および画像処理方法 | |
JP2002359743A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラム、並びにそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP4516336B2 (ja) | 画像処理装置、画像形成装置、画像処理方法、コンピュータプログラム及び記録媒体 | |
JP2005094126A (ja) | 画像処理装置および画像処理方法およびコンピュータで実行可能な画像処理プログラム | |
JP2003346139A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2001274993A (ja) | 画像処理装置、プリンター装置、複写装置、ファクシミリ装置、画像形成複合装置、画像処理方法およびその方法を記録したコンピュータ読み取り可能な記録媒体 | |
JPS59119969A (ja) | 通信装置 | |
JP2001167063A (ja) | 画像処理装置 | |
JP3657161B2 (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2002051220A (ja) | 画像処理装置 | |
JP2001092949A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2001169106A (ja) | 画像処理装置 | |
JP2002218229A (ja) | 画像処理装置、画像処理方法、画像処理方法をコンピュータに実行させるプログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2002218248A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2001184502A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080122 |