JP5304169B2 - 画像処理装置および画像処理方法 - Google Patents

Description

本発明は、原稿の画像を読み取ることで画像データを生成し、生成された画像データを処理する際に、原稿の読取位置のごみを検知する画像処理装置および画像処理方法に関する。

ＭＦＰ（マルチファンクションプリンタ）などの画像処理装置に用いられる画像読取装置として、図２５に示すような両面同時読取機能を備えたものがある（特許文献１参照）。この画像読取装置の上部にはシートスルー方式のＡＤＦ１０１が設けられ、下部には縮小光学読取装置１０２が設けられている。

ＡＤＦ１０１は、原稿を載置するための原稿トレイ１５１と、原稿の画像を読み取り、アナログの電気信号に変換するＣＩＳ（Ｃｏｎｔａｃｔ Ｉｍａｇｅ Ｓｅｎｓｏｒ：密着型イメージセンサ）１３５と、読取後の原稿が排出される排紙トレイ１５２とを備えている。また、ピックアップローラ１５３、搬送ドラム１５４、及び排紙ローラ１５７などからなる原稿搬送機構を備え、原稿トレイ１５１に載置された原稿をＣＩＳ１３５に対向する位置を経て排紙トレイ１５２へ搬送するように構成されている。ＣＩＳ１３５は、図示しないＬＥＤ光源、セルフォックレンズアレイ、イメージセンサ素子、Ａ／Ｄ変換回路、デジタル処理回路等で構成されている。ＣＩＳ１３５に対向する位置には基準白ローラ１３７が配置されている。

縮小光学読取装置１０２は、キセノンランプ１６０及びミラーを有する第１キャリッジ１７４と、２枚のミラーを有する第２キャリッジ１７６と、レンズ１７８と、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：電荷結合素子）センサ１６１と、ＣＣＤセンサ１６１からの信号を処理する信号処理部を搭載したセンサボードユニット（ＳＢＵ）と、第１キャリッジ１７４及び第２キャリッジ１７６を駆動する図示しない駆動部を備えている。縮小光学読取装置１０２の上面には、コンタクトガラス１８０及び読取窓１８１が設けられている。コンタクトガラス１８０の読取窓１８１側の端部上には基準白板１８２が配置されている。

この画像読取装置は、ＡＤＦ１０１により原稿を搬送させながら、原稿の両面の画像を読み取る原稿両面読取モードを備えている。このモードでは、縮小光学読取装置１０２の第１キャリッジ１７４が読取窓１８１の下方位置に固定された状態で、ＡＤＦ１０１の原稿トレイ１５１に積載された原稿を原稿搬送機構により搬送し、読取窓１８１上を通過する際に原稿の表面を読み取り、ＣＩＳ１３５に対向する位置を通過するときに原稿の裏面を読み取ることにより、１回の原稿搬送で表裏両面を読み取ることができる。

図２６は文献に記載されたものではないが、図２５に示すような画像読取装置を備えた画像処理装置のブロック構成を示す図である。この画像処理装置では、エンジン側にメモリを設け、原稿の表面及び裏面の画像データをメモリに書き込み、その後、原稿表面の画像データをメモリから読み出し、スキャナ画像処理を施した後、コントローラ側に送信する。次いで原稿裏面の画像データをメモリから読み出し、スキャナ画像処理を施した後、コントローラ側に送信する。

表面原稿を光学的に読み取る読取ユニット１は、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子であるＣＣＤに集光する。受光素子は、表面センサーボードユニット（ＳＢＵ＿Ｕ）２に搭載され、受光素子により電気信号に変換された画像信号はデジタル信号に変換された後、表面センサーボードユニット２からバッファメモリコントローラ（ＢＭＣＮＴ）５１に出力される。

同様に、裏面原稿を読み取る読み取りユニット３は、裏面の原稿に密着したＣＩＳにより原稿データが読み取られて電気信号に変換され、裏面センサーボードユニット（ＳＢＵ＿Ｄ）４にてデジタル信号に変換された後、裏面センサーボードユニット４からバッファメモリコントローラ５１に出力される。

表面センサーボードユニット２から出力される表面画像データと裏面センサーボードユニット４から出力される裏面画像データは、バッファメモリコントローラ５１を介して、一旦バッファメモリ（ＢＭＥＭ）６に蓄積される。その後、まず表面画像データがバッファメモリ６から画像処理プロセッサ（ＩＰＰ）７へ転送され、読取時に生起する信号劣化が補正され、画像データ制御部（ＣＤＩＣ）８に入力される。

機能デバイス及びデータバス間における画像データの伝送は画像データ制御部８が全て制御する。また、画像データ制御部８は画像データに関し、センサーボードユニット２，４、パラレルバス１１、画像処理プロセッサ７間のデータ転送、全体制御を司るシステムコントローラ１３と画像データに対するプロセスコントローラ２２間の通信を行う。

画像処理プロセッサ７から画像データ制御部８へ転送された表面画像データは、画像データ制御部８からパラレルバス１１を経由して画像メモリアクセス制御部（ＩＭＡＣ）１２に送られる。ここではシステムコントローラ１３の制御に基づき画像データとメモリ（ＭＥＭ）１５のアクセス制御、ネットワーク１６に接続された外部ＰＣ（パーソナルコンピュータ）のプリント用データの展開、メモリ有効活用のための画像データの圧縮／伸張を行う。

画像メモリアクセス制御部１２へ送られたデータはデータ圧縮後、メモリ１５に書き込まれ、その後必要に応じて読み出される。メモリ１５に表面画像データが書き込まれると、次にバッファメモリ６から裏面画像データが読み出され、表面画像データと同様の経路にてメモリ１５に書き込まれる。メモリ１５から読み出された原稿両面の画像データは伸張され、本来の画像データに戻され、画像メモリアクセス制御部１２からパラレルバス１１を経由して画像データ制御部８へ戻される。

画像データ制御部８から画像処理プロセッサ７への転送後は画像処理プロセッサ７による画質処理、及びビデオデータ制御部（ＶＤＣ）９でのパルス制御を行い、作像ユニット１０において転写紙上に再生画像を形成する。

画像データの流れにおいて、パラレルバス１１及び画像データ制御部８でのバス制御により、ＭＦＰの機能を実現する。複数ジョブ、例えばコピー機能、スキャナ機能、プリンタ出力機能が並行に動作する状況において、読取ユニット１，３、作像ユニット１０及びパラレルバス１１の使用権のジョブへの割り振りをシステムコントローラ１３及びプロセスコントローラ２２にて制御する。プロセスコントローラ２２は画像データの流れを制御し、システムコントローラ１３はシステム全体を制御し、各リソースの起動を管理する。ＭＦＰの機能選択は操作パネル１７にて選択入力し、コピー機能、スキャナ機能等の処理内容を設定する。システムコントローラ１３とプロセスコントローラ２２はパラレルバス１１、画像データ制御部８及びシリアルバス２１を介して相互に通信を行う。画像データ制御部８内に於いてパラレルバス１１とシリアルバス２１とのデータインタフェースのためのデータフォーマット変換を行う。

またスキャナアプリ（スキャナ機能）では、読取ユニット１で読み取られ、表面センサーボードユニット２から出力される原稿表面の画像データと、読取ユニット３で読み取られ、裏面センサーボードユニット４から出力される原稿裏面の画像データに対して、画像処理プロセッサ７にて画質処理を施し、画像データ制御部８からパラレルバス１１、画像メモリアクセス制御部１２を介してメモリ１５あるいはハードディスク（ＨＤＤ）１４に格納し、そこから必要に応じてネットワーク１６を介してパソコン（ＰＣ）に表裏両面の原稿画像データを送る。

図２７にバッファメモリコントローラ５１のブロック構成を示す。表面センサーボードユニット２から入力される表面画像データは、表面画像入力制御部５１１、表メモリライト制御部５１２、メモリアクセス調停部５１３、メモリＩ／Ｆ（インタフェース）制御部５１４を介して、バッファメモリ６に書き込まれる。一方、裏面センサーボードユニット４から入力される裏面画像データは、裏面画像入力制御部５１５、裏メモリライト制御部５１６、メモリアクセス調停部５１３、メモリＩ／Ｆ制御部５１４を介して、バッファメモリ６に書き込まれる。

バッファメモリ６に蓄積されている表面あるいは裏面の画像データは、メモリＩ／Ｆ制御部５１４、メモリアクセス調停部５１３、メモリリード制御部５１７を介して、画像処理プロセッサ７に出力される。

図２８に画像処理プロセッサ７のブロック構成を示す。バッファメモリコントローラ５１から入力される原稿画像データは、入力Ｉ／Ｆ７１からスキャナ画像処理部７２へ伝送される。ここでは原稿画像データの読取時の劣化補正が目的で、シェーディング補正、スキャナγ補正、ＭＴＦ（Ｍｏｄｕｌａｔｉｏｎ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）補正、ごみ検知、ごみ補正等を行う。読取画像データの補正処理終了後、出力Ｉ／Ｆ７３を介して画像データ制御部８へ画像データを転送する。

転写紙への出力時は、画像データ制御部８からの画像データを入力Ｉ／Ｆ７４より受け、画質処理部７５に於いて面積階調処理を行う。面積階調処理には濃度変換、ディザ処理、誤差拡散処理等があり、階調情報の面積近似を主な処理とする。画質処理後のデータは出力Ｉ／Ｆ７６を介してビデオデータ制御部９へ出力される。一旦スキャナ画像処理された画像データをメモリ１５に蓄積しておけば、画質処理の内容を変えることによって種々の再生画像を確認することができる。例えば再生画像の濃度を変化させたり、ディザマトリクスの線数を変更してみたりすることで、再生画像の雰囲気を変更できる。このとき、処理を変更する度に画像を読取ユニット１，３から読み込み直す必要はなく、メモリ１５に蓄積されている画像データを読み出せば同一データに対し、何度でも異なる処理を実施できる。また、単体スキャナの場合、スキャナ画像処理と階調処理を合わせて実施し、画像データ制御部８へ出力する。処理の切り替え、処理手順の変更等はコマンド制御部７７において管理する。

図２９に画像データ制御部８のブロック構成を示す。画像データ入力制御部８１では、画像処理プロセッサ７でスキャナ画像補正されたデータが入力される。入力されたデータはパラレルバス１１での転送効率を高めるためにデータ圧縮部８２においてデータ圧縮される。そしてパラレルデータＩ／Ｆ８４を介してパラレルバス１１へ送出される。一方、パラレルバス１１からパラレルデータＩ／Ｆ８４を介して入力される画像データは、バス転送のために圧縮されており、データ伸張部８５で伸張される。伸張された画像データは画像データ出力制御部８６から画像処理プロセッサ７へ転送される。

さらに画像データ制御部８はパラレルデータとシリアルデータの変換機能を併せ持つ。システムコントローラ１３はパラレルバス１１にデータを転送し、プロセスコントローラ２２はシリアルバス２１にデータを転送する。画像データ制御部８は２つのコントローラの通信のためにデータ変換を行う。

図３０にビデオデータ制御部９のブロック構成を示す。入力される画像データに対し作像ユニット１０の特性に応じて追加の処理（エッジ平滑処理部９１によるドットの再配置処理、パルス制御部９２によるドット形成のための画像信号のパルス制御）を行い、処理後の画像データは作像ユニット１０に出力される。また、画像データの変換とは別に、パラレルデータＩ／Ｆ９３と、シリアルデータＩ／Ｆ９５と、パラレルデータとシリアルデータのフォーマット変換機能を有するデータ変換部９４を併せ持ち、ビデオデータ制御部９単体でもシステムコントローラ１３とプロセスコントローラ２２の通信に対応できる。

図３１に画像メモリアクセス制御部１２のブロック構成を示す。画像メモリアクセス制御部１２は、メモリ１５への画像データの書込／読出と、主に外部のＰＣから入力されるコードデータの画像データへの展開を制御する。

パラレルデータＩ／Ｆ１２１は、パラレルバス１１との画像データのインタフェースを管理する。外部のＰＣからネットワーク１６を通して入力されたコードデータはラインバッファ１２３において、ローカル領域でのデータの蓄積を施される。ラインバッファ１２３に蓄積されたコードデータは、システムコントローラＩ／Ｆ１２４を介して入力されたシステムコントローラ１３からの展開処理命令に基づき、ビデオ制御部１２５において画像データに展開される。

展開された画像データもしくはパラレルデータＩ／Ｆ１２１を介してパラレルバス１１から入力された画像データは、メモリ１５に蓄積される。この場合、データ変換部１２２において蓄積対象となる画像データを選択し、データ圧縮部１２６においてメモリ使用効率を上げるためにデータの２次圧縮を行い、メモリアクセス制御部１２７にて、メモリ１５のアドレスを管理しながら画像データを蓄積する。

メモリ１５に蓄積された画像データを読み出すときは、メモリアクセス制御部１２７にて読出先アドレスを制御する。読み出された画像データをデータ伸張部１２８にて伸張する。伸張された画像データをパラレルバス１１へ転送する場合、データ変換部１２２でパラレルデータに変換し、パラレルデータＩ／Ｆ１２１を介して転送する。

図３２に両面原稿の画像データを読み取る際の画像データパスを示す。両面原稿の表面の画像データは、画像パスＩＰ１で示されるように、読取ユニット１、表面センサーボードユニット２、バッファメモリコントローラ５１と転送され、バッファメモリ６に蓄積される。一方、裏面の画像データは、画像パスＩＰ２で示されるように、読取ユニット３、裏面センサーボードユニット４、バッファメモリコントローラ５１と転送され、バッファメモリ６に書き込まれる。

バッファメモリ６に蓄積された表面画像データあるいは裏面画像データは、画像パスＩＰ３で示されるように、バッファメモリコントローラ５１、画像処理プロセッサ７、画像データ制御部８、パラレルバス１１、画像メモリアクセス制御部１２と転送され、メモリ１５に蓄積される。その後必要に応じて、ハードディスク１４に格納される。

このときの画像データ転送のタイミングを図３３に示す。この図において、上部に示されているＵ２Ｂ＿で始まる信号は、表面センサーボードユニット２からバッファメモリコントローラ５１への信号を表し、中央部に示されているＤ２Ｂ＿で始まる信号は、裏面センサーボードユニット４からバッファメモリコントローラ５１への信号を表す。そして下部に示されているＢ２Ｉ＿で始まる信号は、バッファメモリコントローラ５１から画像処理プロセッサ７への信号を表している。信号名で、ＦＧＡＴＥＢと表示されているのはフレームゲート信号で、この信号が‘Ｌ（ロー）’のときに入力されるライン同期信号（ＬＳＹＮＣＢ）及びデータ（ＲＤ、ＧＤ、ＢＤ）が有効であることを示す。１ラインの画像データ（ＲＧＢ信号：ＲＤ、ＧＤ、ＢＤ）はライン同期信号に同期して転送される。画像データＲＤはＲｅｄ（赤）データ、ＧＤはＧｒｅｅｎ（緑）データ、ＢＤはＢｌｕｅ（青）データを示す。画像データは１画素８ビットで構成される。

前述の図２５の画像読取装置の構成から、裏面読取用のイメージセンサであるＣＩＳ１３５は、表面読取用の読取窓１８１より原稿搬送路後方にあるため、図３３に示すように裏面の画像データは表面の画像データより若干遅れてバッファメモリコントローラ５１に入力される。バッファメモリコントローラ５１から画像処理プロセッサ７へは、表面に続き、裏面の画像データがシリアルに転送される。

図３４は、図２５のＣＩＳ１３５及び基準白ローラ１３７の拡大図である。原稿は、ＣＩＳ１３５と基準白ローラ１３７との間に挟まれて搬送される。図３５は、原稿と、ＣＩＳ１３５により読み取られたスキャナデータとの関係を示す図であり、同図のＡは原稿、のＢはスキャナデータである。ここで、副走査方向Ｙがラインの並ぶ方向であり、図３４の原稿の送り方向を示す。また主走査方向Ｘがラインの画素方向を示している。図３５では、原稿を読み取る前にスキャナ補正に使用する白基準データが読み取られており、これは、図２１の基準白ローラ１３７の読取データを使用している。つまり、基準白ローラ１３７は原稿送りの機能と、スキャナ補正用の白基準データ生成の機能を有している。この白基準データの副走査方向のライン長Ｌは、白基準ローラ１３７の周囲長（直径φ×円周率π）となる。

図３６は、ＣＩＳ１３５の読取面にごみが付着した様子を示し、図３７は、ＣＩＳ１３５の読取面にごみが付着した状態で白基準ローラ１３７及び原稿を読み取った場合のスキャナデータを示している。図３７のＡは原稿、Ｂはスキャナデータ、Ｃはごみ補正後の画像データを示す。ごみの付着により、図３７のＢに示すように、白基準データ及び原稿データに異常画像である筋が形成される。このようにイメージセンサにごみが付着すると異常画像になるため、原稿を読み取る前にごみ検知を行い、ごみが付着していた場合は操作パネル１７にごみを除去するようにメッセージを表示する。

また、ごみを検知した場合の対応として、ごみ補正を行う場合もある。このごみ補正自体は周知であるため、詳細な説明は省略するが、ごみの位置を特定し、ごみの周辺の画像でごみが存在する部分の画像を補填するものである。このごみ補正により、図３７のＣに示すように、ごみがない場合の画像に近似的に補正される。

図３８は、白基準ローラ１３７の外周面にごみが付着した状態を示し、図３９は、この状態で白基準ローラ１３７及び原稿を読み取った際のスキャナデータ（画像データ）を示す。図３９のＡは原稿、Ｂはスキャナデータである。白基準ローラ１３７へのごみの付着は、白基準ローラ１３７の外周面の一部のごみ画像となるため、図３９のＢに示すように、白基準データは破線のようになる。このとき、破線の周期は白基準ローラ１３７の外周長に対応する。ごみ付着がＣＩＳ側でなくローラ側であるため、原稿の読取画像データには異常画像である筋は見られない。ただし、筋の発生はないとしても、白基準データに筋が入るため、スキャナ補正が正確に実施できないおそれがある。

ごみがＣＩＳ１３５側に付着したか、白基準ローラ１３７側に付着したかは白基準データを分析すれば判明する。即ち、図３７のＢのように白基準データに連続した筋が発生していれば、ごみはＣＩＳ１３５側に付着しており、図３９のＢのように破線のような周期的な筋が発生していれば、ごみは白基準ローラ１３７側に付着している。

図４０に、裏面センサーボードユニット４からバッファメモリコントローラ５１を経て画像処理プロセッサ７に至る信号を示す。また、図４１は、図４０に示した信号のタイミング図で、例えば図３９のＢに示した白基準データと原稿画像データのタイミングを示したものである。これらは、ごみ検知期間、休止期間、原稿画像入力期間からなっている。

図４２は、バッファメモリコントローラ５１からバッファメモリ６への片面の白基準データ及び原稿画像データの格納の制御手順を示すフローチャートである。

まず、バッファメモリコントローラ５１は、ごみ検知機能がＯＮに設定されているか否かを判断する（ステップＳ５１）。そして、ＯＮであれば、Ｄ２Ｂ＿ＦＧＡＴＥＢがアサートされてから（ステップＳ５２：Ｙｅｓ）、ネゲートされる迄（ステップＳ５４：Ｙｅｓ）の間、入力されるライン同期信号（Ｄ２Ｂ＿ＬＳＹＮＣＢ）毎にごみ検知用データ（白基準データ）をバッファメモリ６に格納する（ステップＳ５３）。ここで、ごみ検知機能のＯＮ・ＯＦＦは、操作パネル１７からユーザが設定することができ、その設定データはバッファメモリコントローラ５１内のレジスタ（図示せず）に格納されている。次いで、ごみ検知用データの格納が終了した後（ステップＳ５５）、再びＤ２Ｂ＿ＦＧＡＴＥＢがアサートされてから（Ｓ５６：Ｙｅｓ）、ネゲートされる迄の間（ステップＳ５８：Ｙｅｓ）、入力されるライン同期信号（Ｄ２Ｂ＿ＬＳＹＮＣＢ）毎に原稿画像データをバッファメモリ６に格納する（ステップＳ５７）。つまり、ごみ検知機能がオフの場合は、原稿画像データのみをバッファメモリ６に格納する。このように、＜７＞で示す白基準データの格納と、＜８＞で示す原稿画像データの格納とに制御が分かれており複雑である。

一方、図４３は、バッファメモリ６から片面の白基準データ及び原稿画像データを読み出す際の制御手順を示すフローチャートである。ここで、表面の白基準データは基準白板１８２を読み取ることで生成され、裏面の白基準データは基準白ローラ１３７を読み取ることで生成される。

バッファメモリコントローラ５１は、バッファメモリ６からの読出動作を起動し（ステップＳ６０）、ごみ検知機能がオンか否かを判断する（ステップＳ６１）。ごみ検知機能がＯＮであれば、バッファメモリコントローラ５１は、ごみ検知用のＤ２Ｂ＿ＦＧＡＴＥＢをアサートし（ステップＳ６２）、ごみ検知ライン数分（基準白板１８２又は基準白ローラ１３７の副走査方向長に対応）のデータの送出が終了するまで（ステップＳ６４：Ｙｅｓ）、出力するライン同期信号（Ｄ２Ｂ＿ＬＳＹＮＣＢ）毎にごみ検知用データを画像処理プロセッサ７に出力する（ステップＳ６３）。ごみ検知ライン数分のデータの送出が終了したら、ごみ検知用のＤ２Ｂ＿ＦＧＡＴＥＢをネゲートする（ステップＳ６５）。

次いで、バッファメモリコントローラ５１は、予め設定された期間ウェイトした後に（ステップＳ６６）、原稿画像データ送信用のＢ２Ｉ＿ＦＧＡＴＥＢをアサートし（ステップＳ６７）、入力ライン数分の原稿画像データの送出が終了するまで（ステップＳ６９：Ｙｅｓ）、出力するライン同期信号（Ｂ２Ｉ＿ＬＳＹＮＣＢ）毎に原稿画像データを画像処理プロセッサ７に出力する（ステップＳ６８）。入力ライン数分のデータの送出が終了したら、原稿画像データ送信用のＢ２Ｉ＿ＦＧＡＴＥＢをネゲートする（ステップＳ７０）。

この制御フローでも、＜９＞で示す白基準データの出力と、＜１０＞で示す原稿画像データの出力とに分かれており、制御は比較的複雑である。

図４４は、バッファメモリ６から原稿両面の白基準データ及び原稿画像データを読み出す場合の制御手順を示すフローチャートである。

この制御フローでは、バッファメモリ６からの読出動作を起動し（ステップＳ７１）、表面のごみ検知機能がオンか否かを判断する（ステップＳ７２）。オンであれば、図４３のステップＳ６２〜Ｓ７０と同様にして、まず表面の白基準データ及び原稿画像データを順次読み出す（ステップＳ７３〜Ｓ８１）。次いで、裏面のごみ検知機能がオンか否かを判断し（ステップＳ８２）、オンであれば、表面と同様に、裏面の白基準データ及び原稿画像データを順次読み出す（ステップＳ８３〜Ｓ９１）。

この制御フローでは、＜１１＞で示す表面の白基準データの出力、＜１２＞で示す表面の原稿画像データの出力、＜１３＞で示す裏面の白基準データの出力、及び＜１４＞で示す裏面の原稿画像データの出力を行う必要があるため、制御はかなり複雑である。

図４５は、ごみ検知のタイミングを示すタイミングチャートである。ここで、同図のＡは、各原稿の読取前にごみ検知を行う場合を示している。この場合、ある原稿の読取の途中でごみが付着しても、次の原稿の読取前に検知できるが、読取生産性が低いという問題がある。一方、同図のＢは、原稿の最初の１枚だけ、ごみ検知を行う場合を示している。この場合、読取生産性は高いが、ある原稿の読取の途中でごみが付着した場合、それ以後の原稿の読取画像に筋が発生する可能性がある。

図４６は、ごみ検知用データ（白基準データ）及び原稿画像データの蓄積に必要なバッファメモリ６の容量を示したものである。読み取る原稿のサイズとして、定型サイズ（主走査×副走査）では、Ａ３：２９７ｍｍ×４２０ｍｍ、ＤＬＴ（ダブルレター）：２７９．４ｍｍ×４３１．８ｍｍであるが、主走査方向にスキャナ補正用のデータが付加されること、印刷用として出力される転写紙サイズはＡ３より大き目であることから、読取原稿サイズを３２０ｍｍ×４３１．８ｍｍとする。また基準白ローラ１３７の直径（φ）を３０ｍｍとすると周囲長は９４．２ｍｍとなる。読取は６００ｄｐｉ（ｄｏｔ ｐｅｒ ｉｎｃｈ）の解像度で読み取るものとし、１画素８ビットでカラー原稿（ＲＧＢ）の場合を考え、かつバッファメモリ６には表面と裏面の２面分の画像データを格納するものとする。また主走査長３２０ｍｍを画素数に換算すると７２０５画素となるが、ＤＲＡＭからなるバッファメモリ６への格納はバースト転送で行うため、上位アドレスがライン間を跨がないようにする必要があり、ここでは１ラインを８Ｋ（１画素８ビットより８ＫＢ）とする。以上を整理すると、下記のようになる。

（１）読取対象サイズ゛（主走査×副走査）
原稿：３２０ｍｍ×４３１．８ｍｍ、基準白ローラ１３７：３２０×９４．２ｍｍ
（２）画素数×ライン数
原稿：８Ｋ×１０２００、基準白ローラ１３７：８Ｋ×２２２５
（３）必要なメモリ容量
原稿画像データ：７９．７ＭＢ×３（ＲＧＢ）＝２３９．１ＭＢ→２４０ＭＢ
白基準データ：１７．４ＭＢ×３（ＲＧＢ）＝５２．２ＭＢ→５３ＭＢ

以上より、必要なメモリ容量は図４６に示すように、５８６ＭＢとなる。この容量を現在のＤＲＡＭ市場で広く販売されている５１２Ｍｂｉｔ（メガビット）あるいは１Ｇｂｉｔ（ギガビット）製品で実現する場合、５１２ＭＢより大きくなると、次は７６８ＭＢであるため、７６８ＭＢが必要となる。そして、７６８ＭＢにするには、５１２Ｍｂｉｔの製品を１２個使用するか、または１Ｇｂｉｔの製品を６個使用することになる。現状では、上記メモリは、大体数千円のコストとなる。

一方、文献に記載されたものではないが、図２６とは異なる構成として、図４７に示すように、表面センサーボードユニット２とバッファメモリコントローラ５１との間、及び裏面センサーボードユニット４とバッファメモリコントローラ５１との間に、それぞれごみ検知デバイス１９，２０を設け、ごみ検知を画像処理プロセッサ７で実行する代わりに、バッファメモリ６に格納する前に実行するように構成したものもある。

図４８は、ごみ検知デバイス１９，２０のブロック構成を示したもので、ごみ検知及びごみ補正を実施する。表面センサーボードユニット２，裏面センサーボードユニット４から入力Ｉ／Ｆ１９１，２０１に入力されたデータは、ごみ検知及び補正部１９２，２０２へ送られて、ごみ検知及び補正を受け、出力Ｉ／Ｆ１９３，２０３からバッファメモリコントローラ５１へ出力される。

図４９に、表面センサーボードユニット２からごみ検知デバイス１９への信号と、ごみ検知デバイス１９からバッファメモリコントローラ５１への信号を示している。なお、裏面センサーボードユニット４からごみ検知デバイス２０への信号と、ごみ検知デバイス２０からバッファメモリコントローラ５１への信号も同様となる。

図５０は、表面センサーボードユニット２からごみ検知デバイス１９への各信号のタイミングを示しており、ごみ検知期間と原稿画像入力期間が有効となる。図５１は、ごみ検知デバイス１９からバッファメモリコントローラ５１への各信号のタイミングを示している。このタイミングチャートが示すように、ごみ検知デバイス１９でごみ検知を行うため、バッファメモリ６へは、ごみ検知データの格納の必要はなくなり、原稿画像データのみが格納される。

図５２は、ごみ検知デバイス１９，２０を使用する場合に必要なバッファメモリ６の容量を示す。バッファメモリ６にはごみ検知用データを格納する必要がないため、必要な容量を５１２ＭＢに抑えることができる。つまり、４８０ＭＢで済むことになり、メモリ構成で５１２ＭＢ以下で良いため、５１２Ｍｂｉｔの製品であれば１２個から８個に、１Ｇｂｉｔの製品であれば、６個から４個に減らすことができる。しかし、表面用と裏面用のごみ検知デバイス１９及び２０が必要となり、これらをＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）で構成するとなると、その分コストアップとなってしまう。

以上のように、従来例では、多くのメモリ容量が必要であるためその分のコストアップを招く。また、大量のごみ検知データの転送を行うため、原稿を読み取る間隔を狭めることができず、従って原稿の読取生産性を向上させることが難しくなる。また他の従来例では、ごみ検知デバイス１９，２０を追加することでメモリ容量を抑えることができるが、追加したごみ検知デバイス１９，２０の分のコストアップを招くことになる。

特開２００７−８２０３３号公報

本発明は、上記に鑑みてなされたものであって、基準白部材の読取位置のごみ検知機能を維持するとともに、データを格納するメモリの制御のための回路規模を低減し、製造コストを低減することができる画像処理装置および画像処理方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる画像処理装置は、基準白部材と、イメージセンサと、前記イメージセンサが前記基準白部材を読み取ることで生成される画像データの複数ラインの基準白データの平均値のラインデータを算出する算出手段と、前記基準白データの間引きを行う間引き機能と前記間引きを行わない機能とを備えた手段であって、前記平均値のラインデータに対しては前記間引きを行わずに前記平均値のラインデータを残す間引き手段と、前記間引き手段により間引かれずに残ったラインの基準白データを用いて、前記基準白部材と前記イメージセンサとの間に存在するごみを検知するごみ検知手段と、記憶手段と、前記イメージセンサが前記基準白部材を読み取ることで生成される基準白データと、前記イメージセンサが原稿を読み取ることで生成される原稿画像データとを、所定の休止時間を挟んで前記記憶手段に順次に書き込み、前記記憶手段から連続的に読み出す記憶制御手段と、ライン同期信号を連続的に生成する同期信号手段と、前記間引き機能が有効である場合に、連続的に生成されたライン同期信号を、ごみ検知期間及び前記休止期間にマスクし、前記間引き機能が無効である場合に、前記ライン同期信号を、前記休止期間にマスクするマスク手段と、を備え、前記記憶制御手段は、前記マスク手段でマスクされないライン同期信号に基づいて、前記基準白データ及び原稿画像データを前記記憶手段に書き込むことを特徴とする。

また、本発明は上記装置に対応する方法である。

本発明によれば、基準白部材の読取位置のごみ検知機能を維持するとともに、データを格納するメモリの制御のための回路規模を低減し、製造コストを低減することができる。

また、本発明によれば、そのメモリに対する白基準データの書込及び／又は読出の制御が簡単になるため、制御のための回路規模を削減し、コストを低減することができる。

以下に添付図面を参照して、この発明にかかる画像処理装置および画像処理方法の最良な実施の形態を詳細に説明する。

（実施の形態１）
図１は、実施の形態１の画像処理装置の機能的構成を示すブロック図である。この図において、図２６と同一のブロックには図２６と同一の参照符号を付した。本実施の形態は、バッファメモリコントローラ５の構成及び機能が図２６のバッファメモリコントローラ５１と異なる。また、本実施の形態における画像読取装置の構成は従来装置（図２５）と同じである。

図２にバッファメモリコントローラ５の機能的構成を示すブロック図である。このバッファメモリコントローラ５において、図２７に示したバッファメモリコントローラ５１と同一のブロックには同一の参照符号を付した。このバッファメモリコントローラ５は、図２７に示したバッファメモリコントローラ５１に比較して、表面画像入力制御部５１１と表メモリライト制御部５１２の間に表ＬＳＹＮＣ制御部５０１を設けた点、及び、裏面画像入力制御部５１５と裏メモリライト制御部５１６の間に裏ＬＳＹＮＣ制御部５０２を設けた点が異なる。この表ＬＳＹＮＣ制御部５０１及び裏ＬＳＹＮＣ制御部５０２は、ごみ検知期間のライン単位の白基準データの間引きや複数ラインの白基準データを使用しての平均化、白基準データの入力終了から原稿画像データの入力開始までのライン同期信号ＬＳＹＮＣＢをマスクする機能を有する。表ＬＳＹＮＣ制御部５０１および裏ＬＳＹＮＣ制御部５０２は、間引き制御シーケンサと制御回路とを備えている。表ＬＳＹＮＣ制御部５０１および裏ＬＳＹＮＣ制御部５０２の詳細については後述する。

本実施の形態では、白基準データの間引きを行わない間引きＯＦＦモード（ｍｏｄｅ＝０）と白基準データの間引きを行う間引きＯＮモードがある。間引きＯＦＦモードは、白基準データを間引かずに１ライン毎にバッファメモリ６に取り込むモードである。間引きＯＮモードは、白基準データを間引いてバッファメモリ６に取り込むモードであり、その間引き率の大小により、モード１（ｍｏｄｅ＝１）、モード２（ｍｏｄｅ＝２）、モード３（ｍｏｄｅ＝３）の３つのモードがある。

モード１は、白基準データを４ライン毎にバッファメモリ６に取り込むモードであり、モード２は、白基準データを８ライン毎にバッファメモリ６に取り込むモードであり、モード３は、白基準データを１６ライン毎にバッファメモリ６に取り込むモードである。これらのモードは、予め利用者により入力設定される。

図３〜５は、表面センサーボードユニット２あるいは裏面センサーボードユニット４からバッファメモリコントローラ５に入力されるごみ検知用データと原稿画像データのタイミングを示すタイミングチャート図である。

図３は、間引きＯＦＦモードの場合を示し、図４は間引きＯＮのモード１の場合を示し、図５は、間引きＯＮのモード２の場合を示している。

図３〜５に示すように、Ｓ２Ｂ＿ＦＧＡＴＥＢが‘Ｌ’の期間に入力されるごみ検知用データ及び原稿画像データが有効となる。まず、ごみ検知期間に白基準データ（ごみ検知用データ）が、Ｓ２Ｂ＿ＬＳＹＮＣＢが‘Ｌ’となる１ラインごとのタイミングで入力され、その後、休止期間を設けた後の原稿画像入力期間に原稿画像データが入力される。なお、ごみ検知用データは、ごみ検知を行なう場合は有効データとして取り込み、ごみ検知を行なわない場合は無効化することができる。

ここで、入力される白基準データは、ＲＧＢ信号であり、図３〜５に示すＳ２Ｂ＿ＲＤ［７：０］がＲ信号であり、Ｓ２Ｂ＿ＧＤ［７：０］がＧ信号であり、Ｓ２Ｂ＿ＢＤ［７：０］がＢ信号である。

そして、ｌｓｙｎｃ＿ｉｎｔが‘Ｈ’のタイミングで入力された白基準データを構成するＲＧＢの各信号がそれぞれバッファメモリコントローラ５からバッファメモリ６に出力される。ここで、図３〜５に示すｒｄ＿ｉｎｔ［７：０］が出力されるＲ信号であり、ｇｄ＿ｉｎｔ［７：０］が出力されるＧ信号であり、ｂｄ＿ｉｎｔ［７：０］が出力されるＢ信号である。

図３は間引きＯＦＦモード（ｍｏｄｅ＝０）であり、バッファメモリコントローラ５は入力される白基準データのＲＧＢ各信号を間引かずにそのままバッファメモリ６に格納する。このため、バッファメモリコントローラ５は、Ｓ２Ｂ＿ＬＳＹＮＣＢが‘Ｌとなるすべてのラインのタイミングで、ｌｓｙｎｃ＿ｉｎｔを‘Ｈ’としている。

図４は間引きＯＮのモード１（ｍｏｄｅ＝１）であり、バッファメモリコントローラ５に入力される白基準データのＲＧＢ各信号を、４ラインごとバッファメモリ６に格納して間引く。このため、バッファメモリコントローラ５は、Ｓ２Ｂ＿ＬＳＹＮＣＢが４回分‘Ｌ’となるタイミングごとに（４ラインごとに）、ｌｓｙｎｃ＿ｉｎｔを‘Ｈ’としている。

図５は間引きＯＮのモード２（ｍｏｄｅ＝２）であり、バッファメモリコントローラ５は、入力される白基準データのＲＧＢ各信号を、８ラインごとバッファメモリ６に格納して間引く。このため、バッファメモリコントローラ５は、Ｓ２Ｂ＿ＬＳＹＮＣＢが８回分‘Ｌ’となるタイミングごとに（８ラインごとに）、ｌｓｙｎｃ＿ｉｎｔを‘Ｈ’としている。

図６は、センサーボードユニット（ＳＢＵ＿Ｕ２あるいはＳＢＵ＿Ｄ４）からバッファメモリコントローラ５に入力されるごみ検知用データと原稿画像データをバッファメモリ６に格納する際の制御手順を示すフローチャートである。

なお、本実施の形態では、ごみ検知機能のＯＮまたはＯＦＦおよび、間引きＯＦＦモード、間引きＯＮのモード１〜３が予めユーザにより操作パネル１７から設定される。また、その設定データは、バッファメモリコントローラ５内のレジスタ（図示せず）に記憶される。

まず、バッファメモリコントローラ５は、ごみ検知機能がオンに設定されているか否かを判断する（ステップＳ１）。そして、ごみ検知機能がＯＮに設定されている場合には（ステップＳ１：Ｙｅｓ）、Ｓ２Ｂ＿ＦＧＡＴＥＢがアサート（‘Ｌ’となる）されるまで待機状態となる（ステップＳ２：Ｎｏ）。Ｓ２Ｂ＿ＦＧＡＴＥＢがアサート（‘Ｌ’となる）されると（ステップＳ２：Ｙｅｓ）、バッファメモリコントローラ５は、ごみ検知用データ（白基準データ）の間引きモードが間引きＯＮに設定されているか否かを判断する（ステップＳ３）。

そして、間引きＯＮに設定されている場合は（ステップＳ３：Ｙｅｓ）、Ｓ２Ｂ＿ＦＧＡＴＥＢがネゲートされるまで（‘Ｈ’となるまで）の間（ステップＳ６：Ｙｅｓ）、バッファメモリコントローラ５は、間引きＯＮのモード（モード１〜３のいずれか）に従ってｌｓｙｎｃ＿ｉｎｉｔを発生させて、入力されたごみ検知用データをライン単位で間引く。そして、バッファメモリコントローラ５は、間引きにより残存したデータをバッファメモリ６に格納する（ステップＳ４）。

一方、ステップＳ３において、間引きＯＦＦモードに設定されている場合は（ステップＳ３：Ｎｏ）、Ｓ２Ｂ＿ＦＧＡＴＥＢがネゲートされるまでの間（ステップＳ６：Ｙｅｓ）、入力されるライン同期信号（Ｓ２Ｂ＿ＬＳＹＮＣＢ）毎にｌｓｙｎｃ＿ｉｎｉｔを発生させてごみ検知用データをバッファメモリ６に格納する（ステップＳ５）。

次いで、ごみ検知用データの格納を終了した後（ステップＳ７）、再びＳ２Ｂ＿ＦＧＡＴＥＢがアサートされてから（ステップＳ８：Ｙｅｓ）、ネゲートされる迄の間（ステップＳ１０：Ｙｅｓ）、バッファメモリコントローラ５は、入力されるライン同期信号（Ｓ２Ｂ＿ＬＳＹＮＣＢ）毎に原稿画像データをバッファメモリ６に格納する（ステップＳ９）。つまり、ごみ検知機能がＯＦＦの場合は、原稿画像データのみをバッファメモリ６に格納する。

図６において、＜１＞に示されるフローでは、ごみ検知が実行される場合は、このごみ検知用データを間引くか否かが制御され、間引かない場合は入力されるごみ検知用データがそのままバッファメモリ６に格納される。一方、ごみ検知用データを間引く場合は、指定された間引き率に応じ、間引かれずに残ったごみ検知用データがバッファメモリ６に格納される。また、＜２＞で示されるフローでは、原稿画像データがバッファメモリ６に格納される。

図７−１から７−４は、上述したごみ検知用データを間引く場合と間引かない場合、及び間引く場合の間引き率に応じてデータをバッファメモリ６に格納する様子を示す図である。

図７−１は、前述の図２の表ＬＳＹＮＣ制御部５０１及び裏ＬＳＹＮＣ制御部５０２に設けられたモードレジスタ（図示せず）にプロセスコントローラ２２からのコマンド制御により‘０’を設定することで、ごみ検知用データを間引かずにバッファメモリ６に格納する場合を示す。

図７−２は、上記モードレジスタに‘１’を設定することで、間引きを実施し、間引き率として４ライン入力される毎に１ラインのみをバッファメモリ６に格納する場合を示す。即ち、ごみ検知用のラインデータがライン（ｌｉｎｅ）０、ライン１、ライン２、ライン３、・・・と入力されると、バッファメモリ６には、ライン０、ライン４、ライン８、・・・と格納される。またこのとき、ライン０、ライン１、ライン２、ライン３の平均値、ライン４、ライン５、ライン６、ライン７の平均値、・・・を格納しても良い。

図７−３は、上記モードレジスタに‘２’を設定することで、間引きを実施し、間引き率として８ライン入力される毎に１ラインのみをバッファメモリ６に格納する場合を示す。即ち、ごみ検知用のラインデータがライン０、ライン１、ライン２、ライン３、・・・と入力されると、バッファメモリ６には、ライン０、ライン８、ライン１６、・・・と格納されることになる。またこのとき、ライン０〜ライン７の８ラインの平均値、ライン８〜ライン１５の平均値、・・・を格納しても良い。

図７−４は、上記モードレジスタに‘３’を設定することで、間引きを実施し、間引き率として１６ライン入力される毎に１ラインのみをバッファメモリ６に格納する場合を示す。即ち、ごみ検知用のラインデータがライン０、ライン１、ライン２、ライン３、・・・と入力されると、バッファメモリ６には、ライン０、ライン１６、ライン３２、・・・と格納されることになる。またこのとき、ライン０〜ライン１５の平均値、ライン１６〜ライン３１の平均値、・・・を格納しても良い。

図８は、前述のようにごみ検知用のラインデータを間引く場合に必要なバッファメモリ６の容量を示したものである。ここでは、図７−２で示したモード＝１の場合、即ち４ライン入力する毎に１ラインをバッファメモリ６に格納する場合を例示している。

従来例の図４６に比べ、表面のごみ検知用データ５３ＭＢ及び裏面のごみ検知用データ５３ＭＢをそれぞれ４分の１の１３ＭＢに削減できるため、必要となるメモリ総容量は５０６ＭＢとなる。これによりメモリ構成としては、５１２ＭＢを実現すれば良くなるため、従来のメモリ構成の７６８ＭＢに比べ、２５６ＭＢを削減できることから、メモリコストを３分の２に低減できる。この削減量２５６ＭＢのメモリコストは、現状最も流通している５１２ＭｂｉｔのＤＤＲ２メモリの４個分に相当し、コスト削減量は数千円となる。ＭＦＰのコントローラとしての数千円のメモリコスト削減はかなり大きな効果である。

（実施の形態２）
実施の形態２は、バッファメモリコントローラ５に入力されるごみ検知用データ及び原稿画像データをバッファメモリ６に格納する際の制御を簡素化したものである。本実施の形態の画像処理装置のブロック構成は実施の形態１（図１）と同様であり、画像読取装置の構成は従来装置（図２５）と同様である。

図９〜１１は、実施の形態２の画像処理装置において、表面センサーボードユニット２あるいは裏面センサーボードユニット４からバッファメモリコントローラ５に入力されるごみ検知用データと原稿画像データのタイミングを示すタイミングチャート図である。

図９は、間引きＯＦＦモードの場合を示し、図１０は間引きＯＮのモード１の場合を示し、図１１は、間引きＯＮのモード２の場合を示している。

図９〜１１において、マスク（Ｍａｓｋ）信号は、バッファメモリ６に格納するラインデータを取捨選択するためのマスク信号で、この信号が‘Ｈ’の時に入力されるライン同期信号Ｓ２Ｂ＿ＬＳＹＮＣＢはマスクされる。このマスク後の信号が、内部Ｌｓｙｎｃ信号のｌｓｙｎｃ＿ｉｎｔであり、このライン同期信号が入力されたときにバッファメモリ６にデータが格納される。ｌｓｙｎｃ＿ｉｎｔ信号は以下の式で算出できる。

ｌｓｙｎｃ＿ｉｎｔ＝！Ｓ２Ｂ＿ＬＳＹＮＣＢ ＆ ！Ｍａｓｋ

ここで、記号「！」は信号の反転を意味し、記号「＆」は信号の論理積を意味する。他の信号については、実施の形態１と同様である。

図１２は、表ＬＳＹＮＣ制御部５０１と裏ＬＳＹＮＣ制御部５０２に設けられた間引き制御シーケンサの入出力を示す説明図である。間引き制御シーケンサは、上述したＳ２Ｂ＿ＦＧＡＴＥＢ信号と、ごみ検知期間を示すごみ検知ＯＮ／ＯＦＦを入力し、図９〜図１１に示すように、モードによって異なるタイミングでｌｓｙｎｃ＿ｉｎｔを発生させるためのｇｏｍｉ＿ｏｕｔ信号を出力する。

また、図９〜１１に示す休止期間を考慮して間引き及びＭａｓｋ制御シーケンサの入出力を図１５に示すように構成してもよい。図１５の例では、間引き制御及びＭａｓｋ制御シーケンサは、さらに、ｆｇａｔｅ＿ｉｎｔ及びＫｙｕｓｈｉを出力する。Ｋｙｕｓｈｉが’Ｈ’（Ｋｙｕｓｈｉ＝１）の場合が、休止期間となる。

図１３は、間引き制御シーケンサの状態遷移図である。状態Ｓ０は初期状態であり、状態Ｓ０から、ごみ検知ＯＮ（ごみ検知期間）で、かつＳ２Ｂ＿ＦＧＡＴＥＢ＝‘Ｌ’（すなわち、！Ｓ２Ｂ＿ＦＧＡＴＥＢ＝‘Ｈ’）を入力したとき、状態Ｓ１に遷移して、ごみ検知期間となり、ｇｏｍｉ＿ｏｕｔを出力する。そして、状態Ｓ１において、Ｓ２Ｂ＿ＦＧＡＴＥＢ＝‘Ｈ’になった場合には、ごみ検知期間を終了し、状態Ｓ２に遷移する。状態Ｓ０において、ごみ検知ＯＦＦが入力された場合も状態Ｓ２に遷移する。状態Ｓ２において、！Ｓ２Ｂ＿ＦＧＡＴＥＢ＝‘Ｈ’（Ｓ２Ｂ＿ＦＧＡＴＥＢ＝‘Ｌ’）になった場合には、状態３に遷移し、ごみ検知期間となる。

間引き制御及びＭａｓｋ制御シーケンサの入出力を図１５に示すように構成した場合には、間引き制御及びＭａｓｋ制御シーケンサの状態遷移図は図１６に示されるようになる。

図１４は、表ＬＳＹＮＣ制御部５０１と裏ＬＳＹＮＣ制御部５０２に設けられた制御回路の回路図である。制御回路は、Ｓ２Ｂ＿ＬＳＹＮＣＢを入力して、インバータ８０９によりＳ２Ｂ＿ＬＳＹＮＣＢを反転した後、マルチプレクサ２（ＭＵＸ２）とカウンタＣＮＴに入力される。カウンタＣＮＴに入力されるＲＥＳ＿ＣＮＴはリセット信号である。

カウンタＣＮＴからの出力ＣＮＴ［０］，ＣＮＴ［１］，ＣＮＴ［２］，ＣＮＴ［３］は、２入力ＯＲ回路８０１、３入力ＯＲ回路８０２、４入力ＯＲ回路８０３に入力される。２入力ＯＲ回路８０１、３入力ＯＲ回路８０２、４入力ＯＲ回路８０３からの出力と、”０”は、マルチプレクサＭＵＸ１に入力されて、マルチプレクサＭＵＸ１により、設定されている間引きのモードに従って選択される。

ここで、間引きＯＦＦモード（ｍｏｄｅ＝０）の場合には、マルチプレクサＭＵＸ１は、”０”（出力Ａ）選択する。間引きＯＮのモード１（ｍｏｄｅ＝１）の場合には、マルチプレクサＭＵＸ１は、２入力ＯＲ回路８０１の出力Ｂを選択する。間引きＯＮのモード２（ｍｏｄｅ＝２）の場合には、マルチプレクサＭＵＸ１は、３入力ＯＲ回路８０２の出力Ｃを選択する。間引きＯＮのモード３（ｍｏｄｅ＝３）の場合には、マルチプレクサＭＵＸ１は、４入力ＯＲ回路８０３の出力Ｃを選択する。

マルチプレクサＭＵＸ１で選択された出力は、Ｍａｓｋ信号として、インバータ８０４に入力されて反転された後、２入力ＡＮＤ回路８０８に入力される。２入力ＡＮＤ回路８０８によるＭａｓｋ信号と！Ｓ２Ｂ＿ＬＳＹＮＣＢとの論理和、！Ｓ２Ｂ＿ＬＳＹＮＣＢは、ごみ検知期間か否かによりマルチプレクサＭＵＸ２で選択されて、ｌｓｙｎｃ＿ｉｎｔとして出力される。

より具体的には、ｇｏｍｉ＿ｏｕｔ＝０の場合、すなわち検知期間でない場合には、！Ｓ２Ｂ＿ＬＳＹＮＣＢ（出力Ａ）がそのままｌｓｙｎｃ＿ｉｎｔとして出力される。従って、白基準データの間引きは行われない。

一方、ｇｏｍｉ＿ｏｕｔ＝１の場合、すなわち検知期間である場合には、２入力ＡＮＤ回路８０８によるＭａｓｋ信号と！Ｓ２Ｂ＿ＬＳＹＮＣＢとの論理和信号（出力Ｂ）が、ｌｓｙｎｃ＿ｉｎｔとして出力される。従って、モードに応じてｌｓｙｎｃ＿ｉｎｔの出力タイミングが異なることとなり、これにより白基準データの間引きがモードに従って行われることになる。

間引き制御及びＭａｓｋ制御シーケンサの入出力を図１５に示すように構成した場合には、表ＬＳＹＮＣ制御部５０１と裏ＬＳＹＮＣ制御部５０２に設けられた制御回路は、図１７に示すようになる。

図１７の回路構成では、マルチプレクサＭＵＸ２の機能が図１４のマルチプレクサＭＵＸ２の機能と異なっている。具体的には、ｇｏｍｉ＿ｏｕｔ＝１の場合、すなわち検知期間である場合には、２入力ＡＮＤ回路８０８によるＭａｓｋ信号と！Ｓ２Ｂ＿ＬＳＹＮＣＢとの論理和信号（出力Ｃ）が、ｌｓｙｎｃ＿ｉｎｔとして出力される。従って、モードに応じてｌｓｙｎｃ＿ｉｎｔの出力タイミングが異なることとなり、これにより白基準データの間引きがモードに従って行われることになる。

また、Ｋｙｕｓｈｉ＝１の場合、すなわち休止期間である場合には、”１”（出力Ｂ）が、ｌｓｙｎｃ＿ｉｎｔとして出力される。従って、白基準データの間引きは行われない。

上記以外の場合、すなわち休止期間でも検知期間でない場合には、！Ｓ２Ｂ＿ＬＳＹＮＣＢ（出力Ａ）がそのままｌｓｙｎｃ＿ｉｎｔとして出力される。従って、白基準データの間引きは行われない。

図１８は、ラインごとの、カウンタＣＮＴのカウント値（ＣＮＴ値）、各モードのＭａｓｋ信号の対応関係を示している。

以上により、バッファメモリ６に格納する際は、マスク後の内部ライン同期信号ｌｓｙｎｃ＿ｉｎｔのみで制御できるため、ごみ検知データの格納と画像データの格納と制御を分ける必要がなくなり、制御回路の回路規模低減が図れ、コストを低減することができる。

図１９は、センサーボードユニット（ＳＢＵ＿Ｕ２あるいはＳＢＵ＿Ｄ４）からバッファメモリコントローラ５への各入力信号と、バッファメモリコントローラ５から画像処理プロセッサ７への各入力信号のタイミングを示す図である。ここで、上半分はバッファメモリコントローラ５への入力信号であり、下半分は画像処理プロセッサ７への信号である。

上述した機能により、バッファメモリ６上では、ごみ検知用データと原稿画像データとが連続して格納されているため、バッファメモリ６からの読出時は、ごみ検知用データの格納アドレスを指定して連続して読み出すことで、ごみ検知用データに連続して、原稿画像データを読み出し、後段の画像処理プロセッサ７に出力することができる。

図２０は、バッファメモリ６へのごみ検知用データと原稿画像データの格納時の制御手順を示すフローチャートである。この図２０に示すように、Ｓ２Ｂ＿ＦＧＡＴＥＢがアサートされてから（ステップＳ２１：Ｙｅｓ）、ネゲートされる迄の間（ステップＳ２３：Ｙｅｓ）、バッファメモリコントローラ５は、入力されるごみ検知用データ（白基準データ）と原稿画像データを、間引きＯＦＦモードあるいは間引きＯＮの各モードに応じたタイミングで発生させたｌｓｙｎｃ＿ｉｎｔごとに、バッファメモリ６に格納し（ステップＳ２２）、Ｓ２Ｂ＿ＦＧＡＴＥＢがネゲートされたら、格納動作を終了させる（ステップＳ２４）。

この図の制御フローと、図４２に示す従来例とを比較すると、従来例では、バッファメモリ６に対するごみ検知用データの格納と原稿画像データの格納とは別々に制御されているのに対し、本実施の形態では、＜３＞のフローのみで、生成されるｌｓｙｎｃ＿ｉｎｔ毎にごみ検知用データ及び原稿画像データをバッファメモリ６に格納するため、制御フローが簡素化されている。これにより、制御が簡単になり、制御のための回路も単純化できるので、回路規模を削減し、低コスト化が可能となる。

図２１は、片面原稿の読取時にバッファメモリ６からごみ検知用データ及び原稿画像データを読み出すときの制御手順を示すフローチャートである。バッファメモリコントローラ５は、まず、バッファメモリ６からの読出動作を起動する（ステップＳ３１）。そして、バッファメモリコントローラ５は、Ｂ２Ｉ＿ＦＧＡＴＥＢをアサート（’Ｌ’）する（ステップＳ３２）。そして、バッファメモリコントローラ５は、ごみ検知用データ及び原稿画像データのライン数分のデータの送出が終了するまで（ステップＳ３４：Ｎｏ）、出力するライン同期信号（Ｂ２Ｉ＿ＬＳＹＮＣＢ）毎に、ごみ検知用データ及び原稿画像データを画像処理プロセッサ７に出力する（ステップＳ３３）。データのライン数分の送出が終了したら（ステップＳ３４：Ｙｅｓ）、Ｂ２Ｉ＿ＦＧＡＴＥＢをネゲートする（ステップＳ３５）。

この図２１の制御フローと、図４３に示す従来例とを比較すると、従来例では、ごみ検知用データの読出と原稿画像データの読出とが別々に制御されているのに対し、本実施の形態では、ごみ検知用データと原稿画像データの読出は、＜４＞で示される制御のみで実現できる。つまり、本実施の形態の方が制御フローが簡素化され、制御し易くなっている。

図２２は、両面原稿の読取時に、バッファメモリ６から両面のごみ検知用データ及び両面の原稿画像データを読み出すときの制御手順を示すフローチャートである。

バッファメモリコントローラ５は、まず、バッファメモリ６からの読出動作を起動する（ステップＳ４１）。そして、バッファメモリコントローラ５は、表ＬＳＹＮＣ制御部５０１のＳ２Ｂ＿ＦＧＡＴＥＢをアサートする（ステップＳ４２）。そして、図２１のステップＳ３３〜Ｓ３４と同様にして、表面のごみ検知用データと表面の原稿画像データを画像処理プロセッサ７に出力する（ステップＳ４３〜Ｓ４４）。

次いで、バッファメモリコントローラ５は、表面のＳ２Ｂ＿ＦＧＡＴＥＢをネゲートし（ステップＳ４５）、予め設定された時間待機した後に（ステップＳ４６）、裏面のＳ２Ｂ＿ＦＧＡＴＥＢをアサートする（ステップＳ４７）。そして、バッファメモリコントローラ５は、表面の場合と同様に、裏面のごみ検知用データと裏面の原稿画像データを画像処理プロセッサ７に出力し（ステップＳ４８〜Ｓ４９）、出力が終了したら、裏面のＳ２Ｂ＿ＦＧＡＴＥＢをネゲートする（ステップＳ５０）。

この図２２の制御フローと、図４４に示す従来例とを比較すると、従来例では、表面のごみ検知用データの読出と表面の原稿画像データの読出、及び裏面のごみ検知用データの読出と裏面の原稿画像データの読出が別々に制御されているのに対し、本実施の形態では、＜５＞のフローで表面のごみ検知用データと表面の原稿画像データの読出を制御し、＜６＞のフローで裏面のごみ検知用データと裏面の原稿画像データの読出を制御する。このため、本実施の形態の方が制御フローが簡素化され、制御し易くなっている。

以上により、本実施の形態では、制御が簡素化できているため、従来例と比べ、制御のための回路規模を削減できる。また、ごみ検知用データと原稿画像データを連続して読み出すことができるため、ごみ検知用データの読出と原稿画像データの間に休止期間がなくなり、従って原稿の読取にかかる時間を最小限にでき、読取生産性を向上させることができる。

（実施の形態３）
実施の形態１および２では、間引きＯＦＦモード、間引きＯＮのモード１〜３の設定を予め利用者が定めていたが、実施の形態３では、動的に変更可能にしている。

図２３は、実施の形態３の画像処理装置の機能的構成を示すブロック図である。この図において、図１と同一のブロックには図１と同一の参照符号を付した。本実施の形態は、バッファメモリコントローラ２２０５の機能が図１のバッファメモリコントローラ５と異なる。また、本実施の形態における画像読取装置の構成は従来装置（図２５）と同様である。

本実施の形態の形態のバッファメモリコントローラ２２０５は、原稿の読み取り解像度に応じて、間引きＯＦＦモード、間引きＯＮのモード１〜３を決定している。読み取り解像度ごとの間引きＯＦＦモード、間引きＯＮのモード１〜３の対応のテーブルは、予めＲＯＭ１８等に格納しておく。図２４は、読み取り解像度ごとの間引きＯＦＦモード、間引きＯＮのモード１〜３の対応を定めたテーブルである。

バッファメモリコントローラ２２０５は、原稿の読み取り解像度を取得して、図２４に示すテーブルを参照して間引きＯＦＦモード、間引きＯＮのモード１〜３を決定する。そして、実施の形態１または２と同様に間引き制御を行う。

このように実施の形態３では、間引きＯＦＦモード、間引きＯＮのモード１〜３の設定を動的に変更可能にしているので、読み取り条件に応じて適切に白基準データの間引きを行うことができる。

以上詳細に説明したように、本発明の実施の形態によれば、下記（１）〜（８）の効果が得られる。
（１）ごみ検知のために読み取られたライン単位の白基準データを設定された周期（間引き率）で間引き、間引かれず残ったラインの白基準データをバッファメモリに格納し、ごみ検知に使用するので、ごみ検知の機能を維持しながら、バッファメモリ６の容量を削減し、低コスト化を図ることができる。
（２）白基準データの複数ラインの平均値のラインデータをバッファメモリに格納し、ごみ検知に使用するので、ごみ検知の機能を高レベルに維持しながら、バッファメモリ６の容量を削減し、低コスト化を図ることができる。
（３）基準白ローラ１３７が、白基準データを生成させる機能及び原稿を送る機能を兼用しているので、部品点数の削減により、低コスト化を実現できる。さらに、紙送りにより白基準データの読取も可能になるので、別途白基準データ読取の制御が不要になり、制御が容易になる。
（４）白基準データを間引くか否かの選択ができるので、ごみ検知に必要な白基準データの総量とバッファメモリ６の容量とを考慮して、間引くか否かを決定でき、コストの最適なごみ検知機能を実現できる。
（５）白基準データの間引き率を任意に選択できるので、バッファメモリ６の容量を考慮して、ごみ検知に必要な白基準データの総量を調整するように選択することで、メモリ容量を最小限に抑えることができ、コストが最適なごみ検知機能を実現できる。
（６）ごみ検知を行うか否かを必要に応じて選択できるので、１枚目の原稿だけごみ検知を行い、その後はごみ検知を行わないようにすることが可能となり、これにより読取生産性を向上させることができる。
（７）バッファメモリ６に格納された白基準データの読出及び原稿画像データの読出を連続した一つの制御で行えるようにしたので、制御の簡素化、及び制御のための回路規模の削減により、低コスト化を実現できる。
（８）バッファメモリ６に対し白基準データを格納する制御と原稿画像データを格納する制御を一連の制御で実行できるので、制御の簡素化、及び制御のための回路規模の削減により、低コスト化を実現できる。

実施の形態１の画像処理装置の機能的構成を示すブロック図である。 バッファメモリコントローラの機能的構成を示すブロック図である。 実施の形態１において、間引きＯＦＦモード設定時に、ごみ検知用データのバッファメモリコントローラへの入力タイミングおよびバッファメモリに対するごみ検知用データの出力タイミングを示す説明図である。 実施の形態１において、間引きＯＮのモード１設定時に、ごみ検知用データのバッファメモリコントローラへの入力タイミングおよびバッファメモリに対するごみ検知用データの出力タイミングを示す説明図である。 実施の形態１において、間引きＯＮのモード２設定時に、ごみ検知用データのバッファメモリコントローラへの入力タイミングおよびバッファメモリに対するごみ検知用データの出力タイミングを示す説明図である。 ごみ検知用データと原稿画像データをバッファメモリに格納する際の制御手順を示すフローチャートである。 間引きＯＦＦモード時に、ごみ検知用データをバッファメモリに格納する様子を示す説明図である。 間引きＯＮのモード１設定時に、ごみ検知用データをバッファメモリに格納する様子を示す説明図である。 間引きＯＮのモード２設定時に、ごみ検知用データをバッファメモリに格納する様子を示す説明図である。 間引きＯＮのモード３設定時に、ごみ検知用データをバッファメモリに格納する様子を示す説明図である。 ごみ検知用のラインデータを間引く場合に必要なバッファメモリの容量を示す説明図である。 実施の形態２において、間引きＯＦＦモード設定時に、ごみ検知用データのバッファメモリコントローラへの入力タイミングおよびバッファメモリに対するごみ検知用データの出力タイミングを示す説明図である。 実施の形態２において、間引きＯＮのモード１設定時に、ごみ検知用データのバッファメモリコントローラへの入力タイミングおよびバッファメモリに対するごみ検知用データの出力タイミングを示す説明図である。 実施の形態２において、間引きＯＮのモード２設定時に、ごみ検知用データのバッファメモリコントローラへの入力タイミングおよびバッファメモリに対するごみ検知用データの出力タイミングを示す説明図である。 実施の形態２の間引きシーケンサの入出力を示す説明図である。 実施の形態２の間引きシーケンサの状態遷移図である。 実施の形態２の制御部の回路構成を示す回路図である。 実施の形態２の変形例の間引きシーケンサの入出力を示す説明図である。 実施の形態２の変形例の間引きシーケンサの状態遷移図である。 実施の形態２の変形例の制御部の回路構成を示す回路図である。 ラインごとの、カウンタＣＮＴのカウント値（ＣＮＴ値）、各モードのＭａｓｋ信号の対応関係を示す説明図である。 実施の形態２において、センサーボードユニットからバッファメモリコントローラへの入力信号と、バッファメモリコントローラから画像処理プロセッサへの入力信号のタイミングを示す説明図である。 実施の形態２のバッファメモリへのごみ検知用データと原稿画像データの格納時の制御手順を示すフローチャートである。 実施の形態２において、片面原稿の読取時にバッファメモリからごみ検知用データ及び原稿画像データを読み出すときの制御手順を示すフローチャートである。 実施の形態２において、両面原稿の読取時にバッファメモリから両面のごみ検知用データ及び両面の原稿画像データを読み出すときの制御手順を示すフローチャートである。 実施の形態３の画像処理装置の機能的構成を示すブロック図である。 読み取り解像度ごとの間引きＯＦＦモード、間引きＯＮのモード１〜３の対応を定めたテーブルの内容を示す説明図である。 従来の両面同時読取機能を備えた従来の画像読取装置の構成を示す図である。 従来の画像読取装置を備えた画像処理装置のブロック構成を示す図である。 従来のバッファメモリコントローラのブロック構成を示す図である。 従来の画像処理プロセッサのブロック構成を示す図である。 従来の画像データ制御部のブロック構成を示す図である。 従来のビデオデータ制御部のブロック構成を示す図である。 従来の画像メモリアクセス制御部のブロック構成を示す図である。 従来の両面原稿の画像データを読み取る際の画像パスを示す図である。 従来のバッファメモリに蓄積された画像データをメモリに転送するタイミングを示す図である。 従来のＣＩＳ及び基準白ローラの拡大図である。 従来のＣＩＳにより読み取られた原稿及び基準白ローラのスキャナデータを示す図である。 ＣＩＳの読取面にごみが付着した様子を示す図である。 従来の白基準ローラ及び原稿を読み取った場合のスキャナデータ及びごみ補正後の画像データを示す図である。 白基準ローラの外周面にごみが付着した様子を示す図である。 白基準ローラ及び原稿を読み取った場合のスキャナデータを示す図である。 従来の裏面センサーボードユニットからバッファメモリコントローラを経て画像処理プロセッサに至る信号を示す図である。 従来の白基準データと原稿画像データのタイミングを示した図である。 従来のバッファメモリコントローラからバッファメモリへの片面の白基準データ及び原稿画像データの格納の制御フローを示す図である。 従来のバッファメモリから片面の白基準データ及び原稿画像データを読み出す際の制御フローを示す図である。 従来のバッファメモリから原稿両面の白基準データ及び原稿画像データを読み出す場合の制御フローを示す図である。 従来の画像処理装置のごみ検知のタイミングを示す図である。 従来の画像処理装置においてごみ検知用データ及び原稿画像データの蓄積に必要なバッファメモリの容量を示す図である。 従来の他の画像読取装置を備えた画像処理装置のブロック構成を示す図である。 従来の他のごみ検知デバイスの構成のブロック構成を示す図である。 表面センサーボードユニットからごみ検知デバイスへの信号と、ごみ検知デバイスからバッファメモリコントローラへの信号を示す図である。 従来の他の表面センサーボードユニットからごみ検知デバイスへの各信号のタイミングを示す図である。 従来の他のごみ検知デバイスからバッファメモリコントローラへの各信号のタイミングを示す図である。 従来の他のごみ検知デバイスを使用する場合に必要なバッファメモリの容量を示す図である。

符号の説明

５，５１，２２０５ バッファメモリコントローラ
６ バッファメモリ
１７ 操作パネル
１３５ ＣＩＳ
１３７ 基準白ローラ
１８２ 基準白板
１６１ ＣＣＤ
５０１ 表ＬＳＹＮＣ制御部
５０２ 裏ＬＳＹＮＣ制御部

Claims (5)

1. 基準白部材と、
   イメージセンサと、
   前記イメージセンサが前記基準白部材を読み取ることで生成される画像データの複数ラインの基準白データの平均値のラインデータを算出する算出手段と、
   前記基準白データの間引きを行う間引き機能と前記間引きを行わない機能とを備えた手段であって、前記平均値のラインデータに対しては前記間引きを行わずに前記平均値のラインデータを残す間引き手段と、
   前記間引き手段により間引かれずに残ったラインの基準白データを用いて、前記基準白部材と前記イメージセンサとの間に存在するごみを検知するごみ検知手段と、
   記憶手段と、
   前記イメージセンサが前記基準白部材を読み取ることで生成される基準白データと、前記イメージセンサが原稿を読み取ることで生成される原稿画像データとを、所定の休止時間を挟んで前記記憶手段に順次に書き込み、前記記憶手段から連続的に読み出す記憶制御手段と、
   ライン同期信号を連続的に生成する同期信号手段と、
   前記間引き機能が有効である場合に、連続的に生成されたライン同期信号を、ごみ検知期間及び前記休止期間にマスクし、前記間引き機能が無効である場合に、前記ライン同期信号を、前記休止期間にマスクするマスク手段と、を備え、
   前記記憶制御手段は、前記マスク手段でマスクされないライン同期信号に基づいて、前記基準白データ及び原稿画像データを前記記憶手段に書き込むことを特徴とする画像処理装置。
2. 前記基準白部材は、前記イメージセンサに対向する位置に設けられたローラであることを特徴とする請求項１に記載の画像処理装置。
3. 前記間引き手段を動作させるか否かの選択が可能な間引き動作選択手段をさらに備えたことを特徴とする請求項１に記載の画像処理装置。
4. 前記ごみ検知手段を動作させるか否かの選択が可能なごみ検知動作選択手段をさらに備えたことを特徴とする請求項１に記載の画像処理装置。
5. 画像処理装置で実行される画像処理方法であって、
   イメージセンサが基準白部材を読み取ることで生成される画像データの複数ラインの基準白データの平均値のラインデータを算出する算出工程と、
   前記基準白データの間引きを行う間引き機能と前記間引きを行わない機能と実行する工程であって、前記平均値のラインデータに対しては前記間引きを行わずに前記平均値のラインデータを残す間引き関連工程と、
   前記間引き関連工程により間引かれずに残ったラインの基準白データを用いて、前記基準白部材と前記イメージセンサとの間に存在するごみを検知するごみ検知工程と、
   前記イメージセンサが前記基準白部材を読み取ることで生成される基準白データと、前記イメージセンサが原稿を読み取ることで生成される原稿画像データとを、所定の休止時間を挟んで記憶手段に順次に書き込み、前記記憶手段から連続的に読み出す記憶制御工程と、
   ライン同期信号を連続的に生成する同期信号工程と、
   前記間引き機能が有効である場合に、連続的に生成されたライン同期信号を、ごみ検知期間及び前記休止期間にマスクし、前記間引き機能が無効である場合に、前記ライン同期信号を、前記休止期間にマスクするマスク工程と、を含み、
   前記記憶制御工程は、前記マスク工程でマスクされないライン同期信号に基づいて、前記基準白データ及び原稿画像データを前記記憶手段に書き込むことを特徴とする画像処理方法。

Images