JP5904148B2 - 再構成可能回路、画像形成装置及びプログラム - Google Patents
再構成可能回路、画像形成装置及びプログラム Download PDFInfo
- Publication number
- JP5904148B2 JP5904148B2 JP2013062692A JP2013062692A JP5904148B2 JP 5904148 B2 JP5904148 B2 JP 5904148B2 JP 2013062692 A JP2013062692 A JP 2013062692A JP 2013062692 A JP2013062692 A JP 2013062692A JP 5904148 B2 JP5904148 B2 JP 5904148B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- reconfiguration
- logical
- logic
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
請求項2に記載の発明は、前記複数の領域は、外部と接続され信号の入出力が行われる端子を備え、信号の入出力の実行又は停止を制御する入出力端子領域を含むことを特徴とする請求項1に記載の再構成可能回路である。
請求項3に記載の発明は、画像を記録部材に形成する画像形成部と、前記画像形成部を制御する制御部と、を備え、前記制御部は、再構成を設定する再構成データに基づいて、再構成される複数の領域を設定する領域設定手段と、当該複数の領域のそれぞれの領域に対して当該再構成データに設定された順位にしたがって当該複数の領域のそれぞれの領域を再構成するように制御する再構成制御手段と、当該複数の領域における再構成された領域を起動するように制御する起動制御手段と、を備える再構成可能回路を、備え、前記再構成可能回路の前記複数の領域は、論理を実行する領域と、相互に論理のやり取りが行なわれる当該論理を実行する領域の間にあって論理のやり取りの実行及び停止を制御する論理制御領域と、を含み、前記再構成制御手段は、前記論理制御領域を、当該論理制御領域により論理のやり取りが行なわれる前記論理を実行する領域を再編成する前に再編成することを特徴とする画像形成装置である。
請求項4に記載の発明は、コンピュータに再構成を設定する再構成データに基づいて、再構成される複数の領域を再構成可能回路に設定する領域設定手順と、前記複数の領域のそれぞれの領域に対して前記再構成データに設定された順位にしたがって当該複数の領域のそれぞれの領域を再構成するように制御する再構成制御手順と、前記複数の領域における再構成された領域を起動するように制御する起動制御手順とを実行させるためのプログラムであって、前記複数の領域は、論理を実行する領域と、相互に論理のやり取りが行なわれる当該論理を実行する領域の間にあって論理のやり取りの実行及び停止を制御する論理制御領域と、を含み、前記再構成制御手順は、前記論理制御領域を、当該論理制御領域により論理のやり取りが行なわれる前記論理を実行する領域を再編成する前に再編成することを特徴とするプログラムである。
請求項2の発明によれば、本構成を備えない場合に比べ、再構成可能回路が再構成時に外部に及ぼす影響を抑制できる。
請求項3の発明によれば、本構成を備えない場合に比べ、制御部の起動時間を短縮できる。
請求項4の発明によれば、本構成を備えない場合に比べ、動作開始までの起動時間が短縮できる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
(画像形成システム)
図1は、第1の実施の形態が適用される画像形成システムの構成の一例を示す図である。
この画像形成システムは、スキャン機能、プリント機能、コピー機能及びファクシミリ機能を備えた所謂複合機として動作する画像形成装置100と、画像形成装置100に接続される通信回線110と、通信回線110に接続される端末装置120と、通信回線110に接続されるファクシミリ装置130と、通信回線110に接続されるサーバ装置140とを有している。
また、画像形成装置100は、通信回線110を介して、画像形成装置100の外部に置かれた端末装置120、ファクシミリ装置130又はサーバ装置140から送信された画像などのデータを画像形成部102により記録部材に印刷する。
一方、画像形成装置100は、画像読取部103が読み取った画像などのデータを、送受信部104から通信回線110を介して画像形成装置100の外部に置かれた端末装置120及び/又はファクシミリ装置130に送信する。
図2は、画像形成装置100の構成の一例を示す図である。
画像形成装置100は、前述したように、制御部1と、UI部101、画像形成部102、画像読取部103、送受信部104を備えている。
さらに、制御部1は、CPU10、制御ブロック20(UI制御ブロック20−1、画像形成制御ブロック20−2、画像読取制御ブロック20−3、送受信制御ブロック20−4)、メモリ30に電源を供給する電源ブロック40を備えている。
制御部1は、不揮発性メモリを画像形成装置100が動作するために必要なパラメータなどを保持しておくために使用し、揮発性メモリを画像形成装置100が動作している間の作業領域(ワークエリア)として使用することができる。
UI部101は、例えばボタンやタッチパネルなどで構成された入力機器であって、ユーザからの指示が入力される。そして、UI制御ブロック20−1は、UI部101に入力されたユーザの指示をCPU10に送信し、CPU10からの命令を受信し、UI部101がユーザの指示に対応した応答(入力画面などの切り替え)をするように制御する。
次に、制御ブロック20を説明する。
第1の実施の形態では、UI制御ブロック20−1、画像形成制御ブロック20−2、画像読取制御ブロック20−3、送受信制御ブロック20−4は、それぞれ同様な構成を有している。よって、1個の制御ブロック20を説明する。なお、ここでは画像形成制御ブロック20−2を例として説明する。
画像形成制御ブロック20−2では、画像読取部103又は送受信部104から入力された画像データを解析しページ記述言語(PDL:page description language)など、コード化された画像データをラスタ画像データに変換(ラスタライズ)する変換処理、ラスタ画像データがRGB表色系であるときはCIEL*a*b*表色系さらにYMCK表色系に変換する色空間処理、階調を補正する階調補正処理、YMCK表色系で変換された画像データからスクリーンパタンを生成するハーフトーン処理、YMCKの色毎に設けられた露光器に対応した色材階調データを生成する色材階調データ生成処理、YMCKの色毎に設けられた感光体上にトナー像を形成する露光処理などが行われる。
そして、制御部1のCPU10、制御ブロック20、メモリ30は、バス50に接続されている。
ROM210は、マスクROM、EPROM、EEPROM、フラッシュメモリなどで、電源断時においても再構成可能回路200の再構成データを保持している。そして、電源投入により、ROM210に保持されている再構成データが読み出され、再構成可能回路200が再構成される。
よって、ROM210は、ハードディスクドライブ(HDD)であってもよく、電源投入時などにHDDなどから再構成可能回路200の再構成データが読み出されて書き込まれるRAMであってもよい。
なお、このROM210は、再構成可能回路200の中に構成されていてもよく、バス50に接続されたメモリ30であってもよい。
そして、再構成可能回路200は、論理領域201間に設けられた論理制御領域202−1、202−2を備えている。ここでも、論理制御領域202−1、202−2をそれぞれ区別しないときは論理制御領域202と表記する。
論理領域201及び論理制御領域202のそれぞれの数は上記以外であってもよい。
なお、論理領域201、論理制御領域202、入出力端子領域203をそれぞれ区別しないときは領域と表記する。
さらにまた、再構成する単位である論理領域201、論理制御領域202、入出力端子領域203を設定する領域設定手段の一例としての領域設定ユニット204、これらの領域の再構成を制御する再構成制御手段の一例としての再構成制御ユニット205、再構成された領域の起動を制御する起動制御手段の一例としての起動制御ユニット206を備えている。
また、論理領域201は、例えば露光処理などでは、YMCKそれぞれの色で行うため、露光処理をそれぞれの色で分けたインスタンス単位であってもよい。なお、複数のインスタンスをまとめてもよい。例えば露光処理などにおいて、YとMとを処理するインスタンスとCとKとを処理するインスタンスとをまとめてもよい。
さらに、上記の処理のそれぞれが複数のプロセスから構成される場合、それぞれのプロセス単位であってもよい。
さらにまた、論理領域201は、上記の論理ブロック単位、AND、OR、NAND、NORなどの論理ゲート単位であってもよい。
そして、再構成データは、設計ツールによって作成され、設計ツール上において、設計者によって複数の領域及びそれらを再構成する順位が指定される。なお、複数の領域のそれぞれを再構成するデータは、設計ツールによって、再構成される順位にしたがって並びかえられることが好ましい。
図3に示す再構成可能回路200は、例として、3つの論理領域201(論理領域201−1、201−2、201−3)から構成されている。なお、説明の便宜のために、論理領域201−1を論理領域A、論理領域201−2を論理領域B、論理領域201−3を論理領域Cと表記する。そして、論理領域Aと論理領域Bとの間に設けられた論理制御領域202−1を論理制御領域AB(図3では“A−B”と表記)、論理領域Bと論理領域Cとの間に設けられた論理制御領域202−2を論理制御領域BC(図3では“B−C”と表記)と表記する。
論理領域Aは論理制御領域ABを介して論理領域Bに接続されている。論理領域Bは論理制御領域BCを介して論理領域Cに接続されている。ここでは、再構成された論理領域Aと、再構成された論理領域Bとが信号の送受信を行う。また、再構成された論理領域Bと再構成された論理領域Cとが信号の送受信を行うとする。そして、再構成された論理領域Aと再構成された論理領域Cとは信号の送受信を行わないとする。なお、信号の送受信を、論理のやり取り又は論理の交換と表記する。
論理領域Aと論理領域Bとの間にある論理制御領域ABは、論理領域Aと論理領域Bとの間の論理の交換を停止させたり、論理領域Aと論理領域Bとの間の論理の交換を開始(実行)させたりする。
論理制御領域ABは、論理領域Aと論理領域Bとの間の論理の交換を停止させると、論理領域Aの論理(状態)が論理領域Bの論理(状態)によって影響を受けないようになり、同様に論理領域Bの論理(状態)が論理領域Aの論理(状態)によって影響を受けないようになる。
さらに、これらのバッファ回路が、論理領域Aの論理領域Bに接続される接続端子部分及び論理領域Bの論理領域Aに接続される接続端子部分に設けられていてもよい。
論理制御領域BCも同様である。
また、再構成可能回路200の入出力端子領域203も、このようなバッファ回路で構成されていてもよい。
よって、論理制御領域ABなどの論理制御領域202及び入出力端子領域203もそれぞれで動作可能な領域である。
次に、再構成制御ユニット205は、設定された論理領域201、論理制御領域202、入出力端子領域203のそれぞれに対して、再構成データに設定された順位にしたがって再構成を制御する(実線矢印)。
再構成可能回路200の起動制御ユニット206は、再構成が完了した論理領域201に対して、動作を開始(起動)するように制御する(実線矢印)。なお、起動制御ユニット206は、論理領域201とともに、論理制御領域202、入出力端子領域203に対しても動作を開始(起動)するように制御する。
なお、論理領域201、論理制御領域202、入出力端子領域203と、領域設定ユニット204、再構成制御ユニット205、起動制御ユニット206との関係については後述する。
CPU10は、これらの再構成が完了したことを通知する信号(CONF_DONE_A、CONF_DONE_B、CONF_DONE_C)を受信することにより、再構成が完了した論理領域A、B、Cとのデータの送受信が可能となる。
図4における横方向は時間軸tで、時刻t1〜t8へと時間が経過するとする。なお、時刻t1〜t8は、後述する第1の実施の形態を適用しない場合(後述する図5参照)と同じとした。
そして、時刻t2において論理領域Aの再構成Aが完了すると、再構成制御ユニット205は、割り当てられた端子Tに論理領域Aの再構成Aが終了したことを通知する信号(CONF_DONE_A)を出力する。そして、起動制御ユニット206によって、論理領域Aは起動されて動作(動作A)を開始する。
また、時刻t3において、再構成制御ユニット205は、論理領域Cの再構成を開始する(再構成C)。そして、時刻t6において論理領域Cの再構成Cが完了すると、再構成制御ユニット205は、割り当てられた端子Tに論理領域Cの再構成Cが終了したことを通知する信号(CONF_DONE_C)を出力する。そして、起動制御ユニット206によって、論理領域Cは起動されて動作(動作C)を開始する。
すなわち、第1の実施の形態の一例である図4においては、論理領域A〜Cは予め定められた順位(ここではAからCの順番)にしたがって順に再構成されるとともに、先に再構成された領域は、後に再構成される領域の再構成が完了を待つことなく順に起動される。
すなわち、図4に示した第1の実施の形態が適用される場合、すなわち論理領域A、B、Cに順位を設定し、その順位にしたがって順に再構成する場合は、論理領域A、B、Cを一体として再構成する場合に比べ、図5における時刻t6から時刻t7の期間に相当する時間だけ、再構成可能回路200が再構成を開始してから全体(論理領域A、B、C)として動作を開始するまでの時間が短くなる。
これにより、再構成可能回路200が電源投入後などにおいて再構成を開始してから、再構成可能回路200が全体(論理領域A、B、C)として動作を開始(起動)するまでの待ち時間(起動時間)を短縮できる。
論理領域201に順位を設けて順に再構成し、他の論理領域201の再構成が完了する前に、再構成が完了した論理領域201から動作を開始させるためは、論理領域201の再構成時及び動作開始時に、論理領域201の論理が、他の再構成中又は再構成が行われていない論理領域201から影響を受けないことが必要となる。
そこで、第1の実施の形態では、論理の交換を行うことが予定されている論理領域201間に論理制御領域202を設けている。そして、論理制御領域202では、それが接続する論理領域201の再構成が完了する前においては、論理制御領域202を、論理領域201の間で論理の交換ができない(停止する)ように設定する。そして、論理領域201の再構成が完了した後においては、論理領域201間で論理の交換ができる(実行する)ように設定する。
このようにすることで、論理領域201に順位を設けて再構成し、他の論理領域201の再構成が完了する前に、再構成が完了した論理領域201から動作を開始(起動)させることができる。
入出力端子領域203についても同様であって、再構成可能回路200又は論理領域201の再構成が完了する前においては、外部に接続される回路などと論理の交換を停止するように設定され、再構成可能回路200又は論理領域201の再構成が完了した後においては、外部に接続される回路などと論理の交換が実行できるように設定する。
そして、図6における下方向に時間tが経過するとする。
電源投入時又は再構成の実行を伴うリセット時において、再構成可能回路200の領域設定ユニット204は、ROM210から再構成データを読み出し、書き込まれた領域設定データを基に、再構成可能回路200上に論理領域A、B、C、論理制御領域AB、BC(図6においては“A−B”、“B−C”と表記する)、入出力端子領域203を設定する(破線矢印)(領域設定手順)。
すると、再構成制御ユニット205は、論理領域Aに対して、再構成の実行を指示する信号(CONF_START_A)を論理領域Aの再構成データとともに送出する。これにより、論理領域Aの再構成が開始される。このとき、論理制御領域ABは停止状態にあるので、論理領域Aの論理がどのように変化しても、論理領域Bに影響を与えない。そして、論理領域Aの再構成が完了すると、再構成制御ユニット205は再構成が完了したことを通知する信号(CONF_DONE_A)を起動制御ユニット206に送信する。なお、再構成制御ユニット205は、論理領域Aの再構成が完了したことを通知する信号(CONF_DONE_A)を、それを送信するために設けられた端子T(図3参照)に送信する。これにより、信号(CONF_DONE_A)を送信するために設けられた端子Tは停止状態から動作を開始した動作状態(実行状態と表記することがある)になる。そして、この端子Tの状態の変化により、CPU10は、論理領域Aが動作状態に移行することを検知する。このとき、CPU10と論理領域Aとが信号の送受信(論理の交換)を行うための端子Tについても、停止状態から動作状態にする。
なお、論理制御領域ABは停止状態にあるので、論理領域Bとは論理の交換ができない。
これは、論理制御領域BCの再構成が完了する前に、論理領域Bを再構成すると、論理領域Bの論理の影響を論理領域Cが受けるためである。また、逆に論理領域Cの状態の影響を論理領域Bが受けるためである。
論理制御領域BCは、信号(STOP_BC)を受信すると、論理領域Bと論理領域Cとの間での論理の交換ができないように、論理制御領域BCを停止状態にする。
すると、再構成制御ユニット205は、論理領域Bに対して、再構成の実行を指示する信号(CONF_START_B)を論理領域Bの再構成データとともに送出する。これにより、論理領域Bの再構成が開始される。このとき、論理制御領域AB及び論理制御領域BCは停止状態にあるので、論理領域Bの論理がどのように変化しても、論理領域A及び論理領域Cに影響を与えない。そして、論理領域Bの再構成が完了すると、再構成制御ユニット205は再構成が完了したことを通知する信号(CONF_DONE_B)を起動制御ユニット206に送信する。なお、再構成制御ユニット205は、論理領域Bの再構成が完了したことを通知する信号(CONF_DONE_B)を、それを送信するために設けられた端子T(図3参照)に送信する。これにより、信号(CONF_DONE_B)を送信するために設けられた端子Tは動作状態になる。そして、この端子Tの状態の変化により、CPU10は、論理領域Bが動作状態に移行することを検知する。このとき、CPU10と論理領域Bとが信号の送受信(論理の交換)を行うための端子Tについても、停止状態から動作状態にする。
そして、起動制御ユニット206は、論理制御領域ABに動作を開始(実行)することを指示する信号(START_AB)を送信する。すると、論理制御領域ABが動作状態に移行し、論理領域Aと論理領域Bとで論理制御領域ABを介して論理の交換が開始される(図6の経路α)。
すると、再構成制御ユニット205は、論理領域Cに対して、再構成の実行を指示する信号(CONF_START_C)を論理領域Cの再構成データとともに送出する。これにより、論理領域Cの再構成が開始される。このとき、論理制御領域BCは停止状態にあるので、論理領域Cの論理がどのように変化しても、論理領域Bに影響を与えない。そして、論理領域Cの再構成が完了すると、再構成制御ユニット205は、論理領域Cの再構成が完了したことを通知する信号(CONF_DONE_C)を起動制御ユニット206に送信する。なお、再構成制御ユニット205は、論理領域Cの再構成が完了したことを通知する信号(CONF_DONE_C)を、それを送信するために設けられた端子T(図3参照)に送信する。これにより、信号(CONF_DONE_C)を送信するために設けられた端子Tは動作状態になる。そして、この端子Tの状態の変化により、CPU10は、論理領域Cが動作状態に移行することを検知する。このとき、CPU10と論理領域Cとが信号の送受信(論理の交換)を行うための端子Tについても、停止状態から動作状態にする。
そして、起動制御ユニット206は、論理制御領域BCに動作を開始(実行)することを指示する信号(START_BC)を送信する。すると、論理制御領域BCは停止状態から動作状態に移行し、論理領域Bと論理領域Cとで論理制御領域BCを介して論理の交換が開始される(図6に経路β)。
以上のようにして、再構成可能回路200の再構成が完了し、全体が動作状態に移行する。
再構成されていない状態の論理領域201は、論理が確定できず未確定である。よって、再構成される論理領域201と再構成されていない論理領域201との間で、論理の交換が行われる状態になっていると、再構成されていない論理領域201の未確定な論理の影響を受けて、再構成された論理領域201の論理が予め定められた状態から外れる。
そこで、第1の実施の形態では、論理制御領域202を再構成される論理領域201の間に設け、これらの論理領域201がともに再構成されるまで、論理の交換が行われないように停止状態に維持する。
そして、バッファ回路の場合は、接続される論理領域201が再構成される場合には、その再構成を妨げないとともに他の論理領域201と論理の交換ができない停止状態に設定され、接続される論理領域201が再構成された後には、論理の交換ができる動作状態に設定される。
また、端子の場合は、それに接続される論理領域201の再構成を妨げないとともに他の論理領域201と論理の交換ができない停止状態に設定され、その論理領域201及びそれと接続される論理領域201の再構成が完了したのち、論理の交換ができる動作状態に設定される。
これは、図6に示した手順において、論理制御領域BCの再構成が完了し、再構成制御ユニット205が起動制御ユニット206から論理領域Bの動作の停止を指示する信号(STOP_BC)を受信した後に、論理領域B及び論理領域Cのそれぞれに対して再構成を指示する信号(CONF_START_B、CONF_START_C)を送信すればよい。
第1の実施の形態において例として示した再構成可能回路200は、論理領域A、B、Cを備え、論理領域Aと論理領域Bとが論理の交換を行い、論理領域Bと論理領域Cとが論理の交換を行うとし、論理領域Aと論理領域Cとは直接には論理の交換を行わないとした。
第2の実施の形態において例として示す再構成可能回路200は、論理領域A、B、C、Dを備え、それぞれが相互に論理の交換を行う。
なお、説明の便宜のために、論理領域201−1を論理領域A、論理領域201−2を論理領域B、論理領域201−3を論理領域C、論理領域201−4を論理領域Dと表記する。そして、論理領域Aと論理領域Bとの間に設けられた論理制御領域202−1を論理制御領域AB(図7では“A−B”と表記)、論理領域Aと論理領域Cとの間に設けられた論理制御領域202−2を論理制御領域AC(図7では“A−C”と表記)、論理領域Aと論理領域Dとの間に設けられた論理制御領域202−3を論理制御領域AD(図7では“A−D”と表記)、論理領域Bと論理領域Dとの間に設けられた論理制御領域202−4を論理制御領域BD(図7では“B−D”と表記)、論理領域Bと論理領域Cとの間に設けられた論理制御領域202−5を論理制御領域BC(図7では“B−C”と表記)、論理領域Cと論理領域Dとの間に設けられた論理制御領域202−6を論理制御領域CD(図7では“C−D”と表記)と表記する。
論理領域201及び論理制御領域202のそれぞれの数は上記以外であってもよい。
そして、再構成可能回路200は、領域設定ユニット204、再構成制御ユニット205、起動制御ユニット206を備えている。
そして、第1の実施の形態の図6と同様に、再構成制御ユニット205は、論理領域A、B、C、Dのそれぞれの再構成が完了したときに、それぞれに割り当てられた端子Tに再構成が完了したことを通知する信号(CONF_DONE_A、CONF_DONE_B、CONF_DONE_C、CONF_DONE_D)を送信する。
そして、図8における横方向は時間軸tで、図4、5と同じとした。
そして、時刻t2において論理領域Aの再構成Aが完了すると、再構成制御ユニット205は、割り当てられた端子Tに論理領域Aの再構成Aが終了したことを通知する信号(CONF_DONE_A)を出力する。そして、起動制御ユニット206によって、論理領域Aは動作(動作A)を開始する。
また、時刻t3において、再構成制御ユニット205は、論理領域Cの再構成を開始する(再構成C)。そして、時刻t6において論理領域Cの再構成Cが完了すると、再構成制御ユニット205は、割り当てられた端子Tに論理領域Cの再構成Cが終了したことを通知する信号(CONF_DONE_C)を出力する。そして、起動制御ユニット206によって、論理領域Cは起動されて動作(動作C)を開始する。
すなわち、第2の実施の形態の一例である図8においては、論理領域A〜Dは予め定められた順位(ここではAからDの順番)にしたがって順に再構成されるとともに、先に再構成された領域は、後に再構成される領域の再構成が完了を待つことなく順に起動される。
これにより、再構成可能回路200が電源投入後などにおいて再構成を開始してから、再構成可能回路200が全体(論理領域A〜D)として動作を開始するまでの待ち時間を短縮できる。
これにより、再構成可能回路200が電源投入後などにおいて再構成を開始してから、再構成可能回路200が全体(論理領域A〜D)として動作を開始するまでの待ち時間を短縮できる。
さらに、図8では論理領域Aの再構成が完了した後に論理領域Aを起動した。このとき、例えば、論理領域Bの再構成が完了した後に論理領域Aを起動してもよい。すなわち、再構成の完了後において必ずしも起動しなくともよい。
Claims (4)
- 再構成を設定する再構成データに基づいて、再構成される複数の領域を設定する領域設定手段と、
前記複数の領域のそれぞれの領域に対して前記再構成データに設定された順位にしたがって当該複数の領域のそれぞれの領域を再構成するように制御する再構成制御手段と、
前記複数の領域における再構成された領域を起動するように制御する起動制御手段と、を備え、
前記複数の領域は、論理を実行する領域と、相互に論理のやり取りが行なわれる当該論理を実行する領域の間にあって論理のやり取りの実行及び停止を制御する論理制御領域と、を含み、
前記再構成制御手段は、前記論理制御領域を、当該論理制御領域により論理のやり取りが行なわれる前記論理を実行する領域を再編成する前に再編成することを特徴とする再構成可能回路。 - 前記複数の領域は、外部と接続され信号の入出力が行われる端子を備え、信号の入出力の実行又は停止を制御する入出力端子領域を含むことを特徴とする請求項1に記載の再構成可能回路。
- 画像を記録部材に形成する画像形成部と、
前記画像形成部を制御する制御部と、を備え、
前記制御部は、再構成を設定する再構成データに基づいて、再構成される複数の領域を設定する領域設定手段と、当該複数の領域のそれぞれの領域に対して当該再構成データに設定された順位にしたがって当該複数の領域のそれぞれの領域を再構成するように制御する再構成制御手段と、当該複数の領域における再構成された領域を起動するように制御する起動制御手段と、を備える再構成可能回路を、備え、
前記再構成可能回路の前記複数の領域は、論理を実行する領域と、相互に論理のやり取りが行なわれる当該論理を実行する領域の間にあって論理のやり取りの実行及び停止を制御する論理制御領域と、を含み、
前記再構成制御手段は、前記論理制御領域を、当該論理制御領域により論理のやり取りが行なわれる前記論理を実行する領域を再編成する前に再編成することを特徴とする画像形成装置。 - コンピュータに
再構成を設定する再構成データに基づいて、再構成される複数の領域を再構成可能回路に設定する領域設定手順と、
前記複数の領域のそれぞれの領域に対して前記再構成データに設定された順位にしたがって当該複数の領域のそれぞれの領域を再構成するように制御する再構成制御手順と、
前記複数の領域における再構成された領域を起動するように制御する起動制御手順と、を実行させるためのプログラムであって、
前記複数の領域は、論理を実行する領域と、相互に論理のやり取りが行なわれる当該論理を実行する領域の間にあって論理のやり取りの実行及び停止を制御する論理制御領域と、を含み、
前記再構成制御手順は、前記論理制御領域を、当該論理制御領域により論理のやり取りが行なわれる前記論理を実行する領域を再編成する前に再編成することを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062692A JP5904148B2 (ja) | 2013-03-25 | 2013-03-25 | 再構成可能回路、画像形成装置及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062692A JP5904148B2 (ja) | 2013-03-25 | 2013-03-25 | 再構成可能回路、画像形成装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014186667A JP2014186667A (ja) | 2014-10-02 |
JP5904148B2 true JP5904148B2 (ja) | 2016-04-13 |
Family
ID=51834144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013062692A Expired - Fee Related JP5904148B2 (ja) | 2013-03-25 | 2013-03-25 | 再構成可能回路、画像形成装置及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5904148B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3684901B2 (ja) * | 1999-03-02 | 2005-08-17 | 富士ゼロックス株式会社 | 情報処理システム |
US6924678B2 (en) * | 2003-10-21 | 2005-08-02 | Altera Corporation | Programmable phase-locked loop circuitry for programmable logic device |
JP5277615B2 (ja) * | 2007-11-22 | 2013-08-28 | 富士ゼロックス株式会社 | データ処理装置及びデータ処理プログラム |
-
2013
- 2013-03-25 JP JP2013062692A patent/JP5904148B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014186667A (ja) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5943736B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
US9313364B2 (en) | Image processing apparatus and control method for the same | |
JP6489757B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
US9560232B2 (en) | Image processing apparatus, method of controlling the same, and storage medium for configuring a reconfigurable device | |
JP2016035692A (ja) | 画像処理装置、システム、情報処理方法及びプログラム | |
US9509878B2 (en) | Image processing apparatus and method for controlling the same, and storage medium | |
JP2021012598A (ja) | 情報処理装置及び制御方法 | |
JP2013190950A (ja) | 制御装置、及び起動方法 | |
JP2015149025A (ja) | 画像処理装置およびその制御方法、並びにプログラム | |
JP5904148B2 (ja) | 再構成可能回路、画像形成装置及びプログラム | |
US20160050332A1 (en) | Image processing apparatus for controlling dynamic reconfigurable apparatus, information processing method for image processing apparatus, and storage medium for storing program to achieve information processing method | |
JP2014165803A (ja) | 再構成可能デバイス、及びそれを備えた画像形成装置 | |
JP7229786B2 (ja) | 制御装置、画像形成装置及び起動方法 | |
JP2015198405A (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
US8180181B2 (en) | Image processing apparatus, image processing method, and image processing program | |
JP2021010137A (ja) | 画像形成装置、その制御方法、及びプログラム | |
JP6864721B2 (ja) | 情報処理装置、およびその制御方法 | |
JP2014154935A (ja) | 再構成可能デバイス、及びそれを備えた画像形成装置 | |
JP2018207334A (ja) | 画像形成装置の管理システム、画像形成装置の管理方法、画像形成装置管理用プログラム、および、画像形成システム | |
JP2015191335A (ja) | 画像処理装置、その制御方法及びプログラム | |
JP5202265B2 (ja) | 画像処理装置、プログラム及び画像処理装置の制御方法 | |
JP2017108250A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2008065498A (ja) | 信号処理装置、信号処理方法および信号処理プログラム | |
JP2009288326A (ja) | 画像形成装置、画像形成方法、記憶媒体及びプログラム | |
JP2008044106A (ja) | 画像形成装置、画像形成装置の動作方法、画像処理用asic、画像処理用asicの動作方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5904148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |