JP2009140353A - 再構成可能な集積回路、及びこれを用いた自己修復システム - Google Patents
再構成可能な集積回路、及びこれを用いた自己修復システム Download PDFInfo
- Publication number
- JP2009140353A JP2009140353A JP2007317505A JP2007317505A JP2009140353A JP 2009140353 A JP2009140353 A JP 2009140353A JP 2007317505 A JP2007317505 A JP 2007317505A JP 2007317505 A JP2007317505 A JP 2007317505A JP 2009140353 A JP2009140353 A JP 2009140353A
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- circuit
- integrated circuit
- reconfigurable
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】本発明は、連続運転中のシステムの回路の故障に対して、故障箇所のみの回路を修復するようにして、且つ、ダウンタイムを最小限にした再構成可能な集積回路、及びこれを用いた自己修復システムを提供することを目的とする。
【解決手段】再構成可能な集積回路は、前記論理構成要素から成る所定の機能を備える複数の機能回路部1a1乃至1a4と予備機能回路部1a5とを備える機能構成部1と、入出力信号をインタフェースする共通バス3と、複数の機能回路部のいずれかの故障に対応して前記第1の構成種別テーブル4aで指定される第1の構成種別データを選択する第1の構成選択部4と、機能回路部相互間の接続状態を指定する第1の配置配線データを記憶する第1のメモリ5bと、第1の配置配線データを抽出して、回路部相互間の接続と予備機能回路部の回路とを書き込む第1の転送部5bとを備える第1の再構成情報転送部5とから成る。
【選択図】図1
【解決手段】再構成可能な集積回路は、前記論理構成要素から成る所定の機能を備える複数の機能回路部1a1乃至1a4と予備機能回路部1a5とを備える機能構成部1と、入出力信号をインタフェースする共通バス3と、複数の機能回路部のいずれかの故障に対応して前記第1の構成種別テーブル4aで指定される第1の構成種別データを選択する第1の構成選択部4と、機能回路部相互間の接続状態を指定する第1の配置配線データを記憶する第1のメモリ5bと、第1の配置配線データを抽出して、回路部相互間の接続と予備機能回路部の回路とを書き込む第1の転送部5bとを備える第1の再構成情報転送部5とから成る。
【選択図】図1
Description
本発明は、再構成可能な集積回路、及びこれを用いた自動修復システムに関し、特に、連続運転中の情報処理システムの冗長化を図るための再構成可能な集積回路、及びこれを用いた自己修復システムに関する。
従来、情報処理システムにおいては、その障害発生時に情報処理システム自体がオペレータ等に頼ることなく復旧処理を行なえるようにして、信頼性を高めている。
このような情報処理システムとして、システムの一部においてハードウェア障害が発生した場合においても、システム全体としての動作を止めることなく、障害部位の切り離しや代替回路の稼働等により、人手を介さないで障害の復旧が行なえるようにした自己修復機能を有するものがある。
例えば、その一つにホットスタンバイ方式に代表される、構成要素を多重化し主系で障害が発生した時に予備系へ切り替える方式によるものや、集積回路一つが壊れてもシステムごと切り替える必要はないが、各プリント板ユニットを丸ごと二重化させた情報処理システム等がある。
しかしながら、前者の自己修復情報処理システムでは、システムの一構成要素としての集積回路一つが壊れただけでもあっても、システムごと切り替える必要があるため、主系及び予備系としての情報処理システムをそなえなければならず、システムが大型化する問題がある。
一方、後者の自己修復情報報処理システムでは、集積回路一つが壊れてもシステムごと切り替える必要はないが、各プリント板ユニットを丸ごと二重化させる必要があり、やはりシステムの大型化を避けることがでない問題がある。
そこで、情報処理装置におけるさまざまな構成要素の障害に対してその構成要素を元来の正常な機能を再現できるように自動的に再構成することにより、多重障害に対応しつつ装置を小型化した、自己修復機能付き情報処理装置がある(例えば、特許文献1参照。)。
特許文献1の自動修復機能付き情報処理装置では、複数の論理構成要素により論理回路として構成され、所定機能を実現する論理処理部がそなえられるとともに、複数の論理構成要素により論理回路として再構成可能に構成され、各論理処理部の所定機能を再現しうる少なくとも一つの予備論理処理部がそなえられ、該論理処理部における論理回路構成データを保持するデータ保持手段と、該論理処理部での障害発生を検出する障害検出手段と、該障害検出手段により該論理処理部での障害の発生を検出した場合、当該障害の発生した論理処理部についての論理回路構成データを該データ保持手段から読み出し、その論理回路構成データに基づいて、該予備論理処理部を、複数の論理構成要素により当該障害の発生した論理処理部と同一の論理回路構成になるように再構成する再構成手段とがそなえられ、当該障害の発生した論理処理部における当該障害の発生要因にかかる論理構成要素を診断する障害論理要素診断手段がそなえられ、該障害論理要素診断手段により診断された当該障害の発生要因にかかる論理構成要素を除いた論理構成要素からなる、当該障害の発生した論理処理部を、予備論理処理部として用いることを特徴としている。
また、論理処理部が複数そなえられている場合には、この予備論理処理部を、複数の該論理処理部のうちの特定の論理処理部と同一の論理回路構成に予め構成して、障害からの復旧時間を短縮する構成もある。
この論理回路処理部の再構成は、障害の発生した論理処理部の論理回路構成データをデータ保持手段から読み出し、同一機能を再構成するための再構成データを算出する再構成データ計算手段を備え、この再構成データで同一機能を再構成する再構成手段で行うようにしている。
しかしながら、特許文献1の自己修復機能付き情報処理装置では、複数の論理処理部の故障が重複して発生した場合の多重障害に対して、自由度のある修復は可能であるものの、障害論理要素を特定して、障害論理要素を除く論理要素から成る再構成データを計算して論理回路を再構成するようにしているので復旧には時間を要する問題がある。
また、特定の論理処理部を予め設ける構成の場合には、この特定の論理処理部の障害に対しては復旧時間が短縮されるものの、それ以外の論理処理部の障害に対しては、やはり、障害論理要素を特定し、再構成データを計算して論理回路を再構成するので、復旧には時間を要する問題がある。
特許第3365581号公報
従来、連続運転中のプロセスの制御システム等の情報処理システムの冗長化方法には、ダウンタイムを極力短縮する二重化構成のシステムが採用されている。
この二重化構成では、システムが大型化する欠点があるため、特許文献1に示すような、故障箇所を検出して、故障箇所のみを修復することでシステムの大型化を避けるようにしている。
しかしながら、特許文献1の自己修復機能付き情報処理装置では、多重障害に対して、自由度のある修復は可能であるものの、障害論理要素を特定して、障害論理要素を除く論理要素から成る再構成データを計算して論理回路を再構成するようにしているので復旧には時間を要する問題があった。
また、特定の論理処理部を予め設ける構成の場合には、この特定の論理処理以外の論理処理部の障害に対しては、やはり、障害論理要素を特定し、再構成データを計算して論理回路を再構成するので、復旧には時間を要する問題があった。
本発明は、上記の問題を解決するためになされたもので、連続運転中のシステムの回路の故障に対して、故障箇所のみの回路を修復するようにして、且つ、ダウンタイムを最小限にした再構成可能な集積回路、及びこれを用いた自己修復システムを提供することを目的とする。
上記目的を達成するために、本発明による再構成可能な集積回路は、複数の論理構成要素から成る回路の再構成が可能に構成された再構成可能な集積回路であって、前記再構成可能な集積回路は、前記論理構成要素から成る所定の機能を備える複数の機能回路部と前記複数の機能回路部の夫々の機能が構成可能に予め前記論理構成要素を備える少なくとも一つの予備機能回路部とを備える機能構成部と、前記複数の機能回路部及び前記予備機能回路部の相互間を接続し、前記機能構成部の外部との入出力信号をインタフェースする共通バスと、前記複数の機能回路部の構成を予め指定し、前記集積回路の機能を設定するための第1の構成種別テーブルを備え、前記複数の機能回路部のいずれかの故障に対応して前記第1の構成種別テーブルで指定される第1の構成種別データを選択する第1の構成選択部と、前記第1の構成種別データに対応する夫々の前記論理構成要素から成る前記複数の機能回路部の回路及び前記複数の機能回路部及び前記予備機能回路部の回路部相互間の接続を指定する第1の配置配線データを記憶する第1のメモリと、前記第1の構成選択部で選択された前記構成種別データに対応する前記第1の配置配線データを前記第1のメモリから抽出して、前記回路部相互間の接続と前記予備機能回路部に構成する回路とを書き込む第1の転送部とを備える第1の再構成情報転送部とから成り、夫々の前記機能回路部は、自身の故障信号を検知した場合、前記第1の構成選択部に通知し、前回の制御周期での自身の出力値を保持し、前記第1の構成選択部は、前記故障信号を通知された前記機能回路部に対して、保持した前回の出力を許可し、前記故障信号に対応する前記第1の構成種別データを前記第1の構成種別テーブルを参照して選択し、選択した第1の構成種別データを前記第1の再構成情報転送部に送信して、前記第1の構成種別データに基づく再構成を要求し、前記第1の再構成情報転送部は、前記故障信号に対応する前記第1の構成種別データに基づく前記配置配線データを前記機能構成部に書き込み、前記機能構成部は、前記第1の構成選択部に書き込みが完了したことを示す再構成完了信号を通知し、前記第1の構成選択部は、前記再構成完了信号を受信して前記再構成可能な集積回路の運転継続するようにしたことを特徴とする。
上記目的を達成するために、本発明による再構成可能な集積回路を用いた自己修復システムは、複数の論理構成要素から成る回路の再構成が可能に構成された再構成可能な集積回路から成る自己修復システムであって、前記自己修復システムは、1つ以上の再構成可能な集積回路と、前記再構成可能な集積回路のいずれをも再構成が可能で、その1つを選択して再構成する少なくとも1つの再構成可能な予備集積回路と、前記再構成可能な集積回路及び前記予備集積回路相互間を接続し、前記自己修復システムの外部との入出力信号をインタフェースするシステムバスと、前記自己修復システムの前記再構成可能な集積回路の構成を設定するための第2の構成種別テーブルを備え、前記1つ以上の前記再構成可能な集積回路の故障に対応して、前記第2の構成種別テーブルで予め指定されるいずれかの第2の構成種別データを選択する第2の構成選択部と、前記再構成可能な集積回路及び前記再構成可能な予備集積回路の集積回路相互間の接続回路と前記再構成可能な予備集積回路に構成する前記再構成可能な集積回路との第2の配置配線データを記憶する第2のメモリと、前記第2の構成種別テーブルで指定される前記第2の構成種別データに対応する前記第2の配置配線データを前記第2のメモリから抽出して、前記集積回路相互間の接続回路と前記再構成可能な予備集積回路に構成する回路とを前記書き込む第2の転送部とを備える第2の再構成情報転送部とから成り、夫々の前記再構成可能な集積回路は、自身の故障信号を検知した場合、前記第2の構成選択部に通知し、前記第2の構成選択部は、該故障信号を通知された前記再構成可能な集積回路に対してその外部出力を禁止して縮退運転を開始し、前記該故障信号に対応する前記第2の構成種別データを選択して前記第2の再構成情報転送部に送信して、第2の前記構成種別データに基づく再構成を要求し、前記第2の再構成情報転送部は、前記故障信号に対応する前記第2の構成種別データに対応する前記配置配線データを前記再構成可能な予備集積回路及び前記集積回路相互間の接続回路に書き込み、前記再構成可能な予備集積回路は前記第2の構成選択部に再構成完了信号を通知し、前記第2の構成選択部は、再構成完了信号を受信して前記再構成可能な予備集積回路を使用して前記自己修復システムの運転継続し、さらに、故障した前記再構成可能な集積回路から再構成が完了した再構成完了信号を受信した場合、その外部出力を許可し、前記自己修復システムを正常な運転に復旧させるようにしたことを特徴とする。
本発明によれば、連続運転中のシステムの回路の故障に対して、連続運転中のシステムの回路の故障に対して、故障箇所のみの回路を修復するようにして、且つ、ダウンタイムを最小限にした再構成可能な集積回路、及びこれを用いた自己修復システムを提供することができる。
以下、図面を参照して、本発明の実施例を説明する。
以下に、本発明による実施例1の再構成可能な集積回路10について、図1乃至図3を参照して説明する。
再構成可能な集積回路とは、例えば、FPGA(フィールド・プログラマブル・ゲート・アレイ)や、PLD(プログラマブ・ロジック・アレイ)に代表される大規模集積回路で、ユーザがプログラミングすることで、その回路の論理構成要素であるフリップフロップ、ルックアップテーブル等の論理セルを組み合わせて種々の回路機能を定義できるものを言う。
現在の主流は、SRAM型FPGAで、そのプログラムはFPGAの外部記憶メディアに記憶されビットストリームデータが、FPGAのSRAM型メモリセルで構成されるコンフィグレーションメモリにロードされ、個々のビットがFPGA上で実現され、ユーザの希望するプロセッサやDSPなどの各種の機能回路がプログラムを変更することで再構成される。
このようなビットストリームデータをここでは、再構成可能な集積回路の配置配線データと呼ぶことにする。
このような再構成可能な集積回路の構成を図1に示す。本発明の再構成可能な集積回路10は、論理構成要素から成る所定の機能を備える複数の機能回路部1a1乃至1a4と複数の機能回路部1a1乃至1a4の夫々の機能が構成可能に予め論理構成要素を備える少なくとも一つの予備機能回路部1a5とを備える機能構成部1と、複数の機能回路部1a1乃至1a4及び予備機能回路部1a5の相互間を接続し、機能構成部1の外部との入出力信号をインタフェースする共通バス3とを備える。
各機能回路部1a1乃至1a4は、、例えば、データバス、アドレスバス、リード信号、及びライト信号などで構成されるインタフェースを備えて共通バス3に接続される。
さらに、複数の機能回路部1a1乃至1a4の構成を予め指定し、再構成可能な集積回路10の機能を設定するための第1の構成種別テーブル4aを備え、複数の機能回路部1a1乃至1a4のいずれかの故障に対応して第1の構成種別テーブル4aで指定される第1の構成種別データを選択する第1の構成選択部4と、夫々の論理構成要素から成る複数の機能回路部1a1乃至1a4の回路及び複数の機能回路部1a1乃至1a4及び予備機能回路部1a5の回路部相互間の接続回路を指定する第1の配置配線データを記憶する第1のメモリ15bと、第1の構成選択部4で選択された構成種別データに対応する第1の配置配線データを前記第1のメモリから抽出して、回路部相互間の接続回路と予備機能回路部1a5に構成する回路とを書き込む第1の転送部15aとを備える第1の再構成情報転送部5とから成る。
次に、このように構成された再構成可能な集積回路図の動作について、図1乃至図3を参照して説明する。
図2は、第1の構成選択部4に予め記憶される第1の構成種別テーブル4aの1例を示す。第1の構成種別テーブル4aは、機能回路部1a1乃至1a4、及び予備機能回路部1a5の再構成可能な集積回路10の基板上での配置エリアを示すもので、縦軸はその構成種別データA1乃至A5を示し、横軸は、その構成種別ごとの各機能回路部1a1乃至1a5の配置エリアを示す。
例えば、構成種別データA5を指定した場合、機能回路1a1はエリア1に、機能回路1a2はエリア2に、機能回路1a3はエリア3に、機能回路1a4はエリア4に、また、機能回路1a5はエリア5に夫々配置配線される。
ここで、構成種別データA5を選択した機能回路1a1において故障が発生し、この故障信号s1が第1の構成選択部4に送信されると、第1の構成選択部4は、構成種別データA5に変えて構成種別データA1を選択し、その構成種別データ信号s6を第1の再構成情報転送部5の第1のメモリ5bに送信する。
そして、第1の再構成情報転送部5の転送部5aに再構成要求信号s7を送信する。すると、転送部5aは、第1のメモリ5bを参照して、構成種別データA5に対応する回路構成、即ち、機能回路部1a1の機能を予備機能回路部1a5のエリア5に、さらに、この構成での回路部相互間の接続回路を構成する配置配線データを機能構成部1に送信(s8)して書き込む。
そして、第1の構成選択部4は、機能構成部1から再構成完了信号s9を受信すると、再構成した配置配線データに基づく構成で動作を継続する。
即ち、故障した機能回路部1a1乃至1a4のいずれか機能回路部を予備機能回路部1a5に書き込んで運転を継続できるように再構成する。
次に、その動作タイミングについて、図3を参照して説明する。図3は、機能構成部1の構成種別データA5が選択されて運転されている再構成可能な集積回路10が、制御周期Tiの期間において、機能回路部1a1で故障が検出されたときの第1の構成選択部4の制御動作を示す。
故障信号s1が第1の構成選択部4で受信されると、第一の構成選択部4からの指示で、機能回路部1a1の制御出力は、前回の制御周期Ti−1の出力値を保持する。または、機能回路部1a1自身で保持するようにしても良い。
そして、第1の構成選択部4は、構成種別データA1を選択して(s6)、再構成要求信号s7を第1の再構成情報転送部5に送り、第1の再構成情報転送部5から構成種別データA1に対応する配置配線データが転送(s8)され、機能構成部1に再構成が完了したことが返信(s9)されると、第1の構成選択部4は、書き込まれ、保持していた制御出力を解除して、通常の制御動作を開始する。
例えば、再構成が制御周期Ti+1で完了した場合、次の制御周期Ti+2のタイミングで解除指令が出力され、制御周期Ti+3の制御周期から本来の制御状態を回復する。
即ち、2周期分は保持出力の状態となる。但し、再構成に要する時間よりも制御周期時間の方が長い場合には、制御周期Ti+2から本来の制御状態に回復させることも可能である。
以上説明したように、本発明によれば、複数の機能回路部に対し、そのいずれもが再構成可能な一つの予備機能回路部を備え、故障した機能回路部のみの再構成を予め設定した予備機能回路のエリアで行うように構成したので、再構成は予め設定された再構成データを選択して書き込みするだけの時間で良く、機能回路部の故障に対して短時間で修復が可能な再構成可能な集積回路を提供することが出来る。
以下に、本発明の実施例2に係る再構成可能な集積回路を用いた自己修復システム100について、図4乃至図6を参照して説明する。図4に示す実施例2の各部について、実施例1の再構成可能な集積回路の各部と同一部分は同一符号で示し、その説明を省略する。
この実施例2が実施例1と異なる点は、実施例1では、再構成可能な集積回路が1台で構成されたもので、再構成可能な集積回路内の複数の機能回路部の故障に対して、自身に備える予備機能回路部に故障した機能回路部を再構成して自己修復させる構成であったが、本実施例2は、再構成可能な集積回路を複数用いて自己修復システムを構成し、実施例1同様に、夫々の再構成可能な集積回路の各機能回路部の1つの目の故障に対して自己修復が可能とするとともに、さらに、2つ目の故障が当該機能回路部のいずれかに発生した場合には、故障した再構成可能な集積回路全体を再構成可能な予備集積回路に再構成するように構成した点が異なる。
図4において、複数の論理構成要素から成る回路の再構成が可能に構成された再構成可能な集積回路を複数用いた自己修復システム100は、再構成可能な集積回路10A1乃至10A4(以後、それぞれの区別が必要でない場合は10と記す)と、再構成可能な集積回路10のいずれをも再構成が可能で、その1つを選択して再構成する再構成可能な予備集積回路12と、再構成可能な集積回路10及び予備集積回路12相互間を接続し、自己修復システム100の外部装置16との入出力信号をインタフェースするシステムバス13とを備える。
さらに、自己修復システム100の再構成可能な集積回路10の構成を設定するための図示しないメモリに記憶される第2の構成種別テーブル14aを備え、再構成可能な集積回路10の故障に対応して、第2の構成種別テーブル14aを参照して、いずれかの第2の構成種別データを選択する第2の構成選択部14と、再構成可能な集積回路10及び再構成可能な予備集積回路12の集積回路相互間の接続回路と再構成可能な予備集積回路12に再構成する再構成可能な集積回路10との第2の配置配線データを記憶する第2のメモリ15bと、第2の構成種別テーブル14aから選択された第2の構成種別データに対応する第2の配置配線データを第2のメモリ15bから抽出して、集積回路相互間の接続回路と再構成可能な予備集積回路12に再構成する回路とを書き込む第2の転送部15aとを備える第2の再構成情報転送部15とを備える。
次に、各部の構成について、実施例1と異なる点について説明する。再構成可能な集積回路10は、実施例1で説明した内容と同じであるのでその説明を省略する。
第2の構成選択部14に備える第2の構成種別テーブル14aについて図5を参照して説明する。図5は、この再構成可能な集積回路10を用いた自己修復システム100(以後、自己修復システム100と言う)の構成種別データ(A11〜A15)を選択するテーブルで、夫々の再構成可能な予備集積回路10に故障が発生した場合に、故障した再構成可能な集積回路10を修復する場合、及び、故障した再構成可能な集積回路10が復旧したときのシステムの再構成を選択するものである。
図5の横欄は、再構成可能な集積回路を示し、縦欄の構成種別データA11乃至A15は、自己修復システム100の構成を示し、空欄(未記入欄)を含む構成種別データは自身が故障し、再構可能な予備集積回路12でその機能を代行するときの構成を指定するものである。
例えば、自己修復システム100の構成種別データA15が指定されて運転されている状態で、再構成可能な集積回路10A1のいずれかの機能回路部1a1乃至1a4に故障が発生した場合、先ず、自身の予備機能回路1a5にその故障した機能回路部を自己修復して運転を継続する。
この状態で、さらに、2つ目の故障が検出された場合、2つ目の故障が発生した機能回路部を切り離し、即ち、その出力を禁止した状態で運転を継続(このような機能の一部を停止した状態での運転を縮退運転と言う)し、この縮退運転の期間に、第2の構成選択部14は、構成種別データA11を選択して故障した再構成可能な集積回路10A1の機能を再構成可能な予備集積回路12に自己修復して、再構成可能な予備集積回路12運転を使用して継続するとともに、この縮退運転の期間を利用して、故障した再生可能な集積回路10A1を再構成可能な予備集積回路12に再構成し、この修復が確認されれば、当初の構成種別データA15に戻して運転を開始する。
再構成可能な集積回路10の各機能回路部の故障時の切り離しは、自信で切り離すように構成する、または、故障通知を受けた第1の構成選択部4で切り離すように構成することのいずれでもよい。
また、自己修復システム100の縮退運転は、2つ目の故障が発生したときからとしたが、再構成可能な集積回路10の1つ目の故障から行うように構成することも可能である。
次に、このように構成された再構成可能な集積回路を用いた自己修復システム100の動作について説明する。
図6の示すタイムチャートは、故障が検出されて縮退運転に入るステップ1と、縮退運転から自己修復し正常運転に入るステップ2とを示すタイムチャートである。
先ず、ステップ1では、夫々の再構成可能な集積回路10は、例えば、正常運転中の再構成可能な集積回路10A1が、自身の故障を制御周期Tiで検知した場合、図4に示す故障信号aA1を第2の構成選択部14に通知し、第2の構成選択部14は、該故障信号sA1を検知した再構成可能な集積回路10A1に対してその外部出力を禁止する出力禁止信号aO1を送信し、自己修復システム100を再構成可能な集積回路10の機能が一部機能しない不完全な縮退運転に移行させる。
そして、該故障信号sA1に対応する第2の構成種別データA11を第2の再構成情報転送部15に送信(sA6)して、第2の構成種別データA11に基づく再構成を要求(sA7)し、第2の再構成情報転送部15は、故障信号に対応する第2の構成種別データA11に基づく再構成可能な集積回路10A1の配置配線データを再構成可能な予備集積回路12に転送して書き込む(sA8)。
そして、再構成可能な予備集積回路10A1は第2の構成選択部14に再構成完了信号rA5を制御周期Ti+1の期間で通知したとすると、第2の構成選択部14は、再構成完了信号rA5を受信して再構成可能な予備集積回路12を使用して、制御周期Ti+2の期間以降の運転を再構成可能な予備集積回路を使用して正常な自己修復システム100の運転を継続する。
次に、ステップ2では、第2の構成選択部14は、再構成完了信号rA5を受信すると、再構成可能な予備集積回路12を使用しての運転に入ったことが識別可能な応答信号sA9として第2の再構成情報転送部15に送信し、さらに、故障した再構成可能な集積回路10A1に対して、この再構成可能な集積回路10A1自身の配置配線データの再構成を要求する(sA7)。
または、この要求信号sA7を、故障した再構成可能な集積回路10A1の再構成であることが識別可能な信号として、第2の再構成情報転送部15に送信する様にしても良い。
この故障した再構成可能な集積回路10A1の配置配線データを第2の再構成情報転送部15から再構成可能な集積回路10A1に送信(sA8)し、再構成の結果、故障回復がされた場合には、再構成可能な集積回路10A1は故障信号sA1をリセットするとともに、第2の構成選択部14に再構成完了信号rA1を送信する。
そして、第2の構成選択部14は、この故障信号sA1の回復を受信すると、再構成可能な集積回路10A1の出力禁止信号sO1を解除するとともに、構成種別データA15第2の再構成情報転送部15に送信する。
そして、再び、第2の再構成情報転送部15から構成種別データA15を送信(sA6)して再構成を要求し(sA7)、構成種別データA15に対応する配置配線データの内、再構成可能な集積回路10A1が故障復帰した場合の異なる配置配線データのみを選択して再送信し、再構成が完了(rA1)したことを受信し、再構成要求の応答として再構成が完了したことを(sA9)第2の情報転送部15に制御周期Tjの期間で送信して、自己修復システム100の運転を縮退運転から、故障前の構成種別データA15の状態に制御周期Tj+1の期間から正常運転を再開する。
即ち、実施例2によれば、再構成可能な集積回路10の故障に対して、この再構成可能な集積回路10の機能を再構成可能な予備集積回路12に構成して運転を継続するとともに、さらに、故障した再構成が可能な集積回路を再構成して故障回復した場合は、当初の構成で運転を再開するので、故障した再構成可能な集積回路10のみの復旧時間で正常な運転を再開できるので、縮退運転時間を最小に出来るとともに、故障した再構成可能な集積回路の自己修復が可能と出来る。
本発明は、上述した実施例に何ら限定されるものではなく、再構成可能な予備集積回路の数及びその構成を適宜変えることによって、再構成可能な集積回路の故障モードに対応した機能のみを適宜再構成する構成としても良く、本発明の主旨を逸脱しない範囲で種々変形して実施することができる。
1 機能構成部
1a1〜1a4 機能回路部
1a5 予備機能回路部
3 共通バス
4 第1の構成選択部
4a 第1の構成種別テーブル
5 第1の再構成情報転送部
5a 転送部
5b メモリ
6 外部回路
10 再構成可能な集積回路
10(10A1〜10A4) 再構成可能な集積回路
12 再構成可能な予備集積回路
13 システムバス
14 第2の構成選択部
14a 第2の構成種別テーブル
15 第2の再構成情報転送部
15a 転送部
15b メモリ
16 外部装置
100 再構成可能な集積回路を用いた自己修復システム
1a1〜1a4 機能回路部
1a5 予備機能回路部
3 共通バス
4 第1の構成選択部
4a 第1の構成種別テーブル
5 第1の再構成情報転送部
5a 転送部
5b メモリ
6 外部回路
10 再構成可能な集積回路
10(10A1〜10A4) 再構成可能な集積回路
12 再構成可能な予備集積回路
13 システムバス
14 第2の構成選択部
14a 第2の構成種別テーブル
15 第2の再構成情報転送部
15a 転送部
15b メモリ
16 外部装置
100 再構成可能な集積回路を用いた自己修復システム
Claims (3)
- 複数の論理構成要素から成る回路の再構成が可能に構成された再構成可能な集積回路であって、
前記再構成可能な集積回路は、前記論理構成要素から成る所定の機能を備える複数の機能回路部と前記複数の機能回路部の夫々の機能が構成可能に予め前記論理構成要素を備える少なくとも一つの予備機能回路部とを備える機能構成部と、
前記複数の機能回路部及び前記予備機能回路部の相互間を接続し、前記機能構成部の外部との入出力信号をインタフェースする共通バスと、
前記複数の機能回路部の構成を予め指定し、前記集積回路の機能を設定するための第1の構成種別テーブルを備え、前記複数の機能回路部のいずれかの故障に対応して前記第1の構成種別テーブルで指定される第1の構成種別データを選択する第1の構成選択部と、
前記第1の構成種別データに対応する夫々の前記論理構成要素から成る前記複数の機能回路部の回路及び前記複数の機能回路部及び前記予備機能回路部の回路部相互間の接続を指定する第1の配置配線データを記憶する第1のメモリと、前記第1の構成選択部で選択された前記構成種別データに対応する前記第1の配置配線データを前記第1のメモリから抽出して、前記回路部相互間の接続と前記予備機能回路部に構成する回路とを書き込む第1の転送部とを備える第1の再構成情報転送部とから成り、
夫々の前記機能回路部は、自身の故障信号を検知した場合、前記第1の構成選択部に通知し、前回の制御周期での自身の出力値を保持し、
前記第1の構成選択部は、前記故障信号を通知された前記機能回路部に対して、保持した前回の出力を許可し、前記故障信号に対応する前記第1の構成種別データを前記第1の構成種別テーブルを参照して選択し、選択した第1の構成種別データを前記第1の再構成情報転送部に送信して、前記第1の構成種別データに基づく再構成を要求し、
前記第1の再構成情報転送部は、前記故障信号に対応する前記第1の構成種別データに基づく前記配置配線データを前記機能構成部に書き込み、
前記機能構成部は、前記第1の構成選択部に書き込みが完了したことを示す再構成完了信号を通知し、
前記第1の構成選択部は、前記再構成完了信号を受信して前記再構成可能な集積回路の運転継続するようにしたことを特徴とする再構成可能な集積回路。 - 複数の論理構成要素から成る回路の再構成が可能に構成された再構成可能な集積回路から成る自己修復システムであって、
前記自己修復システムは、1つ以上の再構成可能な集積回路と、
前記再構成可能な集積回路のいずれをも再構成が可能で、その1つを選択して再構成する少なくとも1つの再構成可能な予備集積回路と、
前記再構成可能な集積回路及び前記予備集積回路相互間を接続し、前記自己修復システムの外部との入出力信号をインタフェースするシステムバスと、
前記自己修復システムの前記再構成可能な集積回路の構成を設定するための第2の構成種別テーブルを備え、前記1つ以上の前記再構成可能な集積回路の故障に対応して、前記第2の構成種別テーブルで予め指定されるいずれかの第2の構成種別データを選択する第2の構成選択部と、
前記再構成可能な集積回路及び前記再構成可能な予備集積回路の集積回路相互間の接続回路と前記再構成可能な予備集積回路に構成する前記再構成可能な集積回路との第2の配置配線データを記憶する第2のメモリと、前記第2の構成種別テーブルで指定される前記第2の構成種別データに対応する前記第2の配置配線データを前記第2のメモリから抽出して、前記集積回路相互間の接続回路と前記再構成可能な予備集積回路に構成する回路とを前記書き込む第2の転送部とを備える第2の再構成情報転送部とから成り、
夫々の前記再構成可能な集積回路は、自身の故障信号を検知した場合、前記第2の構成選択部に通知し、
前記第2の構成選択部は、該故障信号を通知された前記再構成可能な集積回路に対してその外部出力を禁止して縮退運転を開始し、前記該故障信号に対応する前記第2の構成種別データを選択して前記第2の再構成情報転送部に送信して、第2の前記構成種別データに基づく再構成を要求し、
前記第2の再構成情報転送部は、前記故障信号に対応する前記第2の構成種別データに対応する前記配置配線データを前記再構成可能な予備集積回路及び前記集積回路相互間の接続回路に書き込み、
前記再構成可能な予備集積回路は前記第2の構成選択部に再構成完了信号を通知し、
前記第2の構成選択部は、再構成完了信号を受信して前記再構成可能な予備集積回路を使用して前記自己修復システムの運転継続し、
さらに、故障した前記再構成可能な集積回路の再構成が完了した再構成完了信号を受信した場合、その外部出力を許可するとともに前記自己修復システムを正常な運転に復旧させるようにしたことを特徴とする再構成可能な集積回路を用いた自己修復システム。 - 前記再構成可能な集積回路は、前記論理構成要素から成る所定の機能を備える複数の機能回路部と前記複数の機能回路部の夫々の機能が構成可能に予め前記論理構成要素を備える少なくとも一つの予備機能回路部とを備える機能構成部と、
前記複数の機能回路部及び前記予備機能回路部の相互間を接続し、前記機能構成部の外部との入出力信号をインタフェースする共通バスと、
前記複数の機能回路部の構成を予め指定し、前記集積回路の機能を設定するための第1の構成種別テーブルを備え、前記複数の機能回路部のいずれかの故障に対応して前記第1の構成種別テーブルで指定される第1の構成種別データを選択する第1の構成選択部と、
前記第1の構成種別データに対応する夫々の前記論理構成要素から成る前記複数の機能回路部の回路及び前記複数の機能回路部及び前記予備機能回路部の回路部相互間の接続を指定する第1の配置配線データを記憶する第1のメモリと、前記第1の構成選択部で選択された前記構成種別データに対応する前記第1の配置配線データを前記第1のメモリから抽出して、前記回路部相互間の接続と前記予備機能回路部に構成する回路とを書き込む第1の転送部とを備える第1の再構成情報転送部とから成り、
夫々の前記機能回路部は、自身の故障信号を検知した場合、前記第1の構成選択部に通知し、前回の制御周期での自身の出力値を保持し、
前記第1の構成選択部は、前記故障信号を通知された前記機能回路部に対して、保持した前回の出力を許可し、前記故障信号に対応する前記第1の構成種別データを前記第1の構成種別テーブルを参照して選択し、選択した第1の構成種別データを前記第1の再構成情報転送部に送信して、前記第1の構成種別データに基づく再構成を要求し、
前記第1の再構成情報転送部は、前記故障信号に対応する前記第1の構成種別データに基づく前記配置配線データを前記機能構成部に書き込み、
前記機能構成部は、前記第1の構成選択部に書き込みが完了したことを示す再構成完了信号を通知し、
前記第1の構成選択部は、前記再構成完了信号を受信して前記再構成可能な集積回路の運転継続するようにしたことを特徴とする請求項2に記載の再構成可能な集積回路を用いた自己修復システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317505A JP2009140353A (ja) | 2007-12-07 | 2007-12-07 | 再構成可能な集積回路、及びこれを用いた自己修復システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317505A JP2009140353A (ja) | 2007-12-07 | 2007-12-07 | 再構成可能な集積回路、及びこれを用いた自己修復システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009140353A true JP2009140353A (ja) | 2009-06-25 |
Family
ID=40870874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007317505A Pending JP2009140353A (ja) | 2007-12-07 | 2007-12-07 | 再構成可能な集積回路、及びこれを用いた自己修復システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009140353A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011125174A1 (ja) * | 2010-04-06 | 2011-10-13 | トヨタ自動車株式会社 | 動的再構成プロセッサ及びその動作方法 |
KR101137771B1 (ko) | 2010-12-02 | 2012-04-24 | 한국과학기술원 | 내분비세포통신의 메커니즘에 기반한 디지털회로 자가고장복구 시스템 및 방법 |
JP2013062649A (ja) * | 2011-09-13 | 2013-04-04 | Nec Engineering Ltd | 再構成可能な集積回路ユニットを備えた論理回路及びその論路回路のエラー修正方法 |
JP2014138382A (ja) * | 2013-01-18 | 2014-07-28 | Sumitomo Electric Ind Ltd | 信号処理装置およびプログラマブルロジックデバイスの構成方法 |
JP2016009339A (ja) * | 2014-06-24 | 2016-01-18 | キヤノン株式会社 | 画像処理装置、その制御方法およびプログラム |
JP2020004429A (ja) * | 2019-08-08 | 2020-01-09 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
CN110915138A (zh) * | 2017-08-28 | 2020-03-24 | 日立汽车系统株式会社 | 电子控制装置和电路的重构方法 |
JP2020167478A (ja) * | 2019-03-28 | 2020-10-08 | Necソリューションイノベータ株式会社 | 分散処理装置、分散処理方法、及びプログラム |
US11314606B2 (en) | 2017-01-10 | 2022-04-26 | Mitsubishi Electric Corporation | Substitution device, information processing system, and substitution method |
-
2007
- 2007-12-07 JP JP2007317505A patent/JP2009140353A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011125174A1 (ja) * | 2010-04-06 | 2011-10-13 | トヨタ自動車株式会社 | 動的再構成プロセッサ及びその動作方法 |
JPWO2011125174A1 (ja) * | 2010-04-06 | 2013-07-08 | トヨタ自動車株式会社 | 動的再構成プロセッサ及びその動作方法 |
KR101137771B1 (ko) | 2010-12-02 | 2012-04-24 | 한국과학기술원 | 내분비세포통신의 메커니즘에 기반한 디지털회로 자가고장복구 시스템 및 방법 |
JP2013062649A (ja) * | 2011-09-13 | 2013-04-04 | Nec Engineering Ltd | 再構成可能な集積回路ユニットを備えた論理回路及びその論路回路のエラー修正方法 |
JP2014138382A (ja) * | 2013-01-18 | 2014-07-28 | Sumitomo Electric Ind Ltd | 信号処理装置およびプログラマブルロジックデバイスの構成方法 |
CN105323404A (zh) * | 2014-06-24 | 2016-02-10 | 佳能株式会社 | 图像处理装置及其控制方法 |
JP2016009339A (ja) * | 2014-06-24 | 2016-01-18 | キヤノン株式会社 | 画像処理装置、その制御方法およびプログラム |
US11314606B2 (en) | 2017-01-10 | 2022-04-26 | Mitsubishi Electric Corporation | Substitution device, information processing system, and substitution method |
CN110915138A (zh) * | 2017-08-28 | 2020-03-24 | 日立汽车系统株式会社 | 电子控制装置和电路的重构方法 |
CN110915138B (zh) * | 2017-08-28 | 2023-07-25 | 日立安斯泰莫株式会社 | 电子控制装置和电路的重构方法 |
JP2020167478A (ja) * | 2019-03-28 | 2020-10-08 | Necソリューションイノベータ株式会社 | 分散処理装置、分散処理方法、及びプログラム |
JP7287651B2 (ja) | 2019-03-28 | 2023-06-06 | Necソリューションイノベータ株式会社 | 分散処理装置、分散処理方法、及びプログラム |
JP2020004429A (ja) * | 2019-08-08 | 2020-01-09 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009140353A (ja) | 再構成可能な集積回路、及びこれを用いた自己修復システム | |
JP3365581B2 (ja) | 自己修復機能付き情報処理装置 | |
JP4456552B2 (ja) | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 | |
JP5660798B2 (ja) | 情報処理装置 | |
CN100368976C (zh) | 盘阵列设备和数据备份方法 | |
JP6282482B2 (ja) | プログラマブル回路装置、コンフィギュレーション情報修復方法 | |
US4615030A (en) | Semiconductor memory device with self correction circuit | |
JP3294741B2 (ja) | 自己修復装置 | |
JP2007241837A (ja) | ディスクアレイ制御装置および故障診断方法 | |
JP2013187699A (ja) | Fpga構成処理制御回路 | |
KR101137771B1 (ko) | 내분비세포통신의 메커니즘에 기반한 디지털회로 자가고장복구 시스템 및 방법 | |
JPH09251796A (ja) | 半導体記憶装置及び半導体集積回路装置 | |
US6718483B1 (en) | Fault tolerant circuit and autonomous recovering method | |
JP5618219B2 (ja) | メモリミラーリング装置、メモリミラーリング方法、及びそのプログラム | |
JP6111605B2 (ja) | コンピュータシステム、コンピュータシステムの診断方法及び診断プログラム | |
JP2006099305A (ja) | プログラマブルlsiのコンフィグレーション制御方法 | |
JP3156654B2 (ja) | 二重化コンピュータシステムおよびその運用方法 | |
JP7268826B1 (ja) | 三重化冗長回路における復元装置及び復元方法 | |
JPS6256538B2 (ja) | ||
RU186529U1 (ru) | Отказоустойчивое запоминающее устройство | |
JP2634962B2 (ja) | 論理回路のバックアップ方式 | |
JPH06324949A (ja) | メモリエラー復旧機能を持つメモリ装置 | |
JP2000113694A (ja) | メモリ装置 | |
JP2019140290A (ja) | データ処理装置 | |
JPH08305594A (ja) | 二重化装置の制御メモリ冗長方式 |