JP5660798B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP5660798B2 JP5660798B2 JP2010085388A JP2010085388A JP5660798B2 JP 5660798 B2 JP5660798 B2 JP 5660798B2 JP 2010085388 A JP2010085388 A JP 2010085388A JP 2010085388 A JP2010085388 A JP 2010085388A JP 5660798 B2 JP5660798 B2 JP 5660798B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- unit
- information processing
- failure
- majority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Hardware Redundancy (AREA)
- Microcomputers (AREA)
- Logic Circuits (AREA)
Description
図1は、実施の形態1に係る情報処理装置の構成を示す図である。図1では、情報処理装置10の一例として、所定の情報処理を行いつつ故障発生時には自ら自己修復を行なう自己修復装置の構成を示している。情報処理装置10は、再構成可能な半導体集積回路(後述の処理系統部)を備えており、故障発生時には再構成可能な半導体集積回路の修復を行う。情報処理装置10は、所定の情報処理を行う情報処理システムなどに用いられる。なお、情報処理装置10内の各処理系統部以外の構成要素は、再構成可能な半導体集積回路で構成してもよいし、再構成のできない半導体集積回路で構成してもよい。
つぎに、図5〜図14を用いてこの発明の実施の形態2について説明する。実施の形態2では、情報処理装置内に複数の多数決回路を配置しておくとともに、多数決回路に故障が発生した場合には、故障した多数決回路を再構成可能な領域に再構成する。なお、本実施の形態では、再構成可能な半導体集積回路(情報処理装置)がFPGAである場合について説明する。
つぎに、図15を用いてこの発明の実施の形態3について説明する。実施の形態3では、再構成データを生成する手段と、再構成データをダウンロードする手段と、をそれぞれ多重化して、半導体集積回路を再構成する際に用いるデータを多数決により決定する。
5 FPGA
10 情報処理装置
11A 第1の処理系統
11B 第2の処理系統
11C,11C´ 第3の処理系統
12〜14 比較部
15,66,81a〜81f 多数決判定論理部
17A〜17C,17C´,18A,18B,18C´ 配線
20 故障系統検出回路
22〜24 比較結果出力線
25 故障結果出力線
26 故障診断部
27,63A〜63C 再構成データ生成部
28,65A〜65C 再構成部
30 診断対象領域
32A〜32H,32X ブロック
51a〜51f,51a´,51f´ 多数決回路
52a〜52f,52a´,52f´ エラー検出回路
53x,53y 再構成可能領域
54 エラー管理・制御部
55 再構成管理・制御部
56 再構成データ記憶部
57,58,Sa〜Sc,Sc´ セレクタ
60 回路再構成装置
61Da〜61Dc 回路データ
62Da〜62Dc 故障情報
64Da〜64Dc 再構成データ
70 再構成可能回路
82Aa〜82Ac 処理系統部
83 優先度記憶部
84 優先度情報
L1A 共通配線
L2A〜L2C 出力側配線
Ra〜Rc,Rc´ レジスタ
Claims (6)
- 再構成可能な回路で構成されるとともに、外部入力された入力情報に対して同じ情報処理を行う多重化された複数の情報処理部と、
前記各情報処理部から出力される情報処理の処理結果に基づいて前記処理結果の多数決を行ない、多数決で決定した処理結果を出力する多数決判定部と、
前記各情報処理部から出力される前記各処理結果に基づいて故障の発生した情報処理部を検出する故障検出部と、
前記故障検出部が故障の発生した情報処理部を検出した際に、前記再構成可能な回路に、前記故障の発生した情報処理部と同じ機能を有した情報処理部を再構成して新規情報処理部を形成する再構成部と、
を備え、
前記各情報処理部および前記新規情報処理部は、自身の回路状態を記憶する記憶部をそれぞれ有し、
前記再構成部は、前記情報処理部の故障が発生した際に、正常動作中の情報処理部が有する記憶部に記憶させる回路状態の情報と同じ情報を正常回路状態情報として前記新規情報処理部の記憶部に入力し、その後、前記新規情報処理部に前記正常動作中の情報処理部と同じ情報処理を行なわせることを特徴とする情報処理装置。 - 前記故障検出部が検出した情報処理部内から故障の発生した領域を特定する故障領域特定部をさらに備え、
前記再構成部は、前記故障領域特定部が特定した領域を除外して、前記再構成可能な回路に新規情報処理部を形成することを特徴とする請求項1に記載の情報処理装置。 - 前記再構成部は、前記入力情報および前記正常回路状態情報の何れか一方を前記再構成部の指示に基づいて選択し前記新規情報処理部の記憶部に入力する第1の選択部を、前記新規情報処理部を形成する際に前記新規情報処理部内に形成し、
前記第1の選択部は、前記新規情報処理部が前記正常動作中の情報処理部と同じ情報処理を行う前に前記正常回路状態情報を選択して前記新規情報処理部の記憶部に入力し、その後、前記入力情報を選択して前記新規情報処理部の記憶部に入力することを特徴とする請求項1または2に記載の情報処理装置。 - 前記各情報処理部は、前記入力情報および前記正常回路状態情報の何れか一方を前記再構成部の指示に基づいて選択し自身の記憶部に入力する第2の選択部を有し、
前記第2の選択部は、前記新規情報処理部が前記正常動作中の情報処理部と同じ情報処理を行う前に前記正常回路状態情報を選択して前記第1の選択部に入力することを特徴とする請求項3に記載の情報処理装置。 - 外部入力された入力情報に対して同じ情報処理を行う複数の情報処理部を有するとともに前記各情報処理部から出力される情報処理の処理結果に基づいて前記処理結果の多数決を行ない多数決で決定した処理結果を出力する多数決回路と、前記各情報処理部から出力される前記各処理結果に基づいて前記多数決回路の故障を検出する故障検出回路と、を含んで構成された複数組の情報処理回路と、
再構成可能な回路が配置された領域であり、且つ前記故障検出回路が故障を検出した場合に故障の発生した情報処理回路である故障回路と同じ機能を有した新規回路が前記再構成可能な回路を用いて再構成される再構成回路領域と、
前記故障検出回路が故障を検出した際に、前記新規回路を前記再構成回路領域内に形成する再構成制御部と、
を備え、
前記再構成制御部は、前記新規回路を前記再構成回路領域内に形成した後、前記故障回路を前記新規回路に切替えて、故障する前の前記故障回路の動作と同じ動作を前記新規回路に実行させ、
前記新規回路の多数決回路から出力される処理結果および前記故障回路の多数決回路から出力される処理結果の何れか一方を前記再構成制御部の指示に基づいて選択し後段部に出力する第1の切替部と、
前記新規回路の故障検出回路から出力される故障検出結果および前記故障回路の故障検出回路から出力される故障検出結果の何れか一方を前記再構成制御部の指示に基づいて選択し前記再構成制御部に出力する第2の切替部と、
が、それぞれ前記新規回路を形成する際に前記故障回路および前記新規回路に接続され、
前記第1の切替部は、前記故障回路を前記新規回路に切替える前は前記故障回路の多数決回路から出力される処理結果を選択して後段部に出力し、前記故障回路を前記新規回路に切替える際に前記新規回路の多数決回路から出力される処理結果を選択して後段部に出力し、
前記第2の切替部は、前記故障回路を前記新規回路に切替える前は前記故障回路の故障検出回路から出力される故障検出結果を選択して前記再構成制御部に出力し、前記故障回路を前記新規回路に切替える際に前記新規回路の故障検出回路から出力される故障検出結果を選択して前記再構成制御部に出力することを特徴とする情報処理装置。 - 前記故障回路が発生した場合に前記新規回路を形成する優先度を前記多数決回路毎に予め設定した優先度情報を記憶する記憶部をさらに備え、
前記再構成制御部は、複数の故障回路が発生した際には、前記優先度情報に基づいて、優先度の高い故障回路から順番に新規回路を形成していくことを特徴とする請求項5に記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085388A JP5660798B2 (ja) | 2010-04-01 | 2010-04-01 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085388A JP5660798B2 (ja) | 2010-04-01 | 2010-04-01 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011216020A JP2011216020A (ja) | 2011-10-27 |
JP5660798B2 true JP5660798B2 (ja) | 2015-01-28 |
Family
ID=44945650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010085388A Active JP5660798B2 (ja) | 2010-04-01 | 2010-04-01 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5660798B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014178793A (ja) * | 2013-03-14 | 2014-09-25 | Hitachi Ltd | 情報処理システム |
JP2014229130A (ja) * | 2013-05-23 | 2014-12-08 | 株式会社日立製作所 | 高信頼プロセッサおよびそれを用いた高信頼制御装置 |
JP6280359B2 (ja) | 2013-12-17 | 2018-02-14 | 株式会社東芝 | プログラマブルコントローラ |
WO2015104810A1 (ja) * | 2014-01-09 | 2015-07-16 | 株式会社日立製作所 | Fpga及び該fpgaを用いた高信頼システム |
JP6282482B2 (ja) * | 2014-02-18 | 2018-02-21 | 株式会社日立製作所 | プログラマブル回路装置、コンフィギュレーション情報修復方法 |
JP2015201813A (ja) * | 2014-04-10 | 2015-11-12 | 株式会社日立製作所 | プログラマブルゲートアレイ |
US9130559B1 (en) * | 2014-09-24 | 2015-09-08 | Xilinx, Inc. | Programmable IC with safety sub-system |
JP6373154B2 (ja) * | 2014-10-09 | 2018-08-15 | 株式会社日立超エル・エス・アイ・システムズ | 半導体装置 |
JP6745586B2 (ja) | 2015-04-28 | 2020-08-26 | 株式会社ソニー・インタラクティブエンタテインメント | プログラマブルデバイス、情報処理装置、およびプログラマブルデバイスにおける処理回路の制御方法 |
JP5807887B1 (ja) * | 2015-05-07 | 2015-11-10 | 株式会社制御システム研究所 | プログラマブルロジックデバイス、プログラマブルロジックデバイスのエラー検証方法、及びプログラマブルロジックデバイスの回路形成方法 |
JP6489954B2 (ja) * | 2015-06-19 | 2019-03-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
WO2016207933A1 (ja) * | 2015-06-22 | 2016-12-29 | 株式会社日立製作所 | フィールドプログラマブルゲートアレイ |
JP2017016319A (ja) * | 2015-06-30 | 2017-01-19 | 日本信号株式会社 | 多重化データ処理装置 |
JP6714981B2 (ja) * | 2015-07-14 | 2020-07-01 | 株式会社東芝 | 多重化制御装置 |
JP6576169B2 (ja) * | 2015-09-01 | 2019-09-18 | 三菱電機株式会社 | データ処理装置 |
JP2017138882A (ja) * | 2016-02-05 | 2017-08-10 | 日本電気株式会社 | 情報処理装置 |
JP6497746B2 (ja) * | 2016-03-31 | 2019-04-10 | 日本電気株式会社 | 情報処理システム、トランジスタ回路の診断方法及びプログラム |
JP6509461B2 (ja) | 2017-01-10 | 2019-05-08 | 三菱電機株式会社 | 代替装置、情報処理システム及び代替方法 |
DE102017124354A1 (de) * | 2017-10-18 | 2019-04-18 | Infineon Technologies Ag | Verfahren und vorrichtung zum verarbeiten von daten |
JP7159610B2 (ja) | 2018-05-16 | 2022-10-25 | 富士通株式会社 | 故障予測プログラム、故障予測装置、及び故障予測方法 |
JP6800286B2 (ja) * | 2019-07-10 | 2020-12-16 | 三菱電機株式会社 | データ処理装置 |
JP7268826B1 (ja) | 2022-02-21 | 2023-05-08 | Necプラットフォームズ株式会社 | 三重化冗長回路における復元装置及び復元方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3365581B2 (ja) * | 1994-07-29 | 2003-01-14 | 富士通株式会社 | 自己修復機能付き情報処理装置 |
JP2000147058A (ja) * | 1998-11-05 | 2000-05-26 | Dainippon Printing Co Ltd | 自己診断機能部を有するデバイス |
US20070260939A1 (en) * | 2006-04-21 | 2007-11-08 | Honeywell International Inc. | Error filtering in fault tolerant computing systems |
JP5392594B2 (ja) * | 2008-03-05 | 2014-01-22 | 日本電気株式会社 | 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム |
-
2010
- 2010-04-01 JP JP2010085388A patent/JP5660798B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011216020A (ja) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5660798B2 (ja) | 情報処理装置 | |
US7877627B1 (en) | Multiple redundant computer system combining fault diagnostics and majority voting with dissimilar redundancy technology | |
CN102608965B (zh) | 在过程设备中升级及提供控制冗余的方法及设备 | |
US8117512B2 (en) | Failure detection and mitigation in logic circuits | |
JP4456552B2 (ja) | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 | |
CN111326504A (zh) | 具有被配置成提供冗余点的功能块的3d堆叠式集成电路 | |
JP2009140353A (ja) | 再構成可能な集積回路、及びこれを用いた自己修復システム | |
JP6175788B2 (ja) | マイクロプログラムを更新可能な電子機器 | |
CN114253225A (zh) | 自愈合过程控制系统 | |
JP2005235074A (ja) | Fpgaのソフトエラー補正方法 | |
CN116382189A (zh) | Plc控制系统、方法及io分集合并装置 | |
JP2013187699A (ja) | Fpga構成処理制御回路 | |
KR101137771B1 (ko) | 내분비세포통신의 메커니즘에 기반한 디지털회로 자가고장복구 시스템 및 방법 | |
JPH03132861A (ja) | マルチプロセッサ・システムの再構成制御方式 | |
JP6889138B2 (ja) | 格納装置及び格納方法 | |
JP4232589B2 (ja) | 二重化コントローラ、その等値化モード決定方法 | |
Soto et al. | A self-adaptive hardware architecture with fault tolerance capabilities | |
Rozanov et al. | Approaches to the SoC IP-Blocks' design with errors' mitigation | |
Avizienis et al. | The concept of a software-free resilience infrastructure for cyber-physical systems | |
US20180267099A1 (en) | A Reconfigurable Hardware Device for Providing a Reliable Output Signal as well as a Method for Providing Said Reliable Output | |
EP2573643A1 (en) | Computer system and clock configuration method thereof | |
Prajeesh et al. | Implementation of human endocrine cell structure on FPGA for self-healing advanced digital system | |
JP2015082671A (ja) | 半導体装置 | |
JP6090335B2 (ja) | 情報処理装置 | |
Wongyai | Improve fault tolerance in cell-based evolve hardware architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5660798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |