JP2019140290A - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP2019140290A JP2019140290A JP2018023415A JP2018023415A JP2019140290A JP 2019140290 A JP2019140290 A JP 2019140290A JP 2018023415 A JP2018023415 A JP 2018023415A JP 2018023415 A JP2018023415 A JP 2018023415A JP 2019140290 A JP2019140290 A JP 2019140290A
- Authority
- JP
- Japan
- Prior art keywords
- information
- circuit
- integrated circuit
- data processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】短時間で通常動作が可能な自己診断を実行するデータ処理装置を実現する。【解決手段】回路機能を変更可能な集積回路を搭載したデータ処理装置において、電源投入時、回路機能を変更可能な集積回路の構成要素を診断するための少なくとも1種類の診断用回路情報を書き込む(ステップS101、S102)。自己診断を行い(ステップS103)、欠陥領域が有ればその領域座標を記録し、これを最後の診断用回路データまで行う(ステップS102〜S106)。欠陥領域座標のダイ領域未使用の回路データが存在するか否かを判断し、ダイ領域未使用の回路データが存在する場合は、LSI300に実際の動作用の回路情報を書き込んで処理を行う(ステップS107、S108)。ダイ領域未使用の回路データが存在しない場合はマイクロコントローラ200がアラートを通知する(ステップS109)。【選択図】図2
Description
本発明は、論理回路情報を書換え可能なLSIを用いたデータ処理装置に関する。
本発明の背景技術として、論理回路情報を書換え可能なLSIであるフィールドプログラマブルゲートアレイ(FPGA)や、プログラマブルロジックデバイス(PLD)等が知られている。これらの高集積化が急速に進み、その信頼性の確保の重要性が増している。また、これらを搭載した製品の市場での、故障への耐性向上も必要になっている。
これに対応するものとして、例えば、特許文献1に記載された技術がある。特許文献1には、「異なる制約条件を含む複数の配置配線情報のうちの一の配置配線情報を適用してコンフィギュレーションを実施し、その結果得られた論理回路に対して正常に動作するか否かを検証し、その結果が正常でない場合、他の配置配線情報を適用して、再度、コンフィギュレーションを実施し、そこで得られた配置配線を有する装置に対して、再度、検証段階を実施することを繰り返す構成」が記載されている。
しかしながら、特許文献1の技術では、LSIのダイ上のどの部分に欠陥が存在しているかを把握しておらず、書込んだ回路に対し自己診断を行い、自己診断をクリアする回路が見つかるまで、場当たり的に回路情報書込みを繰返し実施する。
そのため、自己診断をパスしない場合には、全ての回路情報書込み試行が終了するまで通常動作を開始するかの可否を判断できず、診断に長時間が必要となる可能性があった。また、通常動作が可能と判断できる場合でも、動作可能な回路情報がいつ見つかるかは判断できないため、いつ、通常動作可能かを事前に判定することが不可能である。
本発明の目的は、短時間で通常動作が可能な自己診断を実行するデータ処理装置を実現することである。
上記目的を達成するため、本発明は次のように構成される。
電源投入時、回路機能を変更可能な集積回路の構成要素を診断するための少なくとも1種類以上の自己診断用回路情報を書き込み、自己診断を行った後、実際の動作用の回路情報を書き込んで処理を行うことを最も主な特徴とする
本発明の集積回路装置は、自己診断機能による回路規模増大を防止しつつ、ダイ上の欠陥による不良を救済し、かつ欠陥部分を未使用にすることにより信頼性を向上させる処理を行いながら、一定の時間で起動が可能であるという利点が存在する。
以下、図面を用いて実施例を説明する。
(実施例1)
図1は、本発明の実施例1によるデータ処理装置の全体構成図である。
図1は、本発明の実施例1によるデータ処理装置の全体構成図である。
図1において、マイクロコントローラ(データ制御部)200は、論理回路情報を書換え可能なLSI(集積回路)300と、不揮発性メモリ(情報記憶部)400とに接続されている。LSI(集積回路)300の書き換え可能な論理回路情報は、ルックアップテーブル、RAMブロック、ROMブロック、配線、配線の接続を切り替えるスイッチマトリクス、スイッチ情報を保持する記憶素子、フリップフロップ、ラッチ、演算ブロック、通信インターフェースブロックのうちの少なくともいずれかを示す情報である。
不揮発メモリ400においては、ダイ診断用回路情報記憶部401にダイ診断用回路情報(LSI300を診断するための情報)1を記憶し、ダイ診断用回路情報記憶部402にダイ診断用回路情報Nを記憶する。図示は省略するが、ダイ診断用回路情報2〜(N−1)も不揮発性メモリ400に記憶されている。また、通常動作用回路情報記憶部411に通常動作用回路情報1を記憶し、回路使用領域情報記憶部421に回路1使用領域情報を記憶する。また、通常動作用回路情報記憶部412に通常動作用回路情報2を記憶し、回路使用領域情報記憶部422に回路2使用領域情報を記憶する。そして、通常動作用回路情報記憶部413に通常動作用回路情報Mを記憶し、回路使用領域情報記憶部423に回路M使用領域情報を記憶する。図示していないが、通常動作用回路情報3〜(M−1)、回路3使用領域情報3〜(M−1)も不揮発性メモリ400に記憶されている。通常動作用回路情報は、動作用情報と略称することができ、その種類は、1種類であっても、複数種類あってもよい。
マイクロコントローラ200は次に説明するシーケンスに従い動作する。
図2は、実施例1の起動時の動作シーケンスを示すフローチャートである。
図2において、まず、ステップS101で、実施例1によるデータ処理装置の電源が投入され、Nに1がセットされる。続いて、ステップS102において、マイクロコントローラ200は、論理回路情報を書換え可能なLSI300に、不揮発性メモリ400に記憶されているダイ診断用回路データ1を記憶部401に書き込む。
ダイ診断用回路データは、例えば、図3に示されるような構成からなる。図3は、論理回路情報を書き換え可能なLSIの構成例であり、ダイ診断用回路データの構成を示す図である。図3の(a)、(b)、(c)において、符号301、302、303は、Test Pattern発生器を示し、次に示す論理回路情報を書換え可能なLSIの構成要素を適切に診断するための、診断用データを生成する。
これらTest Pattern発生器301〜303は、論理回路情報を書換え可能なLSIの構成要素を用いて構成される。
図3の(a)において、符号311は、書換え可能なLSIの基本回路構成要素であり、組合せ回路を構成するためのSRAMを用いたルック・アップ・テーブル(LUT)や、データを記憶するためのフリップフロップやラッチの記憶素子である。また、符号341は、期待値比較器であり、Test Pattern発生器301が生成した診断用データによって基本回路構成要素311が出力したデータが、正常であるかどうかを内部に保持している期待値と比較することで診断する。診断の結果、一致した場合は正常と判定し、一致しなかった場合には、診断を行った基本回路構成要素311にエラーがあったと判定する。そして、期待値比較器341は、その判定情報と、基本回路構成要素311が存在する欠陥領域の情報とを、マイクロコントローラ200に対して出力する。この期待値比較器341も、論理回路情報を書換え可能なLSIの構成要素を用いて構成される。
図3の(b)において、符号321は、論理回路情報を書換え可能なLSI300に含まれるマクロBlockであり、例えば、RAMブロック、ROMブロック、演算ブロック、通信インターフェースブロックなどである。期待値比較器343は、期待値比較器341と同様に、Test Pattern発生器302で生成したデータをもとにマクロBlock321が出力したデータを、内部に保持する期待値と比較することで、マクロBlock321が正常かどうかを診断する。そして、その診断結果と、マクロBlock321が存在する領域情報とを、マイクロコントローラ200に対して通知する。
図3の(c)において、配線要素331は、論理回路情報を書換え可能なLSIに含まれる基本回路構成要素311間や、マクロBlock321間を接続する配線、配線の接続を切り替えるスイッチマトリクス、及びスイッチ情報を保持する記憶素子等を組み合わせて構成される。
また、期待値比較器344は、期待値比較器341、343と同様の期待値比較器であり、Test Pattern発生器303で生成されたデータが、配線要素331を通して正常に伝送されたかを、内部に保有している期待値と比較することで診断を行い、その診断結果と、その存在する領域情報とをマイクロコントローラ200に通知する。
なお、これらはダイ診断用回路情報に個々に存在しても良いが、これらがそれぞれ複数混在して、1つのダイ診断用回路情報中に存在していても良い。
図4は、論理回路情報を書き換え可能なLSIの他の構成例を示す図であり、図4に示すように、1個のTest Pattern発生器301に対して、複数の基本回路構成要素311、312が接続され、それぞれ期待値比較器341、342で個々に診断を行い、その結果及び、その領域情報をそれぞれマイクロコントローラ200に通知するような構成をとることも可能である。
また、診断される対象は、基本回路構成要素311、312に限らず、マクロBlock321や配線要素331が、同時に診断を行われるような構成であっても構わない。論理回路情報を書換え可能なLSI300は、同等の回路構成要素が多数アレイ状に並んで構成されていることが、一般的であり、並列に自己診断を行うことにより、効率を上げることが可能になる。
なお、このダイ診断時、論理回路情報を書換え可能なLSI300の周辺回路(図示しない)に影響を与えないような端子設定(インターフェース設定)、例えば回路情報(動作情報)を書換え可能なLSIにダウンロード(書き込み)している時と同等の端子設定に保持してあることが望ましい。
また、マクロBlockの一つである通信インターフェースブロックにおいては、図5に示すような構成をとって診断を行っても良い。図5は、論理回路情報を書き換え可能なLSIの構成例を示す図であり、ダイ診断用回路データの構成を示す図である。図5において、符号304は、Test Pattern発生器であり、これまでと同様に、後述する通信インターフェースブロック322及び323を診断可能な適切なデータパターンを発生する。
通信インターフェースブロック322は、送信側のブロックであり、例えば次のものを含んでいる。つまり、図5において、Encode部(エンコード部)611は、入力されたデータを通信に適したデータパターンに変換するものであり、例えば、8b/10b変換や、128b/130b変換等が知られている。パラレル−シリアル変換部612では、入力されたパラレルデータをシリアルデータに変換し、差動出力Buffer(差動出力バッファ)613を通して出力される。
一方、通信インターフェースブロック323は、受信側のブロックであり、例えば、次のような構成で動作する。つまり、図5において、差動入力Buffer(差動入力バッファ)614は、入力された信号を取り込み、Clock Data Recovery(CDR)部(クロックデータリカバリ部)615でクロックとデータとを再生し、シリアル−パラレル変換部616でパラレルデータに戻した後、Encode部611で変換されていたデータパターンをDecode部(デコード部)617で元に戻して出力する。
通常動作時、通信インターフェース部322、323は、配線631〜634によりPAD部601〜604に接続され、論理回路情報を書換え可能なLSI300の外部と接続される。
このような構成をしている通信インターフェース部322、323は、通常の論理回路だけを用いて単体それぞれを診断することは難しい。また、論理回路情報を書換え可能なLSI300の外部でそれぞれを接続してループバック構成として診断する場合には、周囲回路や配線の準備が必要になる。
そのため、論理回路情報を書換え可能なLSI300中に、通信インターフェース部322、323間を結線する配線621、622を設けておく。そして、ダイ診断用回路情報中で、これらを用いて通信インターフェース部322、323を接続するようにしておき、デコーダ部617でデコードされたデータが供給される期待値比較器345を用いてループバックしてきたデータを期待値と比較することで、容易に自己診断を行うことが可能になる。
図2のステップS103において、マイクロコントローラ200は、各期待値比較器341〜345から通知されてきた診断結果を確認する。エラーが存在した場合には、ステップS104において、そのエラーが存在する欠陥領域の座標(位置座標)情報を記録(保持)するとともに、論理回路情報を書換え可能なLSI300に欠陥領域が存在することを、さらに上位のシステム(図示せず)に対して通知する。
次に、ステップS105において、最後のダイ診断用回路データかを確認し、最後のダイ診断用データであれば、ステップS107に進む。
ステップS105において、最後のダイ診断用データでなければ、ステップS106においてNの値をインクリメントし、ステップS102に戻って次のダイ診断用回路データを読込む。このダイ診断用回路データでは、以前のダイ診断用データにおいて、Test Pattern発生器301〜304や、期待値比較器341〜345になっていた部分が、基本回路構成要素311〜314や、マクロBlock 321、配線要素331の診断される側になっても問題ない。また、同じ基本回路構成要素311〜314や、マクロBlock321、配線要素331であっても、異なった設定、例えば基本回路構成要素311〜314中の組合せ回路を構成するSRAMを用いたLUTに記憶されているデータが異なっていたり、配線要素331中の配線接続を切り替えるスイッチ情報の記憶素子データが異なっていたりしても良い。このように、ステップS102〜ステップS106を必要に応じて繰返してダイの診断を行い、論理回路情報を書換え可能なLSI300に欠陥領域が存在するかを確認し、存在した場合にはその欠陥座標情報を記録していく。
ステップS107において、マイクロコントローラ200は、不揮発性メモリ400中の回路1使用領域情報421〜回路M使用領域情報423を確認し、記録している欠陥領域の座標を使用していないものが存在するかを確認する。
なお、通常動作用回路情報1の記憶部411〜通常動作用回路情報Mの記憶部413は、論理回路情報を書換え可能なLSI300に書込んだ際、同じ動作をするが、それぞれ使用領域の異なる回路情報である。また、回路1使用領域情報421〜回路M使用領域情報423はそれぞれ、通常動作用回路情報1の記憶部411〜通常動作用回路情報Mの記憶部413の記憶情報は、論理回路情報を書換え可能なLSI300に書込んだ際占有する使用領域の情報に対応している。
ステップS107において、欠陥領域の座標を使用していない使用領域情報が存在すると判断した場合、それに対応する通常動作用の回路情報を選択し、ステップS108においてマイクロコントローラ200は、不揮発性メモリ400から読み出して、実際の動作用の論理回路情報を書換え可能なLSI300にダウンロードを行いLSI300に書き込み、ステップS110において、通常動作に遷移する。
図6は、LSI300内の欠陥領域の例を示す図である。例えば、図6に示すように、論理回路情報を書換え可能なLSI300中に、ダイ診断用回路データを用いて自己診断を行いって見つかった欠陥領域391が存在しているとする。また、回路M=回路4で、不揮発性メモリ400に存在している回路使用領域情報1の記憶部421〜回路使用領域情報Mの記憶部423に記憶されている内容が、論理回路情報を書換え可能なLSI300中において、それぞれ、図7の(a)〜(d)のように、回路使用領域1の領域351、回路使用領域2の領域352、回路使用領域31の領域353、回路使用領域4の領域354を占めているとする。図7は、不揮発性メモリ400に保持されている回路情報が占有する論理回路情報を書換え可能なLSI300上での回路使用領域の例を示す図である。
この場合、図7の(b)に示す回路使用領域2の領域352が、欠陥領域391を使用しておらず、マイクロコントローラ200は、不揮発性メモリ400から記憶部412に記憶された通常動作用回路情報2を選択して、論理回路情報を書換え可能なLSI300に書き込む。
これにより、図8に示すように、論理回路情報を書換え可能なLSI300中において、欠陥領域391を避けた状態で回路使用領域2の領域352が配置され、欠陥領域391の影響を受けることなく通常動作用回路を動作させることが可能になる。図8は、LSI300に実際に書き込まれた通常動作用回路の回路使用領域を示した例を示す図である。
一方、記憶部421の回路1使用領域情報〜記憶部423の回路M使用領域情報中に、欠陥領域の座標を使用していないものが存在しない場合には、ステップS109において、マイクロコントローラ200は、さらに上位のシステム(図示せず)にアラートを通知する。
以上のように、本発明の実施例1によれば、予め、回路情報を書換え可能なLSI300のダイ上の欠陥部分を把握した上で、起動可能か否かを判定し、起動可能な場合には欠陥部分を使用していない回路情報を書込みすることで、短時間で通常動作を開始することができる。
また、LSI300のダイ上の欠陥部分を把握しその部分を使用しないで回路を構成することで、信頼性を向上させると共に、ダイ不良の救済を可能とするものであり、通常動作中における回路情報書換えにおいても、信頼性向上を図るものである。さらに、通常動作時には、自己診断用回路を含まない構成をとることも可能であり、回路規模増大を抑制することが可能である。
つまり、実施例1によれば、短時間で通常動作が可能な自己診断を実行するデータ処理装置を実現することである。
なお、本実施例1については、M=4で説明を行ったが、これにとらわれるものではなく、回路規模や、不揮発性メモリサイズ、冗長性等から適切な構成を選択しても本発明は適用可能である。
また、LSI300の診断に用いる診断用情報は少なくとも1種類であればよい。
(実施例2)
次に、実施例2について説明する。
次に、実施例2について説明する。
図9は、本発明の実施例2によるデータ処理装置の全体構成図である。実施例2のデータ処理装置においては、マイクロコントローラ200は、論理回路情報を書換え可能なLSI300と、不揮発性メモリ400と、通信部500とに接続されている。
本実施例2においては、通常動作用の回路は、機能A回路が2個、機能B回路が2個、機能C回路が1個から構成されているものとする。
また、図10に示すように、実際の回路情報を書換え可能なLSI300中の使用領域は、機能A回路が図10の(a)〜(c)の3種類、機能B回路が図10の(d)〜(f)の3種類、機能C回路が図10の(g)、(h)の2種類であるとする。図10は、LSI300上での回路使用領域の例を示す図である。
そして、不揮発性メモリ400中には、論理回路情報を書換え可能なLSI300中の回路使用領域が異なる3種の機能A回路情報1〜3、3種の機能B回路情報1〜3、2種の機能C回路情報1、2及び、それに対応した機能A使用回路領域情報(座標情報)1〜3、機能B使用回路領域情報(座標情報)1〜3、機能C使用回路領域(座標情報)情報1、2またはそれぞれの未使用回路領域情報(座標情報)が含まれている(保持されている)ものとする。
実施例2の不揮発性メモリ400は、記憶部401にダイ診断用回路情報1を記憶し、記憶部402にダイ診断用回路情報Nを記憶する。図示は省略するが、ダイ診断用回路情報2〜(N−1)も不揮発性メモリ400に記憶されている。また、機能回路情報記憶部431に機能A回路情報1を記憶し、機能使用領域情報記憶部441に機能A使用領域情報1を記憶し、機能回路情報記憶部433に機能A回路情報3を記憶し、機能使用領域情報記憶部443に機能A使用領域情報3を記憶する。図示していないが、機能A回路情報2、機能A使用領域情報2も不揮発性メモリ400に記憶されている。
また、機能回路情報記憶部451に機能B回路情報1を記憶し、機能使用領域情報記憶部461に機能B使用領域情報1を記憶し、機能回路情報記憶部453に機能B回路情報3を記憶し、機能使用領域情報記憶部463に機能B使用領域情報3を記憶する。図示していないが、機能B回路情報2、機能B使用領域情報2も不揮発性メモリ400に記憶されている。
また、機能回路情報記憶部471に機能C回路情報1を記憶し、機能使用領域情報記憶部481に機能C使用領域情報1を記憶し、機能回路情報記憶部472に機能C回路情報2を記憶し、機能使用領域情報記憶部482に機能C使用領域情報2を記憶(保持)する。
図11は、本実施例2における起動時の動作シーケンスを示すフローチャートの例を示す図である。
ステップS101〜ステップS106までは、論理回路情報を書換え可能なLSI300のダイ診断用回路データを用いた自己診断で、欠陥領域の有無及びその座標を確認する処理であり、実施例1と同等なため、詳細な説明は省略する。
ステップS105で、最後の診断用回路データを用いて自己診断を行い、欠陥領域座標の記録が終わった後、本実施例2はステップS111において、機能回路使用領域情報のうち、欠陥領域座標を使用しているものを、使用候補から除去する(使用する実際の動作情報を選択する)。
例えば、図12のように、ダイ診断用回路データにおいて発見された欠陥領域が、論理回路情報を書換え可能なLSI300中の欠陥領域392であった場合、図10に示されている中で、図10の(b)の機能A回路使用領域2の領域362は、欠陥領域392が重なっており、この機能回路使用領域は、使用候補から外される。
続いて、ステップS112において、機能回路の必要数を確保可能か確認する。本実施例2では、機能A回路が2個、機能B回路が2個、機能C回路が1個必要であり、機能回路領域362が使用できなくなったが、機能回路の必要数を確保可能であり、ステップS113に遷移する。もし、ステップS112の段階で機能回路の必要数を確保できない場合には、ステップS109に移動し、実施例1と同様に、マイクロコントローラ200は、図示しないさらに上位のシステムに対してアラートを通知する。
ステップS113において、使用候補として残っている機能回路使用領域数と機能回路の必要数差が少ないものから、機能回路使用領域を決定していく。本実施例2では、機能A回路が優先され、図10の(a)の機能A回路使用領域361と図10の(c)の機能A回路使用領域363の使用が決定される。機能A回路使用領域363と図10の(d)の機能B回路使用領域371は重複しているため、機能B回路使用領域371は、使用候補から外される。それにより、図10の(e)の機能B回路使用領域372と図10の(f)の機能B回路使用領域373の使用が決定し、同様にして重複している図10の(g)の機能C回路使用領域381が使用候補から外され、図10の(h)の機能C回路使用領域382の使用が決定される。
ステップS114において、再び機能回路の必要数を確保可能か確認する。機能回路の必要数が確保できないことが明らかになった場合には、ステップS109に移動し、マイクロコントローラ200は、図示しないさらに上位のシステムにアラートを通知する。
一方、ステップS114において、通常動作用の回路を構成する機能回路数を確保可能な場合には、選択された機能回路領域情報を元に、不揮発性メモリ400中から対応した機能回路情報を読出し、まとめたうえで、ステップS115において、論理回路情報を書換え可能なLSI300に、回路情報を書込む。
本実施例2では、図13に示すように、機能A回路使用領域1の領域361、機能A回路使用領域3の領域363、機能B回路使用領域2の領域372、機能B回路使用領域3の領域373、及び機能C回路使用領域2の領域382が選択され、まとめた上で書込まれることになる。図13は、LSI300に実際に書き込まれた通常動作用回路の回路使用領域を示した例を示す図である。
その後、ステップS110に遷移して通常動作に移行する。
なお、本実施例2では、各機能間の接続は、各回路使用領域内で準備されており、まとめて配置した段階で自動的に接続可能なよう回路情報が生成されているものとして説明したが、共通で使用する通信用バスやPAD部の回路情報を別途用意しておき、それに各機能回路をはめ込むような構成としておいても良い。この場合、通信用バス部に欠陥領域が重なった場合問題になるため、共通で使用する回路情報においても通信用バス部の配置をずらしたものを複数用意しておき、欠陥領域が重ならないものを選択して使用するといった構成をとっても良い。
通信部500は、ステップS110の通常動作時、必要に応じて図示しない通信ホスト(外部又は内部の通信ホスト)と通信を行い、マイクロコントローラ200を経由して、不揮発性メモリ400の内容を書き換える。ダイ診断用回路情報を変更することにより、従来対応していなかったダイ診断に対応させたり、通常動作用回路情報及び、それに対応する回路使用領域情報を変更することにより、回路情報のバグ修正や、新機能に対応させたりを可能にする。
実施例2によれば、LSI300を複数の機能ごとに領域を分割した場合であっても、実施例1と同様な効果を得ることができる。
なお、本実施例2は、通常動作用の回路は、機能A回路2個、機能B回路2個、機能C回路1個から構成されているものとして説明を行ったが、これに限定されるものではなく、回路機能や、冗長性等を元に適切な構成をとることが可能である。
200・・・マイクロコントローラ、300・・・論理回路情報を書換え可能なLSI、301〜304・・・Test Pattern発生器、311、312・・・論理回路情報を書換え可能なLSIの回路構成基本要素、321・・・論理回路情報を書換え可能なLSI中のマクロBlock、322、323・・・通信インターフェースブロック、331・・・論理回路情報を書換え可能なLSI中の配線要素、341〜345・・・期待値比較器、351〜354、361〜363・・・回路使用領域、371〜373、381、382・・・回路使用領域、391、392・・・欠陥領域、400・・・不揮発性メモリ、401、402・・・ダイ診断用回路情報記憶部、411〜413・・・通常動作用回路情報記憶部、421〜423・・・回路使用領域情報記憶部、431、433、451、453、471、472・・・機能回路情報記憶部、441、443、461、463、481、482・・・機能使用領域情報記憶部、500・・・通信部、601〜604・・・PAD部、611・・・Encode部、612・・・パラレル−シリアル変換部、613・・・差動出力Buffer、614・・・差動入力Buffer、615・・・Clock Data Recovery部、616・・・シリアル−パラレル変換部、617・・Decode部、621、622、631〜634・・・配線
Claims (11)
- 論理回路情報を書き換え可能な集積回路と、
上記集積回路の動作用情報及び診断用情報が記憶された情報記憶部と、
上記情報記憶部に記憶された少なくとも1種類の上記診断用情報を用いて、上記集積回路を診断するデータ制御部と、
を備え、上記データ制御部は、上記診断用情報を上記集積回路に書き込み、上記集積回路の診断を行った後に、上記動作用情報を上記集積回路に書き込むことを特徴とするデータ処理装置。 - 請求項1に記載のデータ処理装置において、
上記集積回路の書き換え可能な論理回路情報は、ルックアップテーブル、RAMブロック、ROMブロック、配線、配線の接続を切り替えるスイッチマトリクス、スイッチ情報を保持する記憶素子、フリップフロップ、ラッチ、演算ブロック、通信インターフェースブロックのうちの少なくともいずれかを示すことを特徴とするデータ処理装置。 - 請求項1または2に記載のデータ処理装置において、
上記データ制御部は、上記少なくとも1種類の診断用情報を上記集積回路に書き込み、上記集積回路の診断を行い、上記集積回路のエラーを検出した場合、上記エラーを通知することを特徴とするデータ処理装置。 - 請求項1乃至3のうちのいずれか一項に記載のデータ処理装置において、
上記データ制御部は、上記少なくとも1種類の診断用情報を上記集積回路に書き込み、上記集積回路の診断を行い、上記集積回路のエラーを検出した場合、そのエラーのあった欠陥領域の位置座標を上記情報記憶部に保持することを特徴とするデータ処理装置。 - 請求項4に記載のデータ処理装置において、
上記集積回路の動作用情報は複数種類であり、上記データ制御部は、上記集積回路のエラーを検出した場合、エラーのあった欠陥領域の位置情報に基づいて、
上記複数種類の動作用情報の中から、上記欠陥領域の位置座標を使用していない動作用情報を選択して、上記集積回路に書き込むことを特徴とするデータ処理装置。 - 請求項5に記載のデータ処理装置において、
上記データ制御部は、上記複数の動作用情報に対応した、上記集積回路の使用座標情報または未使用座標情報を上記情報記憶部に保持させ、記憶させた上記集積回路の使用座標情報または未使用座標情報に基づいて、上記複数の動作用情報のうちのいずれかを選択し、上記集積回路に書き込むことを特徴とするデータ処理装置。 - 請求項4に記載のデータ処理装置において、
上記動作用情報は、複数のブロックに分割され、上記データ制御部は、上記エラーのあった欠陥領域の位置座標に基づいて、上記複数のブロックに分割された上記動作用回路情報を、上記集積回路の上記欠陥領域の位置座標を除いた領域に書き込むことを特徴とするデータ処理装置。 - 請求項7に記載のデータ処理装置において、
上記データ制御部は、上記複数のブロックに分割した動作用情報が書き込まれた上記集積回路のそれぞれの位置座標情報を上記情報記憶部に保持させ、保持させた上記位置座標情報に基づいて、使用する実際の動作回路情報を選択することを特徴とするデータ処理装置。 - 請求項2から請求項8のうちのいずれか一項に記載のデータ処理装置において、
上記データ制御部と接続された通信部を備えることを特徴とするデータ処理装置。 - 請求項1乃至請求項9のうちのいずれか一項に記載のデータ処理装置において、
上記集積回路のインターフェースは、上記データ制御部による上記集積回路の診断時に上記集積回路の周辺回路に影響を与えないように設定されていることを特徴とするデータ処理装置。 - 請求項1乃至請求項9のうちのいずれか一項に記載のデータ処理装置において、
上記データ制御部による上記集積回路の診断時における上記集積回路のインターフェースの状態は、上記データ制御部による動作情報の書き込み時と同じ状態に保持されていることを特徴とするデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018023415A JP2019140290A (ja) | 2018-02-13 | 2018-02-13 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018023415A JP2019140290A (ja) | 2018-02-13 | 2018-02-13 | データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019140290A true JP2019140290A (ja) | 2019-08-22 |
Family
ID=67694397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018023415A Pending JP2019140290A (ja) | 2018-02-13 | 2018-02-13 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019140290A (ja) |
-
2018
- 2018-02-13 JP JP2018023415A patent/JP2019140290A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3608775B1 (en) | Electronic control system | |
JP4456552B2 (ja) | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 | |
JP2006208378A (ja) | バス検査のためのオンチップ回路 | |
JPH06109816A (ja) | 論理集積回路 | |
JP2009508243A (ja) | リコンフィギュラブル予備クラスタを備えるリコンフィギュラブル回路 | |
JP2005235074A (ja) | Fpgaのソフトエラー補正方法 | |
JP2018181206A (ja) | データ処理装置、データ処理方法およびプログラム | |
JP6408482B2 (ja) | プログラマブルデバイス及びこれを用いた電子システム装置 | |
JP2014052781A (ja) | Fpga監視制御回路 | |
JP2019140290A (ja) | データ処理装置 | |
JP4315775B2 (ja) | 半導体集積回路装置 | |
JP5176962B2 (ja) | プリント板接続試験装置および方法 | |
JP2006251895A (ja) | バスインタフェース回路 | |
JP2012009098A (ja) | プログラム可能論理デバイス及びその試験方法 | |
JP3597825B2 (ja) | プログラマブル論理デバイスの診断方法及びその装置、プログラマブル論理デバイス | |
WO2018173357A1 (ja) | 集積回路システム、集積回路システムの起動制御方法、及び起動制御用プログラム | |
JP2007234155A (ja) | 半導体記憶装置 | |
JP2012114846A (ja) | 画像処理システム | |
JP2002305438A (ja) | Fpga、fpgaの機能変更方法、および、それを利用した通信装置 | |
JP6343945B2 (ja) | プログラム可能な論理回路デバイスを備えた電子装置 | |
JP2017111579A (ja) | 半導体集積回路及びその機能回復方法 | |
JP2885278B2 (ja) | 半導体論理装置及び半導体論理回路の検査方法 | |
JP2006209876A (ja) | 電子制御装置 | |
JP2014159982A (ja) | 半導体装置およびその診断方法 | |
JP2008015680A (ja) | 画像処理装置およびその動作方法 |