JP2008015680A - 画像処理装置およびその動作方法 - Google Patents

Abstract

【課題】スリープ状態時に発生した不具合の発生箇所を特定することにより装置のエラー発生に対して迅速に対応することができ、かつ定期的な自己診断を実施することにより装置の信頼性の向上およびメンテナンスコストの低減を図ることができる画像処理装置を提供する。
【解決手段】画像処理装置は、ＪＴＡＧテストを集積回路に実行するＪＴＡＧテスト手段を備えている。ＪＴＡＧテストは、スリープ状態から通常動作状態へのスリープ復帰時におけるスリープ復帰処理の前に実行される。たとえば、スリープ中にスリープ復帰要因が発生した場合、ステップＳ１０１で、そのスリープ復帰要因が所定スリープ復帰要因であると判定されると、ＪＴＡＧテストを実行する（ステップＳ１０２）。そして、ステップＳ１０５で集積回路のＪＴＡＧテストの実行が終了したと判定された後、スリープ復帰処理を行う（ステップＳ１０６）。
【選択図】図２

Description

本発明は、ＪＴＡＧに準拠したＪＴＡＧテストを集積回路に実行するＪＴＡＧテスト手段を備えた画像処理装置に係り、特にスリープ状態を有する画像処理装置の集積回路に実行するＪＴＡＧテストの改良に関する。

集積回路（ＩＣ）の不良検査を行う手法にＪＡＴＧテストがある。ＪＴＡＧテスト（バウンダリスキャンテスト）は、ＬＳＩが正常に動作するか否かをテストするための手法の一つである。ＪＴＡＧは、Joint European Test Action Group(JETAG：現JTAG)によって提案され、米国電気電子学会(IEEE)が1990年にIEEE std. 1149.1-1990「Standard Test Access Port and Boundary-Scan Architecture」として標準化されている。

従来、チップの製造時や電子機器の組立時に、集積回路に内蔵されたＪＴＡＧテスト装置の制御を行う制御装置を外部から接続することによりＪＴＡＧテストを実行していたが、近年、電子機器の使用時にユーザがＪＴＡＧテストを容易に行うことができる技術が提案されている。

たとえば、特許文献１に開示されているように、ＪＴＡＧテストの実行に必要な複数の装置を電子機器に内蔵し、ＪＴＡＧテストの開始のための検査開始スイッチを電源スイッチに連動させた技術がある。この技術では、電源スイッチをオンにしたときに検査開始スイッチがオンとなりＪＴＡＧテストが実行されるとともに、電源スイッチをオフにしたときに検査開始スイッチがオフになることにより、自動的にＪＴＡＧテストを実行することができる。このように自己診断を実施することができるので、メンテナンスコストの削減や不具合発生時に迅速な対応を実現することができる。

ＪＴＡＧテストの実行が必要な集積回路を内蔵する電子機器として、複写機や、ファクシミリ、プリンタ、それら機器の機能を備えた複合機などの画像処理装置がある。画像処理装置では、その非使用状態において所定時間が経過したときに、消費電力の低減のためにスリープ状態に移行し、必要な部位以外へは電力供給を自動的に停止している。

特開平９−５４００号公報（要約）

しかしながら、スリープ状態を有する画像処理装置に特許文献１をそのまま適用した場合、電源をオンにした時のみにＪＴＡＧテストを実行するため、スリープ状態の時に電力供給が停止されている集積回路に不具合（たとえばホコリに起因した短絡）が発生しても、その不具合の発生箇所を特定することができないため、装置のエラー発生に対して迅速な対応を行うことができない。また、スリープ状態を有する画像処理装置では、ユーザによる電源のオン・オフの切り換えがほとんど行われないため、定期的な自己診断を実施することができず、その結果、装置の信頼性が低下するとともにメンテナンスコストが増大していた。

したがって、本発明は、スリープ状態時に発生した不具合の発生箇所を特定することにより装置のエラー発生に対して迅速に対応することができ、かつ定期的な自己診断を実施することにより装置の信頼性の向上およびメンテナンスコストの低減を図ることができる画像処理装置およびその動作方法を提供することを目的としている。

本発明の画像処理装置は、動作状態とスリープ状態とを有するとともに、スリープ状態から動作状態へのスリープ復帰時にスリープ復帰処理を実行する画像処理装置であって、集積回路と、ＪＴＡＧに準拠したＪＴＡＧテストを集積回路に実行するＪＴＡＧテスト手段とを備え、ＪＴＡＧテストは、スリープ復帰時におけるスリープ復帰処理の前に実行されることを特徴としている。

本発明の画像処理装置では、ＪＴＡＧテスト手段がスリープ復帰時におけるスリープ復帰処理の前にＪＴＡＧテストを実行するので、スリープ状態時に発生した不具合の発生箇所を特定することができる。したがって、装置のエラー発生に対して迅速に対応することができる。また、定期的な自己診断を実施することができるので、装置の信頼性の向上およびメンテナンスコストの低減を図ることができる。

ここで、ＪＴＡＧテスト手段として種々の構成を用いることができる。たとえば、ＪＴＡＧテスト手段としてＪＴＡＧコントローラを用いることができる。この場合、集積回路は、ＪＴＡＧに対応しており、所定の機能を実現する回路に加えて、ＪＴＡＧに対応した回路とＴＡＰ (Test Access Port)と呼ばれる5本の端子からなるインタフェースを持ち、テストデータの入出力や制御が行えるように構成することができる。上記態様では、複数の装置からなるＪＴＡＧテスト装置を用いないので、装置の低価格化を図ることができる。

また、ＪＴＡＧコントローラの代わりに、画像処理などの所定処理を行うために画像処理装置に設けられているＦＰＧＡ（field programmable gate array）を用いることができる。この場合、動作状態では所定処理を実行するための所定処理実行回路にＦＰＧＡをコンフィギュレーションすることができ、所定スリープ復帰要因の発生後にはＪＴＡＧテスト手段としてＪＴＡＧテストを実行するためのＪＴＡＧコントローラ回路にＦＰＧＡをコンフィギュレーションすることができる。上記態様では、ＪＴＡＧコントローラのようなＪＴＡＧテスト用ハードウェアを用いないので、装置の低価格化を図ることができる。また、上記態様では、ＦＰＧＡのＪＴＡＧコントローラ回路へのコンフィギュレーションは、動作状態からスリープ状態へ移行する時になされるようにしてもよい。

ここで、画像処理装置のスリープ状態から動作状態への復帰のスリープ復帰要因として、外部機器からの信号の受信や、所定ボタンの押下、タイマにより設定された所定時間の経過毎、タイマにより指定された所定時刻の到達などが挙げられるが、それらのなかからＪＴＡＧテストの実行のための所定スリープ復帰要因を選択することができる。また、所定スリープ復帰要因として、タイマにより設定されたスリープ状態での所定時間以上の経過に設定することができる。上記態様では、ＪＴＡＧテスト手段は、所定スリープ復帰要因の発生時に、スリープ状態での経過時間がタイマによる設定時間以上の場合にはＪＴＡＧテストを実行し、スリープ状態での経過時間がタイマによる設定時間未満の場合にはＪＴＡＧテストを実行しないように設定することができる。また、外部機器からの信号の受信は、パラレルポート、シリアルポート、イーサネット（登録商標）、ＵＳＢ、ＦＡＸ回線、無線ＬＡＮ、および、移動体通信のうちの少なくとも１つのインタフェースを通じてなされ、所定スリープ復帰要因は、インタフェースの種類に応じて設定されるようにしてもよい。

また、集積回路が複数ある場合、ＪＴＡＧテストは、所定の集積回路に実行し、それ以外の集積回路には実行しないように設定することができる。この場合、ＪＴＡＧテストの実行のための所定スリープ復帰要因と、ＪＴＡＧテストが実行される所定の集積回路の対応を適宜設定することができる。

ＪＴＡＧテスト手段としてＦＰＧＡを用いる場合、種々の構成を用いることができる。たとえば、スリープ状態への移行の前にＦＰＧＡの内部状態情報を保持する不揮発性記憶手段を備え、ＦＰＧＡは、スリープ復帰時に、不揮発性記憶手段に保持されていた内部状態情報に基づいて所定処理実行回路に再コンフィギュレーションされるようにしてもよい。

また、一般的に、外部機器と通信を行うインタフェース装置は、外部機器から送信されたデータを一時的に保持するための非常に小さな容量（数バイトから数キロバイト）のメモリを有しているが、そのメモリ容量では不足する場合が多い。その問題を解決するために、ＦＰＧＡは、ＪＴＡＧコントローラにコンフィギュレーションされているとき、外部機器から送信されるデータを保持するデータ保持機能を有することができる。この場合、ＦＰＧＡに設けられた内部メモリを用いることができる。また、ＦＰＧＡに保持されたデータは、スリープ復帰処理後に所定処理がなされるようにしてもよい。上記態様では、ＪＴＡＧテスト実行中にインタフェース装置からデータが送信されたとき、そのデータを確実に保持することができる。

本発明の画像処理装置の動作方法は、動作状態とスリープ状態とを有し、スリープ状態から動作状態へのスリープ復帰時にスリープ復帰処理を実行するとともに、集積回路とＪＴＡＧテスト手段とを備えた画像処理装置の動作方法であって、ＪＴＡＧテスト手段は、スリープ復帰時におけるスリープ復帰処理の前に、ＪＴＡＧに準拠したＪＴＡＧテストを集積回路に実行することを特徴としている。

本発明の画像処理装置またはその動作方法によれば、スリープ状態時に発生した不具合の発生箇所を特定することができるので、装置のエラー発生に対して迅速に対応することができる。また、定期的な自己診断を実施することができるので、装置の信頼性の向上およびメンテナンスコストの低減を図ることができる。

（１） 第１実施形態
（１−１）第１実施形態の構成
図１は、本発明の第１実施形態に係る画像処理装置１０１の概略構成を表すブロック図である。画像処理装置１０１は、たとえば複写機能や、通信機能、プリンタ機能を有する複合機である。画像処理装置１０１は、ＪＴＡＧコントローラ１０２、ＦＰＧＡ（field programmable gate array）１０３、ＣＰＵ(central processing unit)１０４、ＲＯＭ(read only memory)１０５、ＲＡＭ(random access memory)１０６、画像入力処理用チップ１０７、および画像出力処理用チップ１０８を備えている。ＪＴＡＧコントローラ１０２は、ＪＴＡＧテストを実行する際の処理を制御するハードウェアである。ＦＰＧＡ１０３は、内部にコンフィグレーションデータ１０９を記憶する不揮発メモリ（ＥＥＰＲＯＭ）を備えている。コンフィグレーション１０９は、ＦＰＧＡ１０３を画像処理集積回路の論理回路に設定する通常動作用のコンフィグレーションデータである。

ＣＰＵ１０４は、画像処理装置１０１の動作を統括し、画像処理装置１０１における各種処理を実行する。ＲＯＭ１０５は、画像処理装置１０１が各種処理を行う際の動作プログラムおよび各種の設定データ等を記憶している。ＲＡＭ１０６は、各種の処理において、データを一時的に記憶し、また各種の処理におけるワーキングエリアとして利用される。なお、ＲＡＭ１０６の一部としてＥＥＰＲＯＭ等の不揮発メモリを配置し、データを記憶できるようにしてもよい。

画像入力処理用チップ１０７は、画像情報を読み取る画像読取部（図示省略）からの出力信号を受け取り、ＦＰＧＡ１０３で扱うことができるデータ形式に変換する処理を行い、またこのイメージセンサの動作を制御する制御信号を生成する集積回路である。画像入力処理用チップ１０７で受け取られた画像データは、ＦＰＧＡ１０３に送られ、そこで所定の画像処理が行われる。画像出力処理用チップ１０８は、ＦＰＧＡ１０３で画像処理が施された画像データ受け取り、それを印刷部（図示省略）に解釈できるデータ形式に変換し、その変換したものを印刷部に出力する集積回路である。また、画像出力処理用チップ１０８は、印刷部の動作を制御する制御信号を生成する。

ＪＴＡＧコントローラ１０２、ＦＰＧＡ１０３、ＣＰＵ１０４、ＲＯＭ１０５、ＲＡＭ１０６、画像入力処理用チップ１０７、および画像出力処理用チップ１０８は、システムバスで接続されている。また、それら集積回路（チップ）のＴＡＰの端子は、ボード上でデイジーチェーン(daisy chain)接続されている。これにより複数の集積回路に対するＪＴＡＧテストが行える。

また、画像処理装置１０１は、図示省略したインタフェース装置、操作手段、および表示ディスレイを備えている。インタフェース装置では、パラレルポート、シリアルポート、イーサネット（登録商標）、ＵＳＢ、ＦＡＸ回線、無線ＬＡＮ、および、移動体通信の少なくとも１つを通じて外部機器からの画像データの受信が行われ、受信された画像データは、画像入力処理用チップ１０７に送信される。操作手段は、画像処理装置１０１に各種設定や操作を行うための各種ボタンを有する。表示ディスプレイは、動作中に各種情報の表示を行い、また、後述するＪＴＡＧテスト処理時にエラーが発生した場合に、異常発生の旨を表示する。なお、画像処理装置１０１では、画像処理をＦＰＧＡ１０３のみで行うのではなく、画像処理用ＡＳＩＣをさらに配置し、そこで画像処理を負担させてもよい。また、ＦＰＧＡを複数配置し、各種処理を分担するようにしてもよい。

上記のような構成を有する画像処理装置１０１は、電源部（図示略）から電力供給が行われるとともに各種機能による処理が実行可能な通常動作状態と、電源部（図示略）から必要な部位以外への電力供給が停止されるスリープ状態とを有し、スリープ状態から通常動作状態への移行時にスリープ復帰処理が行われる。通常動作状態からスリープ状態への移行は、たとえば、タイマにより設定された所定時間が経過したときに行われる。スリープ状態では、たとえば画像入力処理用チップ１０７、画像出力処理用チップ１０８、画像読取部、および印刷部への電力供給が停止される。スリープ状態から通常動作状態へのスリープ復帰のためのスリープ復帰要因として、たとえば、外部機器からの信号の受信や、操作手段のボタンの押下がある。また、タイマを用いて、スリープ復帰要因として、たとえば所定時間の経過毎および所定時刻の到達をスリープ復帰要因に適宜設定することができる。スリープ復帰処理では、電源部から各部位への電力供給を行い、各種機能による処理が実行可能な状態に設定される。

第１実施形態では、操作手段を用いて、上記スリープ復帰要因のなかからＪＴＡＧテスト実行のための所定スリープ復帰要因を選択し、所定スリープ復帰要因はＣＰＵ１０４などに設定される。この場合、タイマを用いて、所定スリープ復帰要因の発生時に、スリープ状態での経過時間が設定時間（たとえば２４時間）以上の場合にはＪＴＡＧテストを実行し、スリープ状態での経過時間が設定時間未満の場合にはＪＴＡＧテストを実行しないように設定することが可能である。

（１−２）実施形態の動作
次に、図２を参照して、上記のような構成を有する画像処理装置１０１の動作について説明する。図２は、画像処理装置１０１におけるスリープ状態からスリープ復帰処理までに行われる処理手順を表すフローチャートである。ユーザは、画像処理装置１０１がスリープ状態に移行する前に、ＪＴＡＧテストが行われる所定スリープ復帰要因として、スリープ状態での経過時間が設定時間２４時間以上での外部機器からの信号の受信および操作手段のボタンの押下を予め設定しておく。

まず、画像処理装置１０１のスリープ状態時にスリープ復帰要因が発生した場合、そのスリープ復帰要因が所定スリープ復帰要因であるか否かを判定する（ステップＳ１０１）。たとえば操作ボタンの押下がなされたときにスリープ状態の経過時間が２４時間未満である場合、ステップＳ１０１で所定スリープ復帰要因以外であると判定され、スリープ復帰処理を行う（ステップＳ１０６）。一方、操作ボタンの押下がなされたときにスリープ状態の経過時間が２４時間以上である場合、ステップＳ１０１で所定スリープ復帰要因であると判定し、ＪＴＡＧテストを実行する（ステップＳ１０２）。ＪＴＡＧテストの実行順序は、ＪＴＡＧチェインに接続されているＦＰＧＡ１０３、ＲＯＭ１０５、画像入力処理用チップ１０７、画像出力処理用チップ１０８、ＲＡＭ１０６、ＣＰＵ１０４である。なお、ＪＴＡＧテストは、スリープ状態時に電力供給が停止されている集積回路（たとえば画像入力処理用チップ１０７および画像出力処理用チップ１０８）に実行し、それ以外の集積回路に実行しないように設定してもよい。

ＪＴＡＧテストの実行が開始されると、ＪＴＡＧコントローラ１０２は、テストデータを集積回路（たとえばＲＯＭ１０５）のＴＡＰの端子に出力する。テストデータが入力された集積回路は、そのテストデータに基づいてＪＴＡＧの規格に規定されている処理行い、その処理結果をＴＡＰの端子からＪＴＡＧコントローラ１０２に送信する。ＪＴＡＧコントローラ１０２は、処理結果のデータと期待値データとが一致するか否かを調べることにより、ＪＴＡＧテストが実行された集積回路にエラーが発生しているか否か判定する（ステップＳ１０３）。処理結果のデータと期待値データとが一致しない場合、ステップＳ１０３でＪＴＡＧテストが実行された集積回路にエラーが発生していると判定された後、表示ディスプレイでエラー通知を行う（ステップＳ１０４）。ステップＳ１０４でのエラー通知では、ＪＴＡＧテストでのエラー発生の旨が表示ディスプレイに表示される。

一方、処理結果のデータと期待値データとが一致する場合、ステップＳ１０３で上記集積回路にエラーが発生していないと判定された後、集積回路の中でＪＴＡＧテストの未実行のものがあるか否かを判定する（ステップＳ１０５）。集積回路の中でＪＴＡＧテストの未実行のものがある場合、ステップＳ１０５でＪＴＡＧテストの未実行のものがあると判定された後、未実行の集積回路に対して上記と同様にステップＳ１０２，Ｓ１０３を実行する。ＪＴＡＧチェインに接続されている集積回路の中でＪＴＡＧテストの未実行のものがないときには、スリープ復帰処理を行う（ステップＳ１０６）。

以上のように第１実施形態では、ＪＴＡＧコントローラがスリープ復帰時におけるスリープ復帰処理の前にＪＴＡＧテストを実行するので、スリープ状態時に発生した不具合の発生箇所を特定することができる。したがって、画像処理装置１０１のエラー発生に対して迅速に対応することができる。また、定期的な自己診断を実施することができるので、画像処理装置１０１の信頼性の向上およびメンテナンスコストの低減を図ることができる。特に、複数の装置からなるＪＴＡＧテスト装置を用いないので、装置の低価格化を図ることができる。

（２） 第２実施形態
（２−１）第２実施形態の構成
第２実施形態では、図３に示すように、ＪＴＡＧテストを行うためのハードウェアとしてＴＡＰコントローラ１０２を使用する代わりに、ＦＰＧＡ１０３を使用している。図３は、第２実施形態に係る画像処理装置１０１の概略構成を表すブロック図である。なお、以下の実施形態では、第１実施形態と同様な構成要素には同符号を付し、第１実施形態と同様な作用を有する構成要素の説明は省略している。

ＦＰＧＡ１０３では、ＦＰＧＡ１０３を画像処理用集積回路として機能させるための回路、あるいは、ＦＰＧＡ１０３をＪＴＡＧコントローラとして機能させるための回路にコンフィギュレーションされる。このような回路の切り換えは、各機能を実現するためのコンフィグレーションデータ１０９をＦＰＧＡ１０３に書き込むことにより行われる。コンフィグレーション１０９は、ＦＰＧＡ１０３を画像処理集積回路の論理回路に設定する通常動作用コンフィグレーションデータと、ＦＰＧＡ１０２をＪＴＡＧコントローラとして機能させるシステム構成に設定するＪＴＡＧテスト用コンフィグレーションデータから構成されている。ＪＴＡＰテスト用コンフィグレーションデータにはテスト用データおよび期待値データが含まれている。

通常動作用コンフィグレーションデータをＦＰＧＡ１０３に書き込み、そのコンフィグレーションデータに従った論理回路にＦＰＧＡ１０３を定義することで、ＦＰＧＡ１０３を画像処理用集積回路として機能させることが可能となる。また、ＪＴＡＧテスト用コンフィグレーションデータをＦＰＧＡ１０３に書き込み、そのコンフィグレーションデータに従った論理回路にＦＰＧＡ１０３を定義することで、ＦＰＧＡ１０３をＴＡＰコントローラとして機能させることが可能となる。

（２−２）第２実施形態の動作
次に、図４，５を参照して、上記のような構成を有する画像処理装置１０１の動作について説明する。図４は、画像処理装置１０１における通常動作中からスリープ状態への遷移を表すフローチャートである。図５は、画像処理装置１０１におけるスリープ状態からスリープ復帰処理までに行われる処理手順を表すフローチャートである。ユーザは、通常動作中に、スリープ復帰後にＪＴＡＧテストを行うか否かを予め設定しておく。

図４に示すように、画像処理装置１０１は、その未使用状態が所定時間経過しスリープ状態に移行する前に、スリープ復帰後にＪＴＡＧテストを行うように設定されているか否かを判断する（ステップＳ２０１）。ステップＳ２０１において、スリープ復帰後にＪＴＡＧテストを行うように設定されている場合、ＦＰＧＡ１０３をＪＴＡＧコントローラにコンフィギュレーションし（ステップＳ２０２）、スリープ状態に移行する（ステップＳ２０３）。一方、ステップＳ２０２において、スリープ復帰後にＪＴＡＧテストを行うように設定されていない場合、ＦＰＧＡ１０３をＪＴＡＧコントローラにコンフィギュレーションせずに、スリープ状態に移行する（ステップＳ２０３）。

図５に示すように、画像処理装置１０１におけるスリープ状態からスリープ復帰処理までに行われる処理手順は、ステップＳ１０１で所定スリープ復帰要因ではないと判定された場合とステップＳ１０５で未テストの集積回路がないと判定された場合に、ステップＳ３０１でＦＰＧＡ１０３を画像処理用集積回路として機能させるための回路に再コンフィギュレーションする以外は、第１実施形態と同様である。以上のように第２実施形態の画像処理装置１０１では、ＪＴＡＧコントローラのようなＪＴＡＧテスト専用のハードウェアを用いないので、装置の低価格化を図ることができる。

（３）第３実施形態
第３実施形態では、第２実施形態におけるＪＴＡＧコントローラとしてＪＴＡＧテスト実行機能に加えて、ＪＴＡＧテストの実行中に、インタフェース装置から送信された画像データが一時的に保持されるデータ保持機能をＦＰＧＡ１０３が有すること以外、第２実施形態と同様である。ＦＰＧＡ１０３のデータ保持機能は、ＪＴＡＧコントローラへのコンフィグレーションで、ＪＴＡＧコントローラ回路に加えて、データ保持回路に定義することにより実現される。データ保持回路は、ＦＰＧＡ１０３の内部メモリを使用した一時メモリである。

第３実施形態では、ＪＴＡＧテストを実行した結果、ステップＳ１０３でエラー発生ないと判定された場合、ＪＴＡＧテストの実行中にＦＰＧＡ１０３に保持された画像データは、スリープ復帰処理中あるいはその後に、画像入力処理用チップ１０７に送信され、第１実施形態同様な処理がなされる。また、ＦＰＧＡ１０３へのコンフィグレーションは、第２実施形態と同様に行われる。以上のように第３実施形態の画像処理装置１０１では、ＪＴＡＧテスト実行中にインタフェース装置から画像データが送信されたとき、そのデータを確実に保持することができる。

（４）第４実施形態
第４実施形態では、所定スリープ復帰要因が異なること以外は上記実施形態と同様である。所定スリープ復帰要因が所定時間の経過毎の場合、たとえばタイマを用いて１２時間毎に設定する。この場合、直前のＪＴＡＧテスト実行時から１２時間が経過したときには、ステップＳ１０１で所定スリープ復帰要因と判定され、ステップＳ１０２に進み、それ以外のスリープ復帰要因の発生時には、ステップＳ１０１で所定スリープ復帰要因以外と判定され、ステップＳ１０６に進む。

また、所定スリープ復帰要因が所定時刻の到達の場合、たとえばタイマを用いて０時に設定する。この場合、時刻が０時に到達したときには、ステップＳ１０１で所定スリープ復帰要因と判定され、ステップＳ１０２に進み、それ以外のスリープ復帰要因の発生時には、上記と同様である。

さらに、所定スリープ復帰要因が外部機器からの信号の受信の場合、通信頻度の高いインタフェースを通じた信号では、スリープ状態での経過時間が長くならないことから、所定スリープ復帰要因として設定する必要がない。したがって、通信頻度の低いインタフェース、たとえば無線ＬＡＮおよび移動体通信を通じた信号の受信を所定スリープ復帰要因として設定する。この場合、無線ＬＡＮおよび移動体通信を通じた信号の受信が行われたときには、ステップＳ１０１で所定スリープ復帰要因と判定され、ステップＳ１０２に進み、それ以外のスリープ復帰要因の発生時には、上記と同様である。

本発明は、スリープ状態を有する画像処理装置（たとえば複写機や、プリンタ、ＦＡＸ、および、それらの機能を有する複合機）に利用することができる。

本発明の第１実施形態に係る画像処理装置の概略構成を表すブロック図である。 本発明の第１実施形態に係る画像処理装置におけるスリープ状態からスリープ復帰処理までに行われる処理手順を表すフローチャートである。 本発明の第２実施形態に係る画像処理装置の概略構成を表すブロック図である。 本発明の第２実施形態に係る画像処理装置における通常動作中からスリープ状態への遷移を表すフローチャートである。 本発明の第２実施形態に係る画像処理装置におけるスリープ状態からスリープ復帰処理までに行われる処理手順を表すフローチャートである。

符号の説明

１０１…画像処理装置（画像処理装置）、１０２…ＪＴＡＧコントローラ（ＪＴＡＧテスト手段）、１０３…ＦＰＧＡ（ＪＴＡＧテスト手段）、１０５…ＲＯＭ（集積回路）、１０６…ＲＡＭ（集積回路）、１０７…画像入力処理用チップ（集積回路）、１０８…画像出力処理用チップ（集積回路）

Claims (13)

1. 動作状態とスリープ状態とを有するとともに、前記スリープ状態から前記動作状態へのスリープ復帰時にスリープ復帰処理を実行する画像処理装置において、
   集積回路と、
   ＪＴＡＧに準拠したＪＴＡＧテストを前記集積回路に実行するＪＴＡＧテスト手段とを備え、
   前記ＪＴＡＧテストは、前記スリープ復帰時における前記スリープ復帰処理の前に実行されることを特徴とする画像処理装置。
2. 前記ＪＴＡＧテスト手段は、所定スリープ復帰要因の発生時に前記ＪＴＡＧテストを実行することを特徴とする請求項１に記載の画像処理装置。
3. ＦＰＧＡ（field programmable gate array）を備え、
   前記ＦＰＧＡは、前記動作状態では所定処理を実行するための所定処理実行回路にコンフィギュレーションされ、前記所定スリープ復帰要因の発生後には前記ＪＴＡＧテスト手段として前記ＪＴＡＧテストを実行するためのＪＴＡＧコントローラ回路にコンフィギュレーションされていることを特徴とする請求項２に記載の画像処理装置。
4. 前記ＦＰＧＡの前記ＪＴＡＧコントローラ回路へのコンフィギュレーションは、前記動作状態から前記スリープ状態への移行の前になされることを特徴とする請求項３に記載の画像処理装置。
5. 前記所定スリープ復帰要因は、 外部機器からの信号の受信、所定ボタンの押下、タイマにより設定された所定時間の経過毎、および、タイマにより指定された所定時刻の到達のうちの少なくとも１つであることを特徴とする請求項２〜４のいずれかに記載の画像処理装置。
6. 前記ＪＴＡＧテスト手段は、前記所定スリープ復帰要因の発生時に、前記スリープ状態での経過時間がタイマによる設定時間以上の場合には前記ＪＴＡＧテストを実行し、前記スリープ状態での経過時間が前記タイマによる設定時間未満の場合には前記ＪＴＡＧテストを実行しないことを特徴とする請求項２〜５のいずれかに記載の画像処理装置。
7. 前記外部機器からの信号の受信は、パラレルポート、シリアルポート、イーサネット（登録商標）、ＵＳＢ、ＦＡＸ回線、無線ＬＡＮ、および、移動体通信のうちの少なくとも１つのインタフェースを通じてなされ、前記所定スリープ復帰要因は、前記インタフェースの種類に応じて設定されていることを特徴とする請求項５〜６のいずれかに記載の画像処理装置。
8. 前記集積回路は複数あり、
   前記ＪＴＡＧテストは、所定の集積回路に実行し、それ以外の集積回路には実行しないように設定されていることを特徴とする請求項１〜７のいずれかに記載の画像処理装置。
9. 前記動作状態から前記スリープ状態への移行の前に前記ＦＰＧＡの内部状態情報を保持する不揮発性記憶手段を備え、
   前記ＦＰＧＡは、前記スリープ復帰時に、前記不揮発性記憶手段に保持されていた前記内部状態情報に基づいて前記所定処理実行回路に再コンフィギュレーションされることを特徴とする請求項３〜８のいずれかに記載の画像処理装置。
10. 前記ＦＰＧＡは、前記ＪＴＡＧコントローラにコンフィギュレーションされているとき、外部機器から送信されるデータを保持するデータ保持機能を有することを特徴とする請求項３〜９のいずれかに記載の画像処理装置。
11. 前記ＦＰＧＡに設けられた内部メモリは、前記データ保持機能のために用いられることを特徴とする請求項１０に記載の画像処理装置。
12. 前記ＦＰＧＡに保持されたデータは、前記スリープ復帰処理後に所定処理がなされることを特徴とする請求項１０または１１に記載の画像処理装置。
13. 動作状態とスリープ状態とを有し、前記スリープ状態から前記動作状態へのスリープ復帰時にスリープ復帰処理を実行するとともに、集積回路とＪＴＡＧテスト手段とを備えた画像処理装置の動作方法において、
    前記ＪＴＡＧテスト手段は、前記スリープ復帰時における前記スリープ復帰処理の前に、ＪＴＡＧに準拠したＪＴＡＧテストを前記集積回路に実行することを特徴とする画像処理装置の動作方法。

Images