JP2010185677A - 電源電流の測定装置および測定方法 - Google Patents

Abstract

【課題】短時間で電源電流の測定を行うことが可能な電源電流測定装置および半導体装置を提供する。
【解決手段】電源電流の測定装置１０１は、インターフェース回路（Ｉ／Ｆ）２ａ〜２ｄと、内部バス３と、入出力端子４と、モード設定端子５と、電流計６ａ〜６ｄとを有する。複数の機能ブロック１ａ〜１ｄのそれぞれに対応してインターフェース回路２ａ〜２ｄを設け、ＬＳＩテスタから１つの入出力端子を介して全ての機能ブロック１ａ〜１ｄに電源電流を測定するためのテストパターンを設定できるようにした。そのため、ＬＳＩテスタと半導体装置との接続を変更することなく、全ての機能ブロック１ａ〜１ｄにテストパターンを設定でき、複数の機能ブロック１ａ〜１ｄの電源電流を短時間で測定できる。
【選択図】図１

Description

本発明は、複数の機能ブロックを有する半導体装置の電源電流を測定する電源電流の測定装置および測定方法に関する。

近年の半導体装置には、特定の機能を持つ複数の機能ブロックが搭載されているのが一般的である。機能ブロックの消費電力測定や、機能ブロックが正常に動作しているか否かの検査のために、各機能ブロックの電源電流を測定する必要がある。

電源電流を測定するために機能ブロックに供給されるテストパターンは機能ブロックによって異なる。そのため、機能ブロックの電源電流を測定するには、機能ブロック毎にＬＳＩテスタからテストパターンを供給しなければならない。

しかしながら、通常は、半導体装置の外部から信号を入力する専用の入力端子が各機能ブロック毎に設けられているので、テストパターンを供給する度に、ＬＳＩテスタと各機能ブロックの入力端子との接続を切替えなければならない。その結果、機能ブロック毎に電源電流の測定を行うこととなり、電源電流の測定に時間がかかってしまうという問題がある。

特許文献１には、全ての機能ブロックに共通の電源が供給されている場合に、効率よく電源電流を測定する手法が開示されている。しかしながら、近年機能ブロックが多様化しており、機能ブロックによって動作電圧が異なる等の理由により、別個の電源装置から各機能ブロックへ電源電圧が供給されることも多い。特許文献１に記載の手法は、このような多電源の機能ブロックを有する半導体装置における電源電流の測定を念頭に置いていない。

特開２００１−６０６５３号公報

本発明は、複数の機能ブロックを有する半導体装置の電源電流を短時間で測定可能な電源電流の測定装置および測定方法を提供するものである。

本発明の一態様によれば、テストパターンを入力する入出力端子と、それぞれが別個の電源線を介して供給される電源電圧で駆動される複数の機能ブロックと、前記入出力端子との間で、少なくとも前記テストパターンを送受する内部バスと、前記複数の機能ブロックのそれぞれに対応して設けられ、前記内部バス上の前記テストパターンを前記対応する機能ブロックに入力するか否かをモード設定信号に基づいて切替える入力制御回路と、を備えることを特徴とする電源電流の測定装置が提供される。

本発明によれば、複数の機能ブロックを有する半導体装置の電源電流の測定を短時間で行うことができる。

本発明の実施形態に係る電源電流の測定装置を内蔵する半導体装置の電源電流測定システムの概略構成を示す図。 インターフェース回路２ａの内部構成およびその周辺の概略構成を示す図。 本実施形態に係る電源電流の測定装置１０１およびＬＳＩテスタ８の処理動作を示すフローチャート。

以下、本発明に係る電源電流の測定装置および半導体装置の実施形態について、図面を参照しながら具体的に説明する。

図１は、本発明の実施形態に係る電源電流の測定装置１０１を内蔵する半導体装置１００の電源電流測定システムの概略構成を示す図である。図１の電源電流測定システムは、半導体装置１００と、電源装置７ａ〜７ｄと、ＬＳＩテスタ８とを備えている。また、半導体装置１００は、複数の機能ブロック（Intellectual Property：ＩＰ）１ａ〜１ｄと、これらの電源電流を測定する電源電流の測定装置１０１とを備えている。

電源電流の測定装置１０１は、インターフェース回路（Ｉ／Ｆ）２ａ〜２ｄと、内部バス３と、入出力端子４と、モード設定端子５と、電流計６ａ〜６ｄとを有する。

各機能ブロック１ａ〜１ｄは、単体で種々の機能を持っている。例えば、映像デコーダ／エンコーダや、ＵＳＢ（Universal Serial Bass）インターフェース等としての機能である。機能ブロック１ａ〜１ｄには、電源電流測定用の電流計６ａ〜６ｄがそれぞれ接続されている。また、機能ブロック１ａ〜１ｄには、別個の電源装置７ａ〜７ｄから電源電圧ＶＤＤａ〜ＶＤＤｄが供給されている。さらに、機能ブロック１ａ〜１ｄには共通の、または、別個の内部クロック（不図示）が供給されている。

インターフェース回路２ａ〜２ｄは、機能ブロック１ａ〜１ｄのそれぞれに対応して設けられている。インターフェース回路２ａ〜２ｄは、内部バス３と各機能ブロック１ａ〜１ｄとのインターフェースであり、詳細は後述する。

内部バス３は、入出力端子４とインターフェース回路２ａ〜２ｄとの間で、テストパターンを含む各種データを送受するために用いられる。テストパターンは、半導体装置１００とは別個に設けられるＬＳＩテスタ８で生成されて、入出力端子４に入力される。内部バス３は、機能ブロック１ａ〜１ｄの電源電流測定時にはテストパターンを伝送するために用いられるが、通常の動作時には、機能ブロック１ａ〜１ｄ同士や、入出力端子４とのデータ伝送に用いることもできる。そのため、本実施形態では、電源電流の測定のために専用の内部バス３を設ける必要はない。

ＬＳＩテスタ８は、共通の入出力端子４を介して、全ての機能ブロック１ａ〜１ｄに電源電流測定用のテストパターンを供給可能である。また、ＬＳＩテスタ８は、入出力端子４を介して機能ブロック１ａ〜１ｄが出力するデータを取得する。このデータには、各機能ブロックが動作中であるか、動作準備中であるか等、各機能ブロックの状態を示す情報が含まれている。取得したデータによりＬＳＩテスタ８は、機能ブロック１ａ〜１ｄが電源電流の測定が可能な状態であるか否か等を判断する。さらに、ＬＳＩテスタ８は、モード設定端子５を介してインターフェース回路２ａ〜２ｄにモード設定信号を入力し、インターフェース回路２ａ〜２ｄの動作状態を設定する。モード設定信号は、インターフェース回路２ａ〜２ｄのうち、どのインターフェース回路の動作状態を設定するのかを示す情報も含んでいる。つまり、モード設定信号はいずれか１つのインターフェース回路の動作状態を設定する。

本実施形態における半導体装置１００に内蔵される機能ブロックの種類や数等は、特に限定されるものではない。また、電源電圧ＶＤＤａ〜ＶＤＤｄは同一の電圧であってもよいし、異なる電圧であってもよい。さらに、ＬＳＩテスタ８は複数の装置から構成されていてもよい。また、モード設定信号は、図１に示すように、他のインターフェース回路を経由して各インターフェース回路２ａ〜２ｄへ入力されてもよいし、モード設定端子５から各インターフェース回路２ａ〜２ｄへ直接入力されていてもよい。

図２は、本実施形態の特徴の１つであるインターフェース回路２ａの内部構成およびその周辺の概略構成を示す図である。インターフェース回路２ａ〜２ｄの内部構成は同一であるため、図２ではインターフェース回路２ａの内部構成を代表して示している。インターフェース回路２ａは、テスト制御用レジスタ１１ａと、クロック停止回路１２ａと、入力制御回路１３ａと、データ保持回路１４ａと、出力制御回路１５ａとを有する。

テスト制御用レジスタ１１ａは、モード設定信号に基づいて、クロック停止回路１２ａを制御するクロック制御信号と、入力制御回路１３ａを制御する入力制御信号と、出力制御回路１５ａを制御する出力制御信号とを生成する。

クロック停止回路１２ａは、クロック制御信号に基づいて、機能ブロック１ａのクロック入力端子ＣＬＫｉｎに内部クロックを供給するか否かを制御する。クロック停止回路１２ａは、例えば、ＡＮＤ回路で構成される。この場合、クロック制御信号がロウであればクロック入力端子ＣＬＫｉｎへの内部クロックの供給が停止する。

入力制御回路１３ａは、入力制御信号に基づいて、内部バス３上のデータを機能ブロック１ａのデータ入力端子ＩＮ［ｎ：０］へ入力するか否かを切替える。出力制御回路１５ａは、出力制御信号に基づいて、機能ブロック１ａのデータ出力端子ＯＵＴ［ｎ：０］のデータを内部バス３へ出力するか否かを切替える。入力制御回路１３ａおよび出力制御回路１５ａは、例えば、ＣＭＯＳスイッチで構成される。

データ保持回路１４ａは、内部バス３から入力制御回路を介して入力されたデータを保持し、保持したデータを機能ブロック１ａに供給する。データ保持回路１４ａは、例えば、互いの出力がフィードバック入力される２つのインバータ２１ａ，２２ａをリング状に接続して保持動作を行う。

図２と同様の構成のインターフェース回路２ｂ〜２ｄが、機能ブロック１ｂ〜１ｄに対応して設けられている。このようにして、ＬＳＩテスタ８から入出力端子４を介して内部バス３に供給されたテストパターンは、モード設定信号に応じて、対応するインターフェース回路内のデータ保持回路１４ａに保持される。

ここで、上述の「データ」には、電源電流を測定するためのテストパターンの他、アドレス信号や各種制御信号等も含むものとする。

図３は、本実施形態に係る電源電流の測定装置１０１およびＬＳＩテスタ８の処理動作を示すフローチャートである。図３を用いて、電源電流の測定の手法を説明する。

まず、ＬＳＩテスタ８は機能ブロック１ａ〜１ｄのうちの１つ（機能ブロック１ａとする）を選択する。そして、ＬＳＩテスタ８は、選択した機能ブロック１ａに対してテストパターンの設定が可能となるように、モード設定信号を設定する。インターフェース回路２ａ内のテスト制御用レジスタ１１ａは、入力制御回路１３ａが内部バス３のデータを機能ブロック１ａのデータ入力端子ＩＮ［ｎ：０］に入力可能となるように、入力制御信号を設定する（ステップＳ１）。なお、このときインターフェース回路２ｂ〜２ｄ内のテスト制御用レジスタが、内部バス３のデータが機能ブロック１ｂ〜１ｄに入力可能となるように、入力制御信号を設定することはない。

次に、ＬＳＩテスタ８は、選択した機能ブロック１ａ用のテストパターンを入出力端子４から入力する（ステップＳ２）。このテストパターンは、入力制御回路１３ａから機能ブロック１ａのデータ入力端子［ｎ：０］へ入力される。そして、入力されたテストパターンはデータ保持回路１４ａによって保持される。よって、ＬＳＩテスタ８が一旦入力したテストパターンは機能ブロック１ａに入力され続けている。これにより、機能ブロック１ａは、電源電流が測定可能な状態に設定される。

このとき、機能ブロック１ｂ〜１ｄには、機能ブロック１ａ用のテストパターンは入力されない。上述のように、インターフェース回路２ｂ〜２ｄ内の入力制御信号は、内部バス３のデータが機能ブロック１ｂ〜１ｄに入力可能となるようには設定されていないためである。

その後、内部バス３のデータが機能ブロック１ａに入力されないように、ＬＳＩテスタ８はモード設定信号を設定する（ステップＳ３）。ステップＳ３の処理後も、データ保持回路１４ａは機能ブロック１ａ用のテストパターンを保持し続けている。そのため、機能ブロック１ａは、電源電流が測定可能な状態を保持できる。

さらに、機能ブロック１ａが動作を行わない状態、すなわち、待機状態での電源電流を測定する場合（ステップＳ４）、ＬＳＩテスタ８は、機能ブロック１ａへ内部クロックが供給されないように、モード設定信号を設定する。そして、機能ブロック１ａ内のテスト制御用レジスタ１１ａは、クロック停止回路１２がクロック入力端子ＣＬＫｉｎに対して内部クロックの供給を停止するように、クロック制御信号を設定する（ステップＳ５）。

以上のステップＳ１〜Ｓ５の処理を、他の機能ブロック１ｂ〜１ｄに対しても行う（ステップＳ６）。

電源電流を測定するためのテストパターンは、機能ブロック１ａ〜１ｄによって異なるため、複数の機能ブロックに対して同時にテストパターンを供給することはできない。しかしながら、本実施形態では、モード設定信号によって１つの機能ブロックを選択し、機能ブロックに応じたテストパターンを供給できる。しかも、一旦入力されたテストパターンは、データ保持回路１４ａによって保持される。そのため、ＬＳＩテスタ８と半導体装置１００との接続を変えることなく、１つの入出力端子４から全ての機能ブロック１ａ〜１ｄに対してテストパターンを設定できるので、電源電流の測定に要する時間を短縮できる。

その後、機能ブロック１ａ〜１ｄが電源電流の測定が可能な状態になるまで待機する（ステップＳ７）。機能ブロックによっては、テストパターンを設定してから電源電流の測定が可能な状態になるまでに時間を要することもあるためである。より具体的には、ＬＳＩテスタ８は、モード設定信号を切替えて機能ブロック１ａ〜１ｄの出力端子ＯＵＴ［ｎ：０］からの出力データを順繰りに取得する。この出力データには、各機能ブロックの状態を示す情報が含まれている。出力データに基づいて、全ての機能ブロック１ａ〜１ｄが電源電流の測定が可能な状態であるとＬＳＩテスタ８が判断するまで待機する。

なお、テストパターンを設定した後、すぐに機能ブロック１ａ〜１ｄが電源電流の測定が可能な状態になる場合は、ステップＳ７の待機は不要である。また、ステップＳ７を省略して、機能ブロック１ａ〜１ｄが確実に電源電流の測定が可能な状態になるまでの時間、待機してもよい。電源電流の測定が可能か否かを示す信号を出力しない機能ブロックがある場合にも有効な手法である。

全ての機能ブロック１ａ〜１ｄが電源電流の測定が可能な状態になった後、電流計６ａ〜６ｄが機能ブロック１ａ〜１ｄの電源電流を一括して測定する（ステップＳ８）。一括に測定するのは、短時間で電源電流を測定するためである。この測定結果に応じて、各機能ブロックの消費電力の算出や、機能ブロックが正常に動作しているか否かの判定ができる。

このように、本実施形態では、複数の機能ブロック１ａ〜１ｄのそれぞれに対応してインターフェース回路２ａ〜２ｄを設け、ＬＳＩテスタ８から共通の入出力端子４を介して全ての機能ブロック１ａ〜１ｄに電源電流を測定するためのテストパターンを設定できるようにした。そのため、ＬＳＩテスタ８と半導体装置１００との接続を変更することなく、全ての機能ブロック１ａ〜１ｄに対して、各機能ブロックに応じたテストパターンを設定でき、電源電流を短時間で測定できる。また、インターフェース回路２ａ〜２ｄ内のそれぞれにクロック停止回路１２ａを設けたため、動作状態での電源電流だけでなく、待機状態での電源電流を測定することもできる。さらに、ＬＳＩテスタ８は、機能ブロック１ａ〜１ｄで電源電流の測定が可能になったか否かを示す信号を機能ブロック１ａ〜１ｄから取得するため、機能ブロック１ａ〜１ｄが確実に電源電流の測定が可能になった状態で電源電流を測定でき、測定精度の向上図れる。

上述した実施形態では、機能ブロック１ａ〜１ｄのそれぞれが専用の電源装置７ａ〜７ｄから電源電圧の供給を受ける例を説明したが、一つの電源装置が電圧レベルの異なる複数の電源電圧を生成できる場合には、この電源装置で生成した複数の電源電圧のそれぞれを別個の電源線を介して機能ブロック１ａ〜１ｄに供給してもよい。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態には限定されるものではない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１ａ〜１ｄ 機能ブロック
３ 内部バス
４ 入出力端子
７ａ〜７ｄ 電源装置
１２ａ クロック停止回路
１３ａ 入力制御回路
１４ａ データ保持回路
１５ａ 出力制御回路
１００ 半導体装置
１０１ 電源電流の測定装置

Claims (5)

1. テストパターンを入力する入出力端子と、
   それぞれが別個の電源線を介して供給される電源電圧で駆動される複数の機能ブロックと、前記入出力端子との間で、少なくとも前記テストパターンを送受する内部バスと、
   前記複数の機能ブロックのそれぞれに対応して設けられ、前記内部バス上の前記テストパターンを前記対応する機能ブロックに入力するか否かをモード設定信号に基づいて切替える入力制御回路と、を備えることを特徴とする電源電流の測定装置。
2. 前記複数の機能ブロックのそれぞれに対応して設けられ、前記入力制御回路で切替えた後の前記テストパターンを、前記対応する機能ブロックに入力する前に保持するデータ保持回路を備えることを特徴とする請求項１に記載の測定装置。
3. 前記複数の機能ブロックのそれぞれに対応して設けられ、前記対応する機能ブロックを動作させる内部クロックを前記対応する機能ブロックに供給するか否かを、前記モード設定信号に基づいて切替えるクロック停止回路を備えることを特徴とする請求項１または２に記載の測定装置。
4. 前記複数の機能ブロックのそれぞれに対応して設けられ、前記対応する機能ブロックが電源電流の測定が可能な状態であるか否かを示す信号を前記内部バスに供給するか否かを、前記モード設定信号に基づいて切替える出力制御回路を備えることを特徴とする請求項１乃至３のいずれかに記載の測定装置。
5. テストパターンを入力する入出力端子と、
   それぞれが別個の電源線を介して供給される電源電圧で駆動される複数の機能ブロックと、前記入出力端子との間で、少なくとも前記テストパターンを送受する内部バスと、
   前記複数の機能ブロックのそれぞれに対応して設けられ、前記内部バス上の前記テストパターンを前記対応する機能ブロックに入力するか否かをモード設定信号に基づいて切替える入力制御回路と、を備える電源電流の測定装置を用いた電源電流測定方法であって、
   前記モード設定信号を切替えて、前記複数の機能ブロックのそれぞれに前記内部バスと前記入力制御回路とを介して前記テストパターンを入力し、
   前記複数の機能ブロックのそれぞれが電源電流の測定が可能な状態であるか否かを示す信号に基づいて、前記複数の機能ブロックのすべてが電源電流の測定が可能な状態になったか否かを判定し、
   前記複数の機能ブロックのすべてが電源電流の測定が可能な状態になったと判定された後に、前記複数の機能ブロックの電源電流を同時に測定することを特徴とする電源電流の測定方法。

Images