JP2017016601A - ウォッチドッグタイマの動作確認方式 - Google Patents

ウォッチドッグタイマの動作確認方式 Download PDF

Info

Publication number
JP2017016601A
JP2017016601A JP2015135751A JP2015135751A JP2017016601A JP 2017016601 A JP2017016601 A JP 2017016601A JP 2015135751 A JP2015135751 A JP 2015135751A JP 2015135751 A JP2015135751 A JP 2015135751A JP 2017016601 A JP2017016601 A JP 2017016601A
Authority
JP
Japan
Prior art keywords
watchdog timer
signal
confirmation
microcomputer
processing means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015135751A
Other languages
English (en)
Other versions
JP6485834B2 (ja
Inventor
広樹 岡田
Hiroki Okada
広樹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP2015135751A priority Critical patent/JP6485834B2/ja
Publication of JP2017016601A publication Critical patent/JP2017016601A/ja
Application granted granted Critical
Publication of JP6485834B2 publication Critical patent/JP6485834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】自動診断が可能であって、診断に要する時間を短縮することができるウォッチドッグタイマの動作確認方式を提供する。【解決手段】一定周期でリセット信号を出力するウォッチドッグタイマ200と、ウォッチドッグタイマ200による監視対象となるマイクロコンピュータ100と、ウォッチドッグタイマ200からリセット信号が最初の所定回数出力されたときに、ウォッチドッグタイマ200が正常動作していることを示す割込信号を生成し、それ以後にリセット信号が出力されたときに、マイクロコンピュータ100に対して再起動を指示するリセット信号を生成する割込信号生成回路210とが備わっている。【選択図】図1

Description

本発明は、ウォッチドッグタイマが正常に動作していることを確認するウォッチドッグタイマの動作確認方式に関する。
従来から、表示用のダイナミックスキャン信号をウォッチドッグタイマのタイマ入力信号として用い、このタイマ入力信号の通過部分に自己診断スイッチを設けてこのタイマ入力信号の入力を手動操作により一時的に停止したり、プログラムにしたがってこのタイマ入力信号の入力を一時的に停止することにより、ウォッチドッグタイマからマイクロコンピュータのリセット端子に所定の信号を入力することで、ウォッチドッグタイマの機能診断を行うようにした自己診断装置が知られている(例えば、特許文献1参照。)。
特開平5−216711号公報
ところで、上述した特許文献1に開示された自己診断装置では、手動により、あるいは、所定のプログラムを実行することによりウォッチドッグタイマの機能診断を行っているが、いずれの場合も、正常にウォッチドッグタイマからマイクロコンピュータのリセット端子に向けて所定の信号が出力された時点でマイクロコンピュータがリセットされてしまうため、ウォッチドッグタイマが正常に動作しているか否かを自動診断することができないという問題があった。例えば、所定のプログラムを実行して強制的にウォッチドッグタイマからマイクロコンピュータのリセット端子に所定の信号を入力すると、その時点でマイクロコンピュータの動作がリセットされるため、特許文献1の図3に示されたような一定時間経過後にウォッチドッグタイマが不要であるか否かの判定動作を継続することができず、少なくとも「正常表示」を行うことはできない。
また、特許文献1に開示された自己診断装置では、ウォッチドッグタイマが正常動作する場合にはマイクロコンピュータがリセットされるため、その後、マイクロコンピュータが再起動後の正常動作を開始するまで時間がかかることになり、機能診断に時間がかかるという問題があった。
本発明は、このような点に鑑みて創作されたものであり、その目的は、ウォッチドッグタイマの自動診断が可能であって、診断に要する時間を短縮することができるウォッチドッグタイマの動作確認方式を提供することにある。
上述した課題を解決するために、本発明のウォッチドッグタイマの動作確認方式は、一定周期で第1の信号を出力するウォッチドッグタイマと、ウォッチドッグタイマによる監視対象となる処理手段と、ウォッチドッグタイマから第1の信号が最初の所定回数出力されたときに、ウォッチドッグタイマが正常動作していることを示す第2の信号を生成し、それ以後に第1の信号が出力されたときに、処理手段に対して再起動を指示する第3の信号を生成する動作確認信号生成手段とを備えている。
ウォッチドッグタイマから第1の信号が出力された時点で直ちに処理手段を再起動するのではなく、ウォッチドッグタイマが正常動作していることを示す第2の信号をこの第1の信号に基づいて生成しているため、この第2の信号を用いたウォッチドッグタイマの自動診断を行うことが可能となる。また、処理手段の再起動が行われないため、再起動後に正常動作を開始するまでまつ必要がなく、診断やその後の動作再開に要する時間を短縮することができる。
また、上述した動作確認信号生成手段から出力される第2の信号の有無に応じてウォッチドッグタイマの動作確認結果を通知する通知手段をさらに備えることが望ましい。これにより、ウォッチドッグタイマを自動診断した結果を利用者に知らせることが可能となる。
また、上述した処理手段は、通常動作時には一定周期よりも短い周期でウォッチドッグタイマの動作を初期化し、ウォッチドッグタイマの動作確認時にはこの初期化動作を停止する確認実行手段を有することが望ましい。具体的には、上述したウォッチドッグタイマの動作確認は、処理手段に対する電源投入に伴う動作開始時に行われることが望ましい。あるいは、上述したウォッチドッグタイマの動作確認は、処理手段がスタンバイ状態から復帰する際に行われることが望ましい。あるいは、上述したウォッチドッグタイマの動作確認は、利用者によって指示されたタイミングで行われることが望ましい。これにより、自動診断を行いたい任意のタイミングでウォッチドッグタイマの動作確認を行うことができる。
また、上述した処理手段は、動作確認信号生成手段から第2の信号が入力されたときにウォッチドッグタイマが正常動作している旨の判定を行う確認結果判定手段を有することが望ましい。これにより、処理手段を再起動することなくウォッチドッグタイマの診断を行うことができる。
また、上述した処理手段は、マイクロコンピュータであり、マイクロコンピュータは、第2の信号が入力されたときに割り込みを発生させる割込み端子と、第3の信号が入力されたときに動作をリセットするリセット端子とを有することが望ましい。これにより、ウォッチドッグタイマが正常動作した際に生成される第2の信号がマイクロコンピュータの割込み端子に入力されるため、マイクロコンピュータにおいてはこの割り込みの有無に応じてウォッチドッグタイマの自動診断を実施することが可能となる。
また、上述したウォッチドッグタイマから第1の信号が出力される最初の所定回数は1回であることが望ましい。これにより、最小限の時間でウォッチドッグタイマの診断を行うことができる。
また、上述した動作確認信号生成手段は、ウォッチドッグタイマと処理手段の間に挿入されることが望ましい。これにより、動作確認信号生成手段を追加するだけでウォッチドッグタイマの動作確認を行うことができ、従来から用いられているウォッチドッグタイマや処理手段をそのまま使用することが可能となる。
また、上述したウォッチドッグタイマおよび動作確認信号生成手段は、処理手段に内蔵されていることが望ましい。これにより、ウォッチドッグタイマが内蔵されたマイクロコンピュータ等の処理手段を用いる場合であっても本発明を適用することが可能となる。
一実施形態の電子機器の構成を示す図である。 割込信号生成回路の構成を示す図である。 割込信号生成回路に入出力される信号のタイミング図である。 ウォッチドッグタイマの動作確認を行う動作手順を示す流れ図である。 図4に示す動作確認を行うマイクロコンピュータの機能ブロックを示す図である。 ウォッチドッグタイマと割込信号生成回路をマイクロコンピュータに内蔵した変形例を示す図である。
以下、本発明を適用した一実施形態の電子機器について、図面を参照しながら説明する。
図1は、一実施形態の電子機器の構成を示す図である。図1に示すように、本実施形態の電子機器は、マイクロコンピュータ100、ウォッチドッグタイマ(WDT)200、割込信号生成回路210を備えている。
マイクロコンピュータ100は、動作クロック信号に同期して動作し、所定のプログラムを実行することにより各種の動作を行う。このマイクロコンピュータ100には、リセット信号が入力されるリセット端子R、割込信号が入力される割込端子INT、ウォッチドッグタイマ200に向けて動作を初期化するクリア信号を出力する出力端子Oが少なくとも備わっている。なお、出力端子Oは、クリア信号出力用に設ける場合の他、他のアドレス指定を行うアドレス端子やデータの入出力を行うI/O端子の一部を流用するようにしてもよい。本実施形態では、このマイクロコンピュータ100がウォッチドッグタイマ200による監視対象となっている。
ウォッチドッグタイマ200は、例えばカウンタによって構成されており、マイクロコンピュータ100からクリア信号が入力された時点でカウント値が初期化された後にカウント動作を行い、一定時間経過後にカウント値が所定値に達したときにリセット信号(第1の信号)を出力する。このカウント動作(リセット信号の出力動作)は、所定値に達する前にクリア信号が入力されて初期化されない限り、一定時間周期で繰り返される。マイクロコンピュータ100の通常動作時には、この一定周期よりも短い間隔で繰り返しクリア信号が出力されてウォッチドッグタイマ200のカウント動作が初期化される。
割込信号生成回路210は、ウォッチドッグタイマ200からリセット信号が最初の所定回数(例えば1回)出力されたときに、ウォッチドッグタイマ210が正常動作していることを示す割込信号(第2の信号)を生成して出力し、それ以後にウォッチドッグタイマ200からリセット信号が出力されたときに、マイクロコンピュータ200に対して再起動を指示するリセット信号(第3の信号)を生成する。
図2は、割込信号生成回路210の構成を示す図である。図2に示すように、割込信号生成回路210は、Dフリップフロップ212とナンド回路214とを含んで構成されている。なお、図2に示す割込信号生成回路210は一例であって、同様の信号生成を行う構成であれば各種の変形が可能である。
図3は、割込信号生成回路210に入出力される信号のタイミング図である。図3において、「電源」は電源の投入状態を示しており、電源が投入された状態がハイレベルで示されている。また、「WDT」はウォッチドッグタイマ200の出力端子の電圧レベルを示しており、ハイレベルからローレベルに変化させることでリセット信号が出力される。「D−FF」はDフリップフロップ212の出力端子Qの電圧レベルを示している。「INT」は割込信号生成回路210からマイクロコンピュータ100の割込端子INTに入力される割込信号を、「NAND」はナンド回路214から出力されてマイクロコンピュータ100のリセット端子Rに入力されるリセット信号を示している。
マイクロコンピュータ100、ウォッチドッグタイマ200、割込信号生成回路210のそれぞれは、電源投入に伴って動作を開始する。
クリア信号が入力されないウォッチドッグタイマ200からは、動作開始後、一定時間T毎にリセット信号が出力される。ウォッチドッグタイマ200から出力されて割込信号生成回路210に入力されるリセット信号は、そのまま割込信号としてマイクロコンピュータ100の割込端子INTに入力されるとともに、Dフリップフロップ210のクロック端子に入力される。Dフリップフロップ210は、ウォッチドッグタイマ200から最初にリセット信号が入力されてその後ウォッチドッグタイマ210の出力がローレベルからハイレベルに変化するタイミングに合わせて、D端子から“1”を取り込み、それ以後出力端子Qをハイレベルに維持する。このようにしてウォッチドッグタイマ200から最初のリセット信号が出力されてから遅れてDフリップフロップ212の出力端子Dがハイレベルに変化するため、ナンド回路214は、この最初のリセット信号が入力されたときにこのリセット信号をマスクし、2回目以降のリセット信号が入力されときにこれらのリセット信号をそのまま出力する。
本実施形態の電子機器はこのような構成を有しており、次にウォッチドッグタイマ200の動作確認(診断)を行う動作について説明する。
図4は、ウォッチドッグタイマ200の動作確認を行う動作手順を示す流れ図である。この動作確認は、電源投入時に毎回実施される。また、図5は図4に示す動作確認を行うマイクロコンピュータ100の機能ブロックを示す図である。図5に示すように、マイクロコンピュータ100は、クリア信号生成部102、確認実行処理部104、確認結果判定部106、通知部108を備えている。
クリア信号生成部102は、ウォッチドッグタイマ200に向けて動作を初期化するクリア信号を生成する。このクリア信号を生成する構成は、従来から用いられているものをそのまま用いることができる。確認実行処理部104は、ウォッチドッグタイマ200の動作確認時以外の通常動作時に、クリア信号生成部102から入力されるクリア信号をそのままウォッチドッグタイマ200に向けて出力するとともに、動作確認時にこのクリア信号の出力をマスク(停止)する。確認結果判定部106は、ウォッチドッグタイマ200の動作確認時に、割込信号生成回路210から割込端子INTに入力される割込信号の有無を監視することにより、確認結果(ウォッチドッグタイマ200の診断結果)を判定する。通知部108は、ウォッチドッグタイマ200の動作確認結果を利用者に通知したり、マイクロコンピュータ100の外部に設けられた他の処理部(図示せず)に通知する。
上述したマイクロコンピュータ100が処理手段に、割込信号生成回路210が動作確認信号生成手段に、通知部108が通知手段に、確認実行処理部104が確認実行手段に、確認結果判定部106が確認結果判定手段にそれぞれ対応する。
電源が投入されてマイクロコンピュータ100、ウォッチドッグタイマ200、割込信号生成回路210のそれぞれが動作を開始すると、確認実行処理部104は、クリア信号生成部102から出力されるクリア信号をマスクし、マイクロコンピュータ100からウォッチドッグタイマ200に向けたクリア信号の出力を停止する(ステップ100)。
次に、確認結果判定部106は、割込端子INTに割込信号生成回路210から割込信号が入力されたか否かを判定する(ステップ102)。割込信号が入力された場合、すなわち、ウォッチドッグタイマ200からリセット信号が出力された場合には肯定判断が行われ、通知部108は、ウォッチドッグタイマ200に異常がないことを通知する(ステップ104)。
また、マイクロコンピュータ100の割込端子INTに割込信号が入力されない場合にはステップ102の判定において否定判断が行われる。次に、確認結果判定部106は、一定時間T1が経過したか否かを判定する(ステップ106)。この一定時間T1は、ウォッチドッグタイマ200が初期化されてからリセット信号を出力するまでの一定時間Tと同じでもよいが、この時間Tよりも長い時間を設定してもよい。時間T1が経過していない場合には否定判断が行われ、ステップ102に戻って割込信号の有無判定が繰り返される。
また、一定時間T1が経過した場合にはステップ106の判定において肯定判断が行われる。一定時間T1が経過した場合とは、クリア信号が入力されない状態が時間T継続したにもかかわらず、ウォッチドッグタイマ200からリセット信号が出力されないということであり、通知部108は、ウォッチドッグタイマ200に異常があることを通知する(ステップ108)。
通知部108による通知(ステップ104、108)が行われた後、確認実行処理部104は、クリア信号生成部102から出力されるクリア信号のマスクを解除し、マイクロコンピュータ100からウォッチドッグタイマ200に向けたクリア信号の出力を再開する(ステップ110)。その後、マイクロコンピュータ100による通常動作に移行する(ステップ112)。
このように、本実施形態の電子機器では、ウォッチドッグタイマ200からリセット信号(第1の信号)が出力された時点で直ちにマイクロコンピュータ100を再起動するのではなく、ウォッチドッグタイマ200が正常動作していることを示す割込信号(第2の信号)をこのリセット信号に基づいて生成しているため、この割込信号を用いたウォッチドッグタイマ200の自動診断を行うことが可能となる。また、マイクロコンピュータ100の再起動が行われないため、再起動後に正常動作を開始するまでまつ必要がなく、診断やその後の動作再開に要する時間を短縮することができる。
また、割込信号の有無に応じてウォッチドッグタイマ200の動作確認結果を通知する通知部108を備えているため、ウォッチドッグタイマ200を自動診断した結果を利用者に知らせることが可能となる。
また、マイクロコンピュータ100には、通常動作時には一定周期よりも短い周期でウォッチドッグタイマ200の動作を初期化し、ウォッチドッグタイマ200の動作確認時にはこの初期化動作を停止する確認実行処理部104が備わっている。具体的には、例えばウォッチドッグタイマ200の動作確認は、マイクロコンピュータ100に対する電源投入に伴う動作開始時に行われる。電源投入時に毎回ウォッチドッグタイマ200の診断を行うことができ、ウォッチドッグタイマ200の初期不良だけでなく、使用途中での故障を速やかに発見することが可能となる。
また、マイクロコンピュータ100には、割込信号生成回路210から割込信号が入力されたときにウォッチドッグタイマ200が正常動作している旨の判定を行う確認結果判定部106が備わっている。これにより、マイクロコンピュータ100を再起動することなくウォッチドッグタイマ200の診断を行うことができる。
また、ウォッチドッグタイマ200からリセット信号が1回出力されたときに割込信号をマイクロコンピュータ100の割込端子INTに入力しているため、複数回のリセット信号の入力に対応して割込信号を生成する場合に比べて、最小限の時間でウォッチドッグタイマ200の診断を行うことができる。
また、ウォッチドッグタイマ200とマイクロコンピュータ100の間に割込信号生成回路210が挿入されているため、割込信号生成回路210を追加するだけでウォッチドッグタイマ200の動作確認を行うことができ、従来から用いられているウォッチドッグタイマ200やマイクロコンピュータ100をそのまま使用することが可能となる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、ウォッチドッグタイマ200からリセット信号が1回出力されたときに割込信号をマイクロコンピュータ100の割込端子INTに入力しているが、ウォッチドッグタイマ200からリセット信号が最初の複数回出力されたときに、ウォッチドッグタイマ210が正常動作していることを示す割込信号(第2の信号)を割込信号生成回路210によって生成して出力するようにしてもよい。この場合には、複数回のリセット信号のそれぞれに対応して複数回割込信号を出力するようにしてもよいし、複数回のリセット信号の中の最後のリセット信号の出力に合わせて1回だけ割込信号を生成するようにしてもよい。
また、上述した実施形態では、電源投入直後にウォッチドッグタイマ200の動作確認を行うようにしたが、マイクロコンピュータ200がスタンバイ状態から復帰する際や、利用者によって確認動作の実行が指示されたときなどに、ウォッチドッグタイマ200の動作確認を行うようにしてもよい。利用者による確認動作の実行指示は、キーボードやテンキーあるいはその他の操作スイッチなど(いずれも図示せず)を利用者が操作することにより行うことができ、その操作内容がマイクロコンピュータ100内の確認実行処理部104に送られる。確認実行処理部104は、この操作内容が入力されたときに、図4に示す動作手順を開始する。このように、電源投入直後だけでなく、スタンバイ状態からの復帰時や利用者による確認動作の実行指示がなされたときに、ウォッチドッグタイマ20の動作確認を行うことにより、ウォッチドッグタイマ200の自動診断を行いたい任意のタイミングで動作確認を行うことが可能となる。
また、上述した実施形態では、マイクロコンピュータ100とは別にウォッチドッグタイマ200と割込信号生成回路210を設けたが、図6に示すように、これらはマイクロコンピュータ100に内蔵するようにしてもよい。これにより、ウォッチドッグタイマ200が内蔵されたマイクロコンピュータ100を用いる場合であっても本発明を適用することが可能となる。
また、上述した実施形態では、マイクロコンピュータ100がウォッチドッグタイマ200による監視対象となっている場合について説明したが、マイクロコンピュータ100以外の処理手段、例えばクロック信号に同期してプログラムを実行するDSPやその他のプロセッサを監視対象とする場合についても本発明を適用することができる。
上述したように、本発明によれば、ウォッチドッグタイマから第1の信号が出力された時点で直ちに処理手段を再起動するのではなく、ウォッチドッグタイマが正常動作していることを示す第2の信号をこの第1の信号に基づいて生成しているため、この第2の信号を用いたウォッチドッグタイマの自動診断を行うことが可能となる。また、処理手段の再起動が行われないため、再起動後に正常動作を開始するまでまつ必要がなく、診断やその後の動作再開に要する時間を短縮することができる。
100 マイクロコンピュータ
102 クリア信号生成部
104 確認実行処理部
106 確認結果判定部
108 通知部
200 ウォッチドッグタイマ
210 割込信号生成回路
212 Dフリップフロップ
214 ナンド回路

Claims (11)

  1. 一定周期で第1の信号を出力するウォッチドッグタイマと、
    前記ウォッチドッグタイマによる監視対象となる処理手段と、
    前記ウォッチドッグタイマから前記第1の信号が最初の所定回数出力されたときに、前記ウォッチドッグタイマが正常動作していることを示す第2の信号を生成し、それ以後に前記第1の信号が出力されたときに、前記処理手段に対して再起動を指示する第3の信号を生成する動作確認信号生成手段と、
    を備えることを特徴とするウォッチドッグタイマの動作確認方式。
  2. 請求項1において、
    前記動作確認信号生成手段から出力される前記第2の信号の有無に応じて前記ウォッチドッグタイマの動作確認結果を通知する通知手段をさらに備えることを特徴とするウォッチドッグタイマの動作確認方式。
  3. 請求項1または2において、
    前記処理手段は、通常動作時には前記一定周期よりも短い周期で前記ウォッチドッグタイマの動作を初期化し、前記ウォッチドッグタイマの動作確認時にはこの初期化動作を停止する確認実行手段を有することを特徴とするウォッチドッグタイマの動作確認方式。
  4. 請求項1〜3のいずれか一項において、
    前記処理手段は、前記動作確認信号生成手段から前記第2の信号が入力されたときに前記ウォッチドッグタイマが正常動作している旨の判定を行う確認結果判定手段を有することを特徴とするウォッチドッグタイマの動作確認方式。
  5. 請求項1〜4のいずれか一項において、
    前記処理手段は、マイクロコンピュータであり、
    前記マイクロコンピュータは、前記第2の信号が入力されたときに割り込みを発生させる割込み端子と、前記第3の信号が入力されたときに動作をリセットするリセット端子とを有することを特徴とするウォッチドッグタイマの動作確認方式。
  6. 請求項1〜5のいずれか一項において、
    前記ウォッチドッグタイマから前記第1の信号が出力される前記最初の所定回数は1回であることを特徴とするウォッチドッグタイマの動作確認方式。
  7. 請求項3において、
    前記ウォッチドッグタイマの動作確認は、前記処理手段に対する電源投入に伴う動作開始時に行われることを特徴とするウォッチドッグタイマの動作確認方式。
  8. 請求項3において、
    前記ウォッチドッグタイマの動作確認は、前記処理手段がスタンバイ状態から復帰する際に行われることを特徴とするウォッチドッグタイマの動作確認方式。
  9. 請求項3において、
    前記ウォッチドッグタイマの動作確認は、利用者によって指示されたタイミングで行われることを特徴とするウォッチドッグタイマの動作確認方式。
  10. 請求項1〜9のいずれか一項において、
    前記動作確認信号生成手段は、前記ウォッチドッグタイマと前記処理手段の間に挿入されることを特徴とするウォッチドッグタイマの動作確認方式。
  11. 請求項1〜9のいずれか一項において、
    前記ウォッチドッグタイマおよび前記動作確認信号生成手段は、前記処理手段に内蔵されていることを特徴とするウォッチドッグタイマの動作確認方式。
JP2015135751A 2015-07-07 2015-07-07 ウォッチドッグタイマの動作確認方式 Active JP6485834B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015135751A JP6485834B2 (ja) 2015-07-07 2015-07-07 ウォッチドッグタイマの動作確認方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015135751A JP6485834B2 (ja) 2015-07-07 2015-07-07 ウォッチドッグタイマの動作確認方式

Publications (2)

Publication Number Publication Date
JP2017016601A true JP2017016601A (ja) 2017-01-19
JP6485834B2 JP6485834B2 (ja) 2019-03-20

Family

ID=57830825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015135751A Active JP6485834B2 (ja) 2015-07-07 2015-07-07 ウォッチドッグタイマの動作確認方式

Country Status (1)

Country Link
JP (1) JP6485834B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272038A (ja) * 1985-09-25 1987-04-02 Toshiba Corp プログラム暴走検出装置の試験方法
JPH05216711A (ja) * 1991-06-10 1993-08-27 Mitsubishi Electric Corp 自己診断装置
JPH0681039U (ja) * 1993-04-28 1994-11-15 日本電気ホームエレクトロニクス株式会社 ウォッチドック回路の診断装置
JPH09311797A (ja) * 1996-05-23 1997-12-02 Toyota Motor Corp ウォッチドッグカウンタ回路の異常検出装置および電子回路の異常検出装置
JP2000104622A (ja) * 1998-09-25 2000-04-11 Hitachi Ltd 電子制御装置
JP2008015680A (ja) * 2006-07-04 2008-01-24 Fuji Xerox Co Ltd 画像処理装置およびその動作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272038A (ja) * 1985-09-25 1987-04-02 Toshiba Corp プログラム暴走検出装置の試験方法
JPH05216711A (ja) * 1991-06-10 1993-08-27 Mitsubishi Electric Corp 自己診断装置
JPH0681039U (ja) * 1993-04-28 1994-11-15 日本電気ホームエレクトロニクス株式会社 ウォッチドック回路の診断装置
JPH09311797A (ja) * 1996-05-23 1997-12-02 Toyota Motor Corp ウォッチドッグカウンタ回路の異常検出装置および電子回路の異常検出装置
JP2000104622A (ja) * 1998-09-25 2000-04-11 Hitachi Ltd 電子制御装置
JP2008015680A (ja) * 2006-07-04 2008-01-24 Fuji Xerox Co Ltd 画像処理装置およびその動作方法

Also Published As

Publication number Publication date
JP6485834B2 (ja) 2019-03-20

Similar Documents

Publication Publication Date Title
CN105446851B (zh) 一种处理器监控方法和系统、用于监控处理器的mcu
JP2008225858A (ja) Biosストール障害時の復旧装置、その方法及びそのプログラム
JP2007241832A (ja) コンピュータシステム、起動監視方法および起動監視プログラム
JP2016207002A (ja) 駆動制御装置
KR890004404B1 (ko) 마이크로컴퓨터
JP4393954B2 (ja) マイクロコンピュータ
US7428660B2 (en) Starting control method, duplex platform system, and information processor
JP2007323631A (ja) Cpu暴走判定回路
JP6485834B2 (ja) ウォッチドッグタイマの動作確認方式
JP2008225807A (ja) 制御装置およびそのプログラム暴走監視方法
JP4534995B2 (ja) ディジタル形保護継電装置のリスタート方式
JP2009053752A (ja) ウォッチドッグ処理方法および異常検出回路
JP6032391B2 (ja) 安全制御装置
JP2008287643A (ja) 電子コントロールユニットの監視装置
JP2007226527A (ja) 制御装置及びウォッチドッグタイマ
JP2008267999A (ja) 制御中に自己診断できるプログラム可能な制御装置
JP6232877B2 (ja) 情報処理装置、情報処理方法及びプログラム
JP2018032230A (ja) Cpuの異常検出回路
TWI421701B (zh) 計算機系統
JP2017174079A (ja) Cpuスタンバイ復帰構造および復帰方法
JP2018005490A (ja) 電子制御装置
JP2000010954A5 (ja) ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法
JP2007004364A (ja) デバッグシステム、デバッグ方法およびプログラム
JP2012069063A (ja) P−run信号出力装置、組込制御装置
JP2011008493A (ja) ウォッチドッグタイマーによるシステム異常検出方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190213

R150 Certificate of patent or registration of utility model

Ref document number: 6485834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150