JP2874381B2 - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JP2874381B2 JP2874381B2 JP3097064A JP9706491A JP2874381B2 JP 2874381 B2 JP2874381 B2 JP 2874381B2 JP 3097064 A JP3097064 A JP 3097064A JP 9706491 A JP9706491 A JP 9706491A JP 2874381 B2 JP2874381 B2 JP 2874381B2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- circuit
- voltage
- unit
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、記憶保持のために電池
を内蔵したＩＣメモリカードに関するものである。
を内蔵したＩＣメモリカードに関するものである。
【０００２】
【従来の技術】近年、ＩＣメモリカードは、ＲＡＭ、Ｒ
ＯＭなどのメモリＬＳＩを内蔵した携帯型情報記憶装置
として、多方面で利用されている。用途の拡大に伴い、
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が要望されるようになってきた。このような大容量のＩ
Ｃメモリカードにおいては、多数個のメモリＬＳＩを、
一定面積のプリント基板に実装しなければならない。
ＯＭなどのメモリＬＳＩを内蔵した携帯型情報記憶装置
として、多方面で利用されている。用途の拡大に伴い、
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が要望されるようになってきた。このような大容量のＩ
Ｃメモリカードにおいては、多数個のメモリＬＳＩを、
一定面積のプリント基板に実装しなければならない。
【０００３】ところで、揮発性メモリを内蔵したＲＡＭ
カードでは、記憶保持のために電池でバックアップする
必要がある。バックアップ電流はメモリ容量に比例して
増大し、ＩＣメモリカードカードの大容量化にともな
い、バックアップ寿命は短くなる一方であった。
カードでは、記憶保持のために電池でバックアップする
必要がある。バックアップ電流はメモリ容量に比例して
増大し、ＩＣメモリカードカードの大容量化にともな
い、バックアップ寿命は短くなる一方であった。
【０００４】そのため、電池交換式や充電式のＲＡＭカ
ードが提案されてきた。以下図面を参照しながら、従来
のＩＣメモリカードについて説明する。
ードが提案されてきた。以下図面を参照しながら、従来
のＩＣメモリカードについて説明する。
【０００５】図７は従来の充電式ＩＣメモリカードを示
すブロック図である。図７において、５１は接続部であ
り、外部機器（図示しない）からの電源供給、信号の授
受を行う。５２はメモリ部であり、接続部５１を介して
データの読出し書込みをする揮発性メモリ、例えばスタ
ティックＲＡＭダイナミックＲＡＭで少なくとも１つ以
上からなる。５３は２次電池であり、接続部５１を介し
て上記外部機器から電源が供給されていない時にメモリ
部５２の記憶内容を保持するバックアップ電源である。
５４は電源制御部であり、メモリ部５２の記憶内容を破
壊することなくメモリ部５２への電源供給を上記外部機
器から電池５３に切換え制御するとともに、接続部５１
を介して上記外部機器から電源が供給されている時に電
池５３を充電する。５５は制御部であり、接続部５１を
介して上記外部機器からの信号により上記メモリ部を制
御する。
すブロック図である。図７において、５１は接続部であ
り、外部機器（図示しない）からの電源供給、信号の授
受を行う。５２はメモリ部であり、接続部５１を介して
データの読出し書込みをする揮発性メモリ、例えばスタ
ティックＲＡＭダイナミックＲＡＭで少なくとも１つ以
上からなる。５３は２次電池であり、接続部５１を介し
て上記外部機器から電源が供給されていない時にメモリ
部５２の記憶内容を保持するバックアップ電源である。
５４は電源制御部であり、メモリ部５２の記憶内容を破
壊することなくメモリ部５２への電源供給を上記外部機
器から電池５３に切換え制御するとともに、接続部５１
を介して上記外部機器から電源が供給されている時に電
池５３を充電する。５５は制御部であり、接続部５１を
介して上記外部機器からの信号により上記メモリ部を制
御する。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、２次電池で記憶内容を保持しているため、
１次電池によるバックアップと比較すると電池交換は不
要になったものの充電する必要があり、充電時期をあら
かじめ知る必要がある。また、充電忘れによる記憶内容
の破壊を容易に確認できないという課題を有していた。
の構成では、２次電池で記憶内容を保持しているため、
１次電池によるバックアップと比較すると電池交換は不
要になったものの充電する必要があり、充電時期をあら
かじめ知る必要がある。また、充電忘れによる記憶内容
の破壊を容易に確認できないという課題を有していた。
【０００７】本発明は上記従来の課題を解決するもの
で、記憶内容を保持するための２次電池の充電時期をあ
らかじめ知ることができ、また、充電忘れによる記憶内
容の破壊を容易に確認できる信頼性の高いＩＣメモリカ
ードを提供することを目的としている。
で、記憶内容を保持するための２次電池の充電時期をあ
らかじめ知ることができ、また、充電忘れによる記憶内
容の破壊を容易に確認できる信頼性の高いＩＣメモリカ
ードを提供することを目的としている。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明のＩＣメモリカードは、外部機器と接続された
時に電源の供給を受け信号の授受を行う接続部と、少な
くとも１つ以上の揮発性メモリからなるメモリ部と、上
記メモリ部の記憶保持を行う２次電池と抵抗器とコンデ
ンサとダイオードからなる電池回路と、上記外部機器と
上記電池回路からの電源供給を上記メモリ部の記憶内容
を破壊することなく切換える電源制御部と、上記接続部
を介して上記外部機器からの信号により上記メモリ部を
制御する制御部とを備え、さらに抵抗器と温度依存性抵
抗器からなる分圧回路と、上記電池の端子電圧を上記分
圧回路へ供給するインピーダンス変換回路と、上記分圧
回路の出力電圧を検出する電圧検出回路と、上記電圧検
出回路の出力信号をディジタル信号に変換して上記接続
部に供給する出力回路とを備えた構成である。
に本発明のＩＣメモリカードは、外部機器と接続された
時に電源の供給を受け信号の授受を行う接続部と、少な
くとも１つ以上の揮発性メモリからなるメモリ部と、上
記メモリ部の記憶保持を行う２次電池と抵抗器とコンデ
ンサとダイオードからなる電池回路と、上記外部機器と
上記電池回路からの電源供給を上記メモリ部の記憶内容
を破壊することなく切換える電源制御部と、上記接続部
を介して上記外部機器からの信号により上記メモリ部を
制御する制御部とを備え、さらに抵抗器と温度依存性抵
抗器からなる分圧回路と、上記電池の端子電圧を上記分
圧回路へ供給するインピーダンス変換回路と、上記分圧
回路の出力電圧を検出する電圧検出回路と、上記電圧検
出回路の出力信号をディジタル信号に変換して上記接続
部に供給する出力回路とを備えた構成である。
【０００９】
【作用】この構成によって、記憶内容を保持するための
２次電池の端子電圧を検出し、充放電状態が接続部にデ
ィジタル信号として出力されるので、外部機器によっ
て、充電時期をあらかじめ知ることができ、また、充電
忘れによる記憶内容の破壊を容易に確認できる信頼性の
高いＩＣメモリカードを実現することができる。
２次電池の端子電圧を検出し、充放電状態が接続部にデ
ィジタル信号として出力されるので、外部機器によっ
て、充電時期をあらかじめ知ることができ、また、充電
忘れによる記憶内容の破壊を容易に確認できる信頼性の
高いＩＣメモリカードを実現することができる。
【００１０】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１１】図１は本発明の実施例におけるＩＣメモリ
カードのブロック図を示すものである。図２、図３は電
池の特性の一例を示し、図４はインピーダンス変換回路
の一例を示すものである。図５は分圧回路の一例を示す
ものである。図６は電圧検出回路の一例を示すものであ
る。
カードのブロック図を示すものである。図２、図３は電
池の特性の一例を示し、図４はインピーダンス変換回路
の一例を示すものである。図５は分圧回路の一例を示す
ものである。図６は電圧検出回路の一例を示すものであ
る。
【００１２】図１において、１は接続部であり、外部機
器（図示しない）からの電源供給、信号の授受を行う。
２はメモリ部であり、接続部１を介してデータの読出し
書込みをする揮発性メモリ、例えばスタティックＲＡＭ
ダイナミックＲＡＭで少なくとも１つ以上からなる。３
は電池回路であり、接続部１を介して上記外部機器から
電源が供給されていない時にメモリ部２の記憶内容を保
持するバックアップ電源である。電池回路３は電池３
Ａ、抵抗器３Ｂ、ダイオード３Ｃの直列回路と並列にコ
ンデンサ３Ｄが接続され、ダイオード３Ｃのアノードよ
りインピーダンス変換回路６に電池３Ａの端子電圧が出
力され、電池３Ａの正極端子には電源制御部４の充電出
力が接続され、ダイオード３Ｃのカソードより電源制御
部４に接続し、メモリ部２の記憶内容を保持するバック
アップ電源を供給する。３Ａは２次電池であり、充電、
放電時に端子電圧が段階的に変化する電池である。その
一例としては、正極の活物質に五酸化バナジウム、負極
の活物質にリチウムもしくはリチウムアルミニウム合金
で構成した直径が２０ｍｍ、厚さ２．５ｍｍのボタン形
リチウム２次電池であって、図２、図３に示す特性をも
っている。抵抗器３Ｂは保護抵抗であり、コンデンサ３
Ｄへの充電電流の制限および電池回路３の異常短絡時に
おける電池３Ａの電流制限用である。ダイオード３Ｃは
上記外部機器より接続部１を介して電源が供給されてい
る時に電流が流入し異常充電を防止する。コンデンサ３
Ｄは電源電圧の平滑用である。４は電源制御部であり、
メモリ部２の記憶内容を破壊することなくメモリ部２へ
の電源供給を上記外部機器から電池回路３に切換え制御
するとともに、接続部１を介して上記外部機器から電源
が供給されている時に電池３Ａを充電する。５は制御部
でありデコーダ回路等からなり、接続部１を介して上記
外部機器からの信号によって上記メモリ部２を制御す
る。６は、インピーダンス変換回路であり、その一例と
して図４に示す。７は分圧回路であり、電池３Ａの端子
電圧を分圧する。８は電圧検出回路であり、分圧回路７
の出力電圧と基準電圧を比較する。９は出力回路であ
り、電圧検出回路８の出力信号を電池３Ａの充放電状態
を示す２ビットのディジタル信号に変換して接続部１へ
出力する。
器（図示しない）からの電源供給、信号の授受を行う。
２はメモリ部であり、接続部１を介してデータの読出し
書込みをする揮発性メモリ、例えばスタティックＲＡＭ
ダイナミックＲＡＭで少なくとも１つ以上からなる。３
は電池回路であり、接続部１を介して上記外部機器から
電源が供給されていない時にメモリ部２の記憶内容を保
持するバックアップ電源である。電池回路３は電池３
Ａ、抵抗器３Ｂ、ダイオード３Ｃの直列回路と並列にコ
ンデンサ３Ｄが接続され、ダイオード３Ｃのアノードよ
りインピーダンス変換回路６に電池３Ａの端子電圧が出
力され、電池３Ａの正極端子には電源制御部４の充電出
力が接続され、ダイオード３Ｃのカソードより電源制御
部４に接続し、メモリ部２の記憶内容を保持するバック
アップ電源を供給する。３Ａは２次電池であり、充電、
放電時に端子電圧が段階的に変化する電池である。その
一例としては、正極の活物質に五酸化バナジウム、負極
の活物質にリチウムもしくはリチウムアルミニウム合金
で構成した直径が２０ｍｍ、厚さ２．５ｍｍのボタン形
リチウム２次電池であって、図２、図３に示す特性をも
っている。抵抗器３Ｂは保護抵抗であり、コンデンサ３
Ｄへの充電電流の制限および電池回路３の異常短絡時に
おける電池３Ａの電流制限用である。ダイオード３Ｃは
上記外部機器より接続部１を介して電源が供給されてい
る時に電流が流入し異常充電を防止する。コンデンサ３
Ｄは電源電圧の平滑用である。４は電源制御部であり、
メモリ部２の記憶内容を破壊することなくメモリ部２へ
の電源供給を上記外部機器から電池回路３に切換え制御
するとともに、接続部１を介して上記外部機器から電源
が供給されている時に電池３Ａを充電する。５は制御部
でありデコーダ回路等からなり、接続部１を介して上記
外部機器からの信号によって上記メモリ部２を制御す
る。６は、インピーダンス変換回路であり、その一例と
して図４に示す。７は分圧回路であり、電池３Ａの端子
電圧を分圧する。８は電圧検出回路であり、分圧回路７
の出力電圧と基準電圧を比較する。９は出力回路であ
り、電圧検出回路８の出力信号を電池３Ａの充放電状態
を示す２ビットのディジタル信号に変換して接続部１へ
出力する。
【００１３】図２は電池３Ａの放電特性の一例であり、
０．２５ｍＡ定電流放電時の電池３Ａの端子電圧の変化
を示したものである。
０．２５ｍＡ定電流放電時の電池３Ａの端子電圧の変化
を示したものである。
【００１４】図３は電池３Ａの充電特性の一例であり、
３．６Ｖ定電圧充電時（充電電流制限用に３００Ωの抵
抗器を直列に接続）の電池３Ａの端子電圧の変化と充電
電流の変化を示したものである。
３．６Ｖ定電圧充電時（充電電流制限用に３００Ωの抵
抗器を直列に接続）の電池３Ａの端子電圧の変化と充電
電流の変化を示したものである。
【００１５】図４はインピーダンス変換回路の一例であ
り、電池３Ａの端子電圧を非反転入力６Ｄに入力し、演
算増幅器６Ａの出力６Ｂを分圧回路７に出力するととも
に、出力６Ｂを反転入力６Ｃに帰還したゲインが１のボ
ルテージフォロワ回路である。
り、電池３Ａの端子電圧を非反転入力６Ｄに入力し、演
算増幅器６Ａの出力６Ｂを分圧回路７に出力するととも
に、出力６Ｂを反転入力６Ｃに帰還したゲインが１のボ
ルテージフォロワ回路である。
【００１６】図５は分圧回路の一例であり、抵抗器７
Ａ、７Ｂ、７Ｃと温度依存性抵抗器７Ｄ（例えばサーミ
スタやポジスタ）からなり、電池３Ａの端子電圧に等し
いインピーダンス変換回路６の出力電圧６Ｂを分圧する
とともに温度補償を行う。
Ａ、７Ｂ、７Ｃと温度依存性抵抗器７Ｄ（例えばサーミ
スタやポジスタ）からなり、電池３Ａの端子電圧に等し
いインピーダンス変換回路６の出力電圧６Ｂを分圧する
とともに温度補償を行う。
【００１７】図６は電圧検出回路の一例であり、基準電
圧発生器８Ａ（例えばツェナーダイオードや定電圧Ｉ
Ｃ）と抵抗器８Ｂ、８Ｃ、８Ｄ、８Ｅと電圧比較器（例
えばコンパレータ）８Ｆ、８Ｇ、８Ｈからなり、基準電
圧発生器８Ａの基準電圧を抵抗器８Ｂ、８Ｃ、８Ｄ、８
Ｅで分圧し、電池３Ａの端子電圧が図３に示すＶ１、Ｖ
２、Ｖ３時の分圧回路７の出力電圧と等しくする。電圧
比較器８Ｆ、８Ｇ、８Ｈによって分圧回路７の出力電圧
と比較することにより、電池３Ａの端子電圧が図３に示
すＶ１、Ｖ２、Ｖ３より高いか低いかを検出する。図２
示すＶ１’、Ｖ２’、Ｖ３’と図３に示すＶ１、Ｖ２、
Ｖ３との相関から電池３Ａの充電時に直前の放電状態を
推定する。
圧発生器８Ａ（例えばツェナーダイオードや定電圧Ｉ
Ｃ）と抵抗器８Ｂ、８Ｃ、８Ｄ、８Ｅと電圧比較器（例
えばコンパレータ）８Ｆ、８Ｇ、８Ｈからなり、基準電
圧発生器８Ａの基準電圧を抵抗器８Ｂ、８Ｃ、８Ｄ、８
Ｅで分圧し、電池３Ａの端子電圧が図３に示すＶ１、Ｖ
２、Ｖ３時の分圧回路７の出力電圧と等しくする。電圧
比較器８Ｆ、８Ｇ、８Ｈによって分圧回路７の出力電圧
と比較することにより、電池３Ａの端子電圧が図３に示
すＶ１、Ｖ２、Ｖ３より高いか低いかを検出する。図２
示すＶ１’、Ｖ２’、Ｖ３’と図３に示すＶ１、Ｖ２、
Ｖ３との相関から電池３Ａの充電時に直前の放電状態を
推定する。
【００１８】以上のように構成されたＩＣメモリカード
について以下その動作を説明する。まず、接続部１を介
して外部機器に接続されている時は、上記外部機器より
電源供給を受け、信号の授受を行い、制御部５によりメ
モリ部２を制御してデータの書込み読出しを行うととも
に、電源制御部４より電源が供給され電池３Ａを充電す
る。また、外部機器に接続されていない時は、電源制御
部４によってメモリ部２への電源供給を電池回路部３か
らに切換え、メモリ部２の記憶内容が破壊されることな
く保持する。
について以下その動作を説明する。まず、接続部１を介
して外部機器に接続されている時は、上記外部機器より
電源供給を受け、信号の授受を行い、制御部５によりメ
モリ部２を制御してデータの書込み読出しを行うととも
に、電源制御部４より電源が供給され電池３Ａを充電す
る。また、外部機器に接続されていない時は、電源制御
部４によってメモリ部２への電源供給を電池回路部３か
らに切換え、メモリ部２の記憶内容が破壊されることな
く保持する。
【００１９】次に、電池３Ａの充放電状態のチェック機
能について述べる。まず、接続部１を介して外部機器に
接続されている時は、電源制御部４によりインピーダン
ス変換回路６、分圧回路７、電圧検出回路８、出力回路
９に電源が供給されることによって各回路が作動する。
電池３Ａの端子電圧はインピーダンス変換回路６を介し
て分圧回路７によって分圧されるが、その時温度依存性
抵抗器７Ｄと抵抗器７Ａ、７Ｂ、７Ｃによって電池３Ａ
の温度特性が補正される。電圧検出回路８により図３に
示すＶ１、Ｖ２、Ｖ３と比較され、その結果を出力回路
９によって２ビットのディジタル信号に変換されて接続
部１に出力される。上記外部機器では接続部１に出力さ
れた２ビットのディジタル信号をチェックことによって
容易に電池３Ａの充放電状態を確認することができる。
能について述べる。まず、接続部１を介して外部機器に
接続されている時は、電源制御部４によりインピーダン
ス変換回路６、分圧回路７、電圧検出回路８、出力回路
９に電源が供給されることによって各回路が作動する。
電池３Ａの端子電圧はインピーダンス変換回路６を介し
て分圧回路７によって分圧されるが、その時温度依存性
抵抗器７Ｄと抵抗器７Ａ、７Ｂ、７Ｃによって電池３Ａ
の温度特性が補正される。電圧検出回路８により図３に
示すＶ１、Ｖ２、Ｖ３と比較され、その結果を出力回路
９によって２ビットのディジタル信号に変換されて接続
部１に出力される。上記外部機器では接続部１に出力さ
れた２ビットのディジタル信号をチェックことによって
容易に電池３Ａの充放電状態を確認することができる。
【００２０】以上のように、抵抗器７Ａ、７Ｂ、７Ｃと
温度依存性抵抗器７Ｄからなる分圧回路７と、電池３Ａ
の端子電圧を分圧回路７へ供給するインピーダンス変換
回路６と、分圧回路７の出力電圧を検出する電圧検出回
路８と、電圧検出回路８の出力信号をディジタル信号に
変換して接続部１に供給する出力回路９とを設けること
により、外部機器では、接続部１に出力されたディジタ
ル信号をチェックすることによって、電池３Ａの充放電
状態を確認することができるので、容易に充電時期をあ
らかじめ知ることができ、また、充電忘れによる記憶内
容の破壊を容易に確認できる。
温度依存性抵抗器７Ｄからなる分圧回路７と、電池３Ａ
の端子電圧を分圧回路７へ供給するインピーダンス変換
回路６と、分圧回路７の出力電圧を検出する電圧検出回
路８と、電圧検出回路８の出力信号をディジタル信号に
変換して接続部１に供給する出力回路９とを設けること
により、外部機器では、接続部１に出力されたディジタ
ル信号をチェックすることによって、電池３Ａの充放電
状態を確認することができるので、容易に充電時期をあ
らかじめ知ることができ、また、充電忘れによる記憶内
容の破壊を容易に確認できる。
【００２１】
【発明の効果】以上のように本発明は、外部機器と接続
された時に電源の供給を受け信号の授受を行う接続部
と、少なくとも１つ以上の揮発性メモリからなるメモリ
部と、上記メモリ部の記憶保持を行う２次電池と抵抗器
やコンデンサやダイオードからなる電池回路と、上記外
部機器と上記電池回路からの電源供給を上記メモリ部の
記憶内容を破壊することなく切換え制御するとともに上
記接続部を介して上記外部機器からの電源で上記電池を
充電する電源制御部と、上記接続部を介して上記外部機
器からの信号により上記メモリ部を制御する制御部とを
備えた構成であって、さらに、抵抗器と温度依存性抵抗
器からなる分圧回路と、上記電池の端子電圧を上記分圧
回路へ供給するインピーダンス変換回路と、上記分圧回
路の出力電圧を検出する電圧検出回路と、上記電圧検出
回路の出力信号をディジタル信号に変換して上記接続部
に供給する出力回路とを設けることにより、上記外部機
器では、上記接続部に出力されたディジタル信号をチェ
ックすることによって、上記電池の充放電状態を確認す
ることができるので、容易に充電時期をあらかじめ知る
ことができ、また、充電忘れによる記憶内容の破壊を容
易に確認できるという効果を得ることができる優れたＩ
Ｃメモリカードを実現できるものである。
された時に電源の供給を受け信号の授受を行う接続部
と、少なくとも１つ以上の揮発性メモリからなるメモリ
部と、上記メモリ部の記憶保持を行う２次電池と抵抗器
やコンデンサやダイオードからなる電池回路と、上記外
部機器と上記電池回路からの電源供給を上記メモリ部の
記憶内容を破壊することなく切換え制御するとともに上
記接続部を介して上記外部機器からの電源で上記電池を
充電する電源制御部と、上記接続部を介して上記外部機
器からの信号により上記メモリ部を制御する制御部とを
備えた構成であって、さらに、抵抗器と温度依存性抵抗
器からなる分圧回路と、上記電池の端子電圧を上記分圧
回路へ供給するインピーダンス変換回路と、上記分圧回
路の出力電圧を検出する電圧検出回路と、上記電圧検出
回路の出力信号をディジタル信号に変換して上記接続部
に供給する出力回路とを設けることにより、上記外部機
器では、上記接続部に出力されたディジタル信号をチェ
ックすることによって、上記電池の充放電状態を確認す
ることができるので、容易に充電時期をあらかじめ知る
ことができ、また、充電忘れによる記憶内容の破壊を容
易に確認できるという効果を得ることができる優れたＩ
Ｃメモリカードを実現できるものである。
【図１】本発明の実施例におけるＩＣメモリカードのブ
ロック図
ロック図
【図２】本発明の実施例における電池の放電特性曲線図
【図３】本発明の実施例における電池の充電特性曲線図
【図４】本発明の実施例におけるインピーダンス変換回
路図
路図
【図５】本発明の実施例における分圧回路図
【図６】本発明の実施例における電圧検出回路図
【図７】従来のＩＣメモリカードのブロック図
１ 接続部 ２ メモリ部 ３ 電池回路 ３Ａ 電池 ３Ｂ 抵抗器 ３Ｃ ダイオード ３Ｄ コンデンサ ４ 電源制御部 ５ 制御部 ６ インピーダンス変換回路 ７ 分圧回路 ７Ａ 抵抗器 ７Ｂ 抵抗器 ７Ｃ 抵抗器 ７Ｄ 温度依存性抵抗器 ８ 電圧検出回路 ９ 出力回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−267613（ＪＰ，Ａ) 特開 昭63−247890（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06K 19/07 B42D 15/10 521 G06F 1/26 G06F 1/28
Claims (1)
- 【請求項１】 外部機器と接続された時に電源の供給を
受け信号の授受を行う接続部と、少なくとも１つ以上の
揮発性メモリからなるメモリ部と、上記メモリ部の記憶
保持を行う２次電池と抵抗器とコンデンサとダイオード
からなる電池回路と、上記外部機器と上記電池回路から
の電源供給を上記メモリ部の記憶内容を破壊することな
く切換え制御するとともに上記接続部を介して上記外部
機器からの電源で上記電池を充電する電源制御部と、上
記接続部を介して上記外部機器からの信号により上記メ
モリ部を制御する制御部とを備えたＩＣメモリカードで
あって、抵抗器と温度依存性抵抗器からなる分圧回路
と、上記電池の端子電圧を上記分圧回路へ供給するイン
ピーダンス変換回路と、上記分圧回路の出力電圧を検出
する電圧検出回路と、上記電圧検出回路の出力信号をデ
ィジタル信号に変換して上記接続部に供給する出力回路
とを備えたことを特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097064A JP2874381B2 (ja) | 1991-04-26 | 1991-04-26 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097064A JP2874381B2 (ja) | 1991-04-26 | 1991-04-26 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326489A JPH04326489A (ja) | 1992-11-16 |
| JP2874381B2 true JP2874381B2 (ja) | 1999-03-24 |
Family
ID=14182220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3097064A Expired - Fee Related JP2874381B2 (ja) | 1991-04-26 | 1991-04-26 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874381B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008243189A (ja) | 2007-02-26 | 2008-10-09 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
| JP5562496B2 (ja) * | 2012-01-13 | 2014-07-30 | 三菱電機株式会社 | Ｓｒａｍメモリカード及び電圧監視回路 |
-
1991
- 1991-04-26 JP JP3097064A patent/JP2874381B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04326489A (ja) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761061A (en) | Data processing medium, its backup circuit, and data processing system | |
| KR980012672A (ko) | 지능형 배터리 장치 | |
| JP2874381B2 (ja) | Ｉｃメモリカード | |
| US5321663A (en) | Memory card and method and apparatus for checking backup voltage of memory card | |
| US6894458B2 (en) | Charge control device and battery pack employing it | |
| JPH10134558A (ja) | 半導体メモリ応用装置の電源供給回路 | |
| JPH06310179A (ja) | 電池の負荷装置、充電装置及び電池パック | |
| KR101864021B1 (ko) | Ｄｓｒｃ용 ｅｔｃ ｏｂｕ 시스템 | |
| JP2817180B2 (ja) | メモリカード | |
| US20110078400A1 (en) | Battery pack, and method of controlling operation of data flash | |
| JP2000075968A (ja) | 小型電子機器 | |
| JPH1040351A (ja) | Ｉｃメモリカード | |
| EP4170859A1 (en) | Smart battery device and fast charging method thereof | |
| JPH0251717A (ja) | メモリの電源バックアップ回路 | |
| JP3332662B2 (ja) | 情報記憶装置のバックアップ装置 | |
| JPS61167347A (ja) | ピ−ク検出回路 | |
| EP0734546B1 (en) | Data processing medium, its backup circuit, and data processing system | |
| JPH10307174A (ja) | 過放電検出回路 | |
| JPH0922321A (ja) | 情報記憶装置のバックアップ装置 | |
| JPS60200325A (ja) | 停電検出装置 | |
| KR100223294B1 (ko) | 충전식 배터리의 용량구별방법 | |
| KR930003568B1 (ko) | 충전개시 제어방법 | |
| JPH0696301A (ja) | Ｉｃカード | |
| JPS613221A (ja) | メモリ回路の停電補償回路 | |
| JPH0546280A (ja) | バツクアツプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |