JP2817180B2 - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JP2817180B2 JP2817180B2 JP1088830A JP8883089A JP2817180B2 JP 2817180 B2 JP2817180 B2 JP 2817180B2 JP 1088830 A JP1088830 A JP 1088830A JP 8883089 A JP8883089 A JP 8883089A JP 2817180 B2 JP2817180 B2 JP 2817180B2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- external device
- memory
- unit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メモリバックアップ用の電池を内蔵したメ
モリカードに関するものである。
モリカードに関するものである。
従来の技術 近年、メモリカードは高速でハンディタイプの記憶媒
体として社会的に注目され、広範な分野で利用されてい
る。それにともないメモリ容量が高容量化し、特に電池
でバックアップを必要とする揮発性メモリIC、例えばば
スタティックRAMやダイナミックRAMを内蔵するメモリカ
ードにおいては、高容量化とともにバックアップ電流が
増加している。そのために電池交換式のメモリカードが
提案されている。
体として社会的に注目され、広範な分野で利用されてい
る。それにともないメモリ容量が高容量化し、特に電池
でバックアップを必要とする揮発性メモリIC、例えばば
スタティックRAMやダイナミックRAMを内蔵するメモリカ
ードにおいては、高容量化とともにバックアップ電流が
増加している。そのために電池交換式のメモリカードが
提案されている。
以下、従来のメモリカードについて説明する。
第２図は従来のメモリカードのブロック図を示すもの
である。第２図において、１は接続部であり、外部機器
からの電源供給・信号の授受を行うとともに電池13aの
端子電圧を検出する。２はメモリ部であり、接続部１を
介してデータの書込み読み出しを行う揮発性メモリ、例
えばスタティックRAMやダイナミックRAMで少なくとも１
つ以上からなる。13は電池回路であり、接続部１を介し
て前記外部機器から電源が供給されていない時にメモリ
部２の記憶内容を保持させるためのバックアップ電源回
路である。この電池回路13は、電池13a・抵抗器13b・ダ
イオード13cの直列回路にコンデンサ13dが並列接続さ
れ、ダイオード13cのアノードより接続部１の電池チェ
ック端子に接続された構成で、電池13aはバックアップ
電源、抵抗器13bは保護抵抗で、コンデンサ13dへの充電
電流の制限および電池回路13の異常短絡時における電池
13aの電流制限用、ダイオード13cは外部機器より接続部
１を介して電源が供給されている時に電池13aに電流が
流入し充電することを防止する。コンデンサ13dは各回
路部の急激な電流変化に対する電圧平滑用および電池13
aの交換時または衝撃により、電池13aが電池回路13から
瞬時切離された時にコンデンサ13dに充電された電荷で
バックアップする。４は電源制御部であり、メモリ部２
の記憶内容が破壊されることなく電源供給を外部機器か
らまたは電池回路13からに切換え制御する。５は制御部
であり、接続部１を介して外部機器からの信号によりメ
モリ部２を制御する。
である。第２図において、１は接続部であり、外部機器
からの電源供給・信号の授受を行うとともに電池13aの
端子電圧を検出する。２はメモリ部であり、接続部１を
介してデータの書込み読み出しを行う揮発性メモリ、例
えばスタティックRAMやダイナミックRAMで少なくとも１
つ以上からなる。13は電池回路であり、接続部１を介し
て前記外部機器から電源が供給されていない時にメモリ
部２の記憶内容を保持させるためのバックアップ電源回
路である。この電池回路13は、電池13a・抵抗器13b・ダ
イオード13cの直列回路にコンデンサ13dが並列接続さ
れ、ダイオード13cのアノードより接続部１の電池チェ
ック端子に接続された構成で、電池13aはバックアップ
電源、抵抗器13bは保護抵抗で、コンデンサ13dへの充電
電流の制限および電池回路13の異常短絡時における電池
13aの電流制限用、ダイオード13cは外部機器より接続部
１を介して電源が供給されている時に電池13aに電流が
流入し充電することを防止する。コンデンサ13dは各回
路部の急激な電流変化に対する電圧平滑用および電池13
aの交換時または衝撃により、電池13aが電池回路13から
瞬時切離された時にコンデンサ13dに充電された電荷で
バックアップする。４は電源制御部であり、メモリ部２
の記憶内容が破壊されることなく電源供給を外部機器か
らまたは電池回路13からに切換え制御する。５は制御部
であり、接続部１を介して外部機器からの信号によりメ
モリ部２を制御する。
以上のように構成されたメモリカードについて以下そ
の動作について説明する。
の動作について説明する。
まず、接続部１を介して外部機器に接続され、外部機
器より電源供給、信号の授受を行い、制御部５によりメ
モリ部２を制御してデータの書込み読出しを行う。次
に、外部機器より切離され、接続部１を介して電源が供
給されない時は、電源制御部４により電源供給を電池回
路13からに切換え、制御部５によりメモリ部２を制御し
て記憶内容が破壊されることなく保持してバックアップ
する。次に電池13aの寿命が尽きる前に電池を交換する
時は、電池回路13から電池13aを取出し新しい電池に交
換する短時間はコンデンサ13dに充電された電荷によっ
てバックアップし、メモリ部２の記憶内容は破壊される
ことなく保持される。また接続部１より電池13aの端子
電圧はモニターすることが可能で、端子電圧を検出する
ことによって電池13aの寿命末期を検出する。
器より電源供給、信号の授受を行い、制御部５によりメ
モリ部２を制御してデータの書込み読出しを行う。次
に、外部機器より切離され、接続部１を介して電源が供
給されない時は、電源制御部４により電源供給を電池回
路13からに切換え、制御部５によりメモリ部２を制御し
て記憶内容が破壊されることなく保持してバックアップ
する。次に電池13aの寿命が尽きる前に電池を交換する
時は、電池回路13から電池13aを取出し新しい電池に交
換する短時間はコンデンサ13dに充電された電荷によっ
てバックアップし、メモリ部２の記憶内容は破壊される
ことなく保持される。また接続部１より電池13aの端子
電圧はモニターすることが可能で、端子電圧を検出する
ことによって電池13aの寿命末期を検出する。
発明が解決しようとする課題 しかしながら、以上のような従来の構成では、外部機
器がシステムダウンした時あるいは、接続部１が異物等
によって短絡した時に電池13aは異常放電され、メモリ
部２の記憶内容が保持されず、破壊してしまうという課
題を有していた。
器がシステムダウンした時あるいは、接続部１が異物等
によって短絡した時に電池13aは異常放電され、メモリ
部２の記憶内容が保持されず、破壊してしまうという課
題を有していた。
本発明は上記従来の課題を解決するもので、外部機器
がシステムダウンや電源をOFFしても、あるいは接続部
１が異物により短絡しても、電池13aは異常放電されず
にメモリ部２の記憶内容が破壊されることなく保持し、
メモリバックアップの信頼性を確保しながらも接続部１
を介して電池13aの端子電圧を検出してバッテリーチェ
ックできる信頼性の高いメモリカードを提供することを
目的とする。
がシステムダウンや電源をOFFしても、あるいは接続部
１が異物により短絡しても、電池13aは異常放電されず
にメモリ部２の記憶内容が破壊されることなく保持し、
メモリバックアップの信頼性を確保しながらも接続部１
を介して電池13aの端子電圧を検出してバッテリーチェ
ックできる信頼性の高いメモリカードを提供することを
目的とする。
課題を解決するための手段 この目的を達成するために、本発明のメモリーカード
は、外部機器より電源の供給を受け信号の授受を行う接
続部と、前記接続部を介してデータの書込み読出しを行
うメモリ部と、前記外部機器と接続されない時に電源を
供給して前記メモリ部の記憶内容を保持する電池回路
と、前記外部機器と前記電池回路からの電源供給を前記
メモリ部の記憶内容を破壊することなく切換える電源制
御部と、前記接続部を介して前記外部機器からの信号に
より前記メモリ部を制御する制御部と、前記電池回路の
電池端子を前記接続部にインピーダンス変換回路を介し
て接続する構成を有している。
は、外部機器より電源の供給を受け信号の授受を行う接
続部と、前記接続部を介してデータの書込み読出しを行
うメモリ部と、前記外部機器と接続されない時に電源を
供給して前記メモリ部の記憶内容を保持する電池回路
と、前記外部機器と前記電池回路からの電源供給を前記
メモリ部の記憶内容を破壊することなく切換える電源制
御部と、前記接続部を介して前記外部機器からの信号に
より前記メモリ部を制御する制御部と、前記電池回路の
電池端子を前記接続部にインピーダンス変換回路を介し
て接続する構成を有している。
作 用 この構成によって、外部機器の電源がOFFされた時
や、外部機器がシステムダウンした時や、接続部の異物
による短絡時に、インピーダンス変換回路により、内蔵
電池が異常放電されることなく、メモリ部の記憶内容は
破壊されることなく保持し、メモリバックアップの信頼
性を確保しながらも接続部を介して内蔵電池の端子電圧
を検出してバッテリーチェックができる。
や、外部機器がシステムダウンした時や、接続部の異物
による短絡時に、インピーダンス変換回路により、内蔵
電池が異常放電されることなく、メモリ部の記憶内容は
破壊されることなく保持し、メモリバックアップの信頼
性を確保しながらも接続部を介して内蔵電池の端子電圧
を検出してバッテリーチェックができる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の実施例におけるメモリーカードのブ
ロック図を示すものである。第１図において、１は接続
部であり、外部機器からの電源供給を受け信号授受を行
うとともに、電池3aの端子電圧を検出する。２はメモリ
部であり、接続部１を介してデータ書込み読出しをする
揮発性メモリ、例えばスタティックRAMやダイナミックR
AMで少なくとも１つ以上からなる。３は電池回路であ
り、接続部１を介して外部機器から電源が供給されてい
ない時にメモリ部２の記憶内容を保持するバックアップ
電源である。この電池回路３は、電池3a・抵抗器3b・ダ
イオード3cの直列回路と並列にコンデンサ3dが接続さ
れ、ダイオード3cのアノードより演算増幅器6aの非反転
入力に接続された構成で、電池3aはバックアップ電源、
抵抗器3bは保護抵抗で、コンデンサ3dへの充電電流の制
限および電池回路３の異常短絡時における電池3aの電流
制限用である。ダイオード3cは外部機器より接続部１を
介して電源が供給されている時に電池3aに電流が流入し
充電することを防止する。コンデンサ3dは各回路部の急
激な電流変化に対しての電圧平滑用、および電池交換時
や衝撃により電池3aが電池回路３から瞬時切離された時
にコンデンサ3dに充電された電荷でバックアップする。
４は電源制御部であり、メモリ部２の記憶内容が破壊さ
れることなく電源供給を外部機器から、または電池回路
３からに切換え制御する。５は制御部であり、接続部１
を介して外部機器からの信号によりメモリ部２を制御す
る。６はインピーダンス変換回路であり、演算増幅器6a
の出力を反転入力に帰還したゲインが１のボルテージフ
ォロウ回路であり、演算増幅器6aの非反転入力には、抵
抗器3bを介して電池3aが接続され、演算増幅器6aの電源
は、電源制御部４を介して接続部１に接続され、外部機
器より供給される。一般に、演算増幅器6aの入力バイア
ス電流は、pAオーダーからnAオーダーである。これに対
して、電流制限用抵抗3bは数ｋΩであるので、電流制限
用抵抗3bでの電圧降下はほとんど無視できる値となり、
演算増幅器6aの非反転入力には電池3aの電圧が印加され
る。一方、演算増幅器6aの反転入力には、演算増幅器6a
の出力が全帰還されているので、ゲインは１となり、電
池3aの端子電圧がそのまま出力され、たとえ演算増幅器
6aの出力より電流を取り出しても、電源制御部４と接続
部１を介して外部機器より供給され、電池3aからは入力
バイアス電流のみである。また、本来の目的である電池
3aからメモリ部２へ供給するバックアップ電流はμＡオ
ーダーあるため、演算増幅器6aの入力バイアス電流はpA
オーダーからnAオーダーであり、無視できるレベルであ
る。よって、インピーダンス変換回路６では、電池3aの
電圧をそのまま出力し、電池3aから電流消費なしに出力
電流を取り出すことを可能にしたものである。
ロック図を示すものである。第１図において、１は接続
部であり、外部機器からの電源供給を受け信号授受を行
うとともに、電池3aの端子電圧を検出する。２はメモリ
部であり、接続部１を介してデータ書込み読出しをする
揮発性メモリ、例えばスタティックRAMやダイナミックR
AMで少なくとも１つ以上からなる。３は電池回路であ
り、接続部１を介して外部機器から電源が供給されてい
ない時にメモリ部２の記憶内容を保持するバックアップ
電源である。この電池回路３は、電池3a・抵抗器3b・ダ
イオード3cの直列回路と並列にコンデンサ3dが接続さ
れ、ダイオード3cのアノードより演算増幅器6aの非反転
入力に接続された構成で、電池3aはバックアップ電源、
抵抗器3bは保護抵抗で、コンデンサ3dへの充電電流の制
限および電池回路３の異常短絡時における電池3aの電流
制限用である。ダイオード3cは外部機器より接続部１を
介して電源が供給されている時に電池3aに電流が流入し
充電することを防止する。コンデンサ3dは各回路部の急
激な電流変化に対しての電圧平滑用、および電池交換時
や衝撃により電池3aが電池回路３から瞬時切離された時
にコンデンサ3dに充電された電荷でバックアップする。
４は電源制御部であり、メモリ部２の記憶内容が破壊さ
れることなく電源供給を外部機器から、または電池回路
３からに切換え制御する。５は制御部であり、接続部１
を介して外部機器からの信号によりメモリ部２を制御す
る。６はインピーダンス変換回路であり、演算増幅器6a
の出力を反転入力に帰還したゲインが１のボルテージフ
ォロウ回路であり、演算増幅器6aの非反転入力には、抵
抗器3bを介して電池3aが接続され、演算増幅器6aの電源
は、電源制御部４を介して接続部１に接続され、外部機
器より供給される。一般に、演算増幅器6aの入力バイア
ス電流は、pAオーダーからnAオーダーである。これに対
して、電流制限用抵抗3bは数ｋΩであるので、電流制限
用抵抗3bでの電圧降下はほとんど無視できる値となり、
演算増幅器6aの非反転入力には電池3aの電圧が印加され
る。一方、演算増幅器6aの反転入力には、演算増幅器6a
の出力が全帰還されているので、ゲインは１となり、電
池3aの端子電圧がそのまま出力され、たとえ演算増幅器
6aの出力より電流を取り出しても、電源制御部４と接続
部１を介して外部機器より供給され、電池3aからは入力
バイアス電流のみである。また、本来の目的である電池
3aからメモリ部２へ供給するバックアップ電流はμＡオ
ーダーあるため、演算増幅器6aの入力バイアス電流はpA
オーダーからnAオーダーであり、無視できるレベルであ
る。よって、インピーダンス変換回路６では、電池3aの
電圧をそのまま出力し、電池3aから電流消費なしに出力
電流を取り出すことを可能にしたものである。
以上のように構成されたメモリカードについて以下そ
の動作を説明する。
の動作を説明する。
まず、接続部１を介して外部機器に接続され、外部機
器より電源供給を受け、信号の授受を行い制御部５によ
りメモリ部２を制御してデータの書込み読出しを行うと
ともに、インピーダンス変換回路６を介して接続部１よ
り電池3aの端子電圧を検出する。このとき、電池電圧検
出回路が低入力インピーダンスであっても、インピーダ
ンス変換回路６から電流供給され、電池3aからは、演算
増幅器6aの入力バイアス電流のみ供給となる。本来、外
部機器より電源供給を受けている時は、メモリ部２へは
電源制御部４を介して外部機器より供給され、電池3aか
ら供給されない。接続部１を介して外部機器の電池電圧
検出回路に電池3aから電流供給することは、限られた電
池の電気容量から考えると無駄なことである。演算増幅
器6aの入力バイアス電流は、pAオーダーからnAオーダー
であり、メモリ部２へ供給するバックアップ電流はμＡ
オーダーと比較すると無視できるほど微小となる。次
に、外部機器より切離された、接続部１を介して電源が
供給されない時は、電源制御部４により電源供給を電池
回路３からに切換え、制御部５によりメモリ部２を制御
して記憶内容が破壊することなく保持する。このとき、
インピーダンス変換回路６の電源供給も停止され、接続
部１を介して外部機器へ出力もされなくなり、また、外
部機器がシステムダウンした時や接続部１が異物により
短絡された時も同様である。演算増幅器6aの入力がPNP
型の差動増幅器の場合、入力バイアス回路も停止し、電
池3aから電流は流れなくなり、演算増幅器6aの入力がNP
N型の差動増幅器の場合でも入力の耐圧が電池3aの端子
電圧よりも大きく、電池3aから電流は流れない。次に電
池3aの寿命が尽きる前に電池を交換する時は、電池回路
３から電池3aを取出し新しい電池交換する短時間はコン
デンサ13dに蓄電された電荷によってバックアップし、
メモリ部２の記憶内容は破壊されることなく保持され
る。
器より電源供給を受け、信号の授受を行い制御部５によ
りメモリ部２を制御してデータの書込み読出しを行うと
ともに、インピーダンス変換回路６を介して接続部１よ
り電池3aの端子電圧を検出する。このとき、電池電圧検
出回路が低入力インピーダンスであっても、インピーダ
ンス変換回路６から電流供給され、電池3aからは、演算
増幅器6aの入力バイアス電流のみ供給となる。本来、外
部機器より電源供給を受けている時は、メモリ部２へは
電源制御部４を介して外部機器より供給され、電池3aか
ら供給されない。接続部１を介して外部機器の電池電圧
検出回路に電池3aから電流供給することは、限られた電
池の電気容量から考えると無駄なことである。演算増幅
器6aの入力バイアス電流は、pAオーダーからnAオーダー
であり、メモリ部２へ供給するバックアップ電流はμＡ
オーダーと比較すると無視できるほど微小となる。次
に、外部機器より切離された、接続部１を介して電源が
供給されない時は、電源制御部４により電源供給を電池
回路３からに切換え、制御部５によりメモリ部２を制御
して記憶内容が破壊することなく保持する。このとき、
インピーダンス変換回路６の電源供給も停止され、接続
部１を介して外部機器へ出力もされなくなり、また、外
部機器がシステムダウンした時や接続部１が異物により
短絡された時も同様である。演算増幅器6aの入力がPNP
型の差動増幅器の場合、入力バイアス回路も停止し、電
池3aから電流は流れなくなり、演算増幅器6aの入力がNP
N型の差動増幅器の場合でも入力の耐圧が電池3aの端子
電圧よりも大きく、電池3aから電流は流れない。次に電
池3aの寿命が尽きる前に電池を交換する時は、電池回路
３から電池3aを取出し新しい電池交換する短時間はコン
デンサ13dに蓄電された電荷によってバックアップし、
メモリ部２の記憶内容は破壊されることなく保持され
る。
以上のように本実施例によれば、外部機器に接続され
た時に電源の供給を受け信号の授受を行う接続部１と、
接続部１を介してデータの書込み読出しを行うメモリ部
２と、外部機器と接続されない時に電源を供給してメモ
リ部２の記憶内容を保持する電池回路３と、外部機器と
電池回路３からの電源供給をメモリ部２の記憶内容を破
壊することなく切換える電源制御部４と、接続部１を介
して外部機器からの信号によりメモリ部２を制御する制
御部５とを備えたメモリカードにおいて、電池回路３の
電池3aの端子電圧を検出する接続部１の電池電圧検出端
子へダイオード3cのアノードからインピーダンス変換回
路６を介して接続することにより、外部機器の電源がOF
Fされた時や外部機器がシステムダウンした時や接続部
１が異物により短絡された時にも電池3aはインピーダン
ス変換回路の高インピーダンス入力に接続されているた
め、異常放電を起こさず、メモリ部２の記憶内容は破壊
することなく保持し、メモリバックアップの信頼性を確
保しながらも接続部１を介して電池3aの端子電圧を検出
してバッテリーチェックができる。
た時に電源の供給を受け信号の授受を行う接続部１と、
接続部１を介してデータの書込み読出しを行うメモリ部
２と、外部機器と接続されない時に電源を供給してメモ
リ部２の記憶内容を保持する電池回路３と、外部機器と
電池回路３からの電源供給をメモリ部２の記憶内容を破
壊することなく切換える電源制御部４と、接続部１を介
して外部機器からの信号によりメモリ部２を制御する制
御部５とを備えたメモリカードにおいて、電池回路３の
電池3aの端子電圧を検出する接続部１の電池電圧検出端
子へダイオード3cのアノードからインピーダンス変換回
路６を介して接続することにより、外部機器の電源がOF
Fされた時や外部機器がシステムダウンした時や接続部
１が異物により短絡された時にも電池3aはインピーダン
ス変換回路の高インピーダンス入力に接続されているた
め、異常放電を起こさず、メモリ部２の記憶内容は破壊
することなく保持し、メモリバックアップの信頼性を確
保しながらも接続部１を介して電池3aの端子電圧を検出
してバッテリーチェックができる。
発明の効果 以上のように本発明は外部機器と接続された時に電源
の供給を受け信号の授受を行う接続部と、前記接続部を
介してデータの書込み読出しを行うメモリ部と、前記外
部機器に接続されない時に電源を供給して前記メモリ部
の記憶内容を保持する電池回路と、前記外部機器と前記
電池回路からの電源供給を前記メモリ部の記憶内容を破
壊することなく切換える電源制御部と、前記接続部を介
して前記外部機器からの信号により前記メモリ部を制御
する制御部を備えたメモリカードにおいて、前記電池回
路の電池端子を前記接続部にインピーダンス変換回路を
介して接続する構造を設けることにより、外部機器の電
源がOFFされた時や外部機器がシステムダウンした時や
接続部が異物により短絡された時にも前記電池は異常放
電されないため、前記メモリ部の記憶内容は破壊される
ことなく保持し、メモリバックアップの信頼性を確保し
ながらも前記接続部を介して前記電池の端子電圧を検出
してバッテリーチェックのできる優れたメモリカードを
実現できるものである。
の供給を受け信号の授受を行う接続部と、前記接続部を
介してデータの書込み読出しを行うメモリ部と、前記外
部機器に接続されない時に電源を供給して前記メモリ部
の記憶内容を保持する電池回路と、前記外部機器と前記
電池回路からの電源供給を前記メモリ部の記憶内容を破
壊することなく切換える電源制御部と、前記接続部を介
して前記外部機器からの信号により前記メモリ部を制御
する制御部を備えたメモリカードにおいて、前記電池回
路の電池端子を前記接続部にインピーダンス変換回路を
介して接続する構造を設けることにより、外部機器の電
源がOFFされた時や外部機器がシステムダウンした時や
接続部が異物により短絡された時にも前記電池は異常放
電されないため、前記メモリ部の記憶内容は破壊される
ことなく保持し、メモリバックアップの信頼性を確保し
ながらも前記接続部を介して前記電池の端子電圧を検出
してバッテリーチェックのできる優れたメモリカードを
実現できるものである。
第１図は本発明の一実施例におけるメモリカードのブロ
ック図を示し、第２図は従来のメモリカードのブロック
図を示す。 １……接続部、２……メモリ部、３……電池回路、４…
…電源制御部、５……制御部、６……インピーダンス変
換回路。
ック図を示し、第２図は従来のメモリカードのブロック
図を示す。 １……接続部、２……メモリ部、３……電池回路、４…
…電源制御部、５……制御部、６……インピーダンス変
換回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−30599（ＪＰ，Ａ) 特開 平１−152521（ＪＰ，Ａ) 特開 平２−56619（ＪＰ，Ａ) 実開 昭64−39520（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/26 - 1/32 G06F 12/16 340 G06K 17/00 G06K 19/00
Claims (1)
- 【請求項１】外部機器と接続された時に電源の供給を受
け信号の授受を行う接続部と、前記接続部を介してデー
タの書込み読み出しを行うメモリ部と、前記外部機器と
接続されない時に電源を供給して前記メモリ部の記憶内
容を保持する電池回路と、前記外部機器と前記電池回路
からの電源供給を前記メモリ部の記憶内容を破壊するこ
となく切換える電源制御部と、前記接続部を介して前記
外部機器からの信号により前記メモリ部を制御する制御
部と、インピーダンス変換回路とを備え、 前記インピーダンス変換回路は、非反転入力に前記電池
回路の電池端子が接続され、反転入力に前記インピーダ
ンス変換回路の出力が接続され、前記接続部が受けた外
部機器からの電源により動作することを特徴とするメモ
リカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088830A JP2817180B2 (ja) | 1989-04-07 | 1989-04-07 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088830A JP2817180B2 (ja) | 1989-04-07 | 1989-04-07 | メモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02267613A JPH02267613A (ja) | 1990-11-01 |
| JP2817180B2 true JP2817180B2 (ja) | 1998-10-27 |
Family
ID=13953862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1088830A Expired - Fee Related JP2817180B2 (ja) | 1989-04-07 | 1989-04-07 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817180B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101553793B1 (ko) * | 2012-01-13 | 2015-09-16 | 미쓰비시덴키 가부시키가이샤 | Sram 메모리 카드 및 전압 감시 회로 |
-
1989
- 1989-04-07 JP JP1088830A patent/JP2817180B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02267613A (ja) | 1990-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761061A (en) | Data processing medium, its backup circuit, and data processing system | |
| CA1166352A (en) | Backup power circuit for biasing bit lines of a static semiconductor memory | |
| JP2544350B2 (ja) | Ｉｃカ−ド・リ−ダ・ライタ | |
| JP2817180B2 (ja) | メモリカード | |
| JPS61168062A (ja) | メモリ保護装置 | |
| US4611302A (en) | Non-volatile data stores | |
| JP2874381B2 (ja) | Ｉｃメモリカード | |
| US5258238A (en) | Fuse holder for storage battery and power supply back-up system using the fuse holder | |
| JPH0544716B2 (ja) | ||
| JPH1040351A (ja) | Ｉｃメモリカード | |
| JPH04153995A (ja) | メモリカード | |
| JP3576387B2 (ja) | 半導体回路および同回路を備えた移動体識別装置 | |
| EP0734546B1 (en) | Data processing medium, its backup circuit, and data processing system | |
| JPH1167614A (ja) | 電源監視装置 | |
| JP2892208B2 (ja) | メモリバックアップ回路 | |
| JP2593885B2 (ja) | Ｉｃカード読取書込装置 | |
| JPS5870496A (ja) | メモリ装置のチエツク方法 | |
| JPH059812B2 (ja) | ||
| JPS60150288A (ja) | 半導体メモリのバツクアツプ装置 | |
| JP2530742B2 (ja) | メモリカ―ド | |
| JPH05217036A (ja) | バックアップ電源装置 | |
| JPH0249040Y2 (ja) | ||
| JPH05204776A (ja) | メモリカード | |
| JPH03245215A (ja) | メモリカード | |
| JPH01128110A (ja) | メモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |