JPS6010000Y2 - 可搬式ｃｍｏｓメモリ装置 - Google Patents
可搬式ｃｍｏｓメモリ装置Info
- Publication number
- JPS6010000Y2 JPS6010000Y2 JP13342379U JP13342379U JPS6010000Y2 JP S6010000 Y2 JPS6010000 Y2 JP S6010000Y2 JP 13342379 U JP13342379 U JP 13342379U JP 13342379 U JP13342379 U JP 13342379U JP S6010000 Y2 JPS6010000 Y2 JP S6010000Y2
- Authority
- JP
- Japan
- Prior art keywords
- cmos memory
- power supply
- battery
- memory element
- portable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
Description
【考案の詳細な説明】
本考案は、本体回路装置に対して外部接続端子を介し着
脱自在に接続する可搬式ＣＭＯＳメモリ装置に関し、特
に、耐ノイズ性を強化し、内蔵バッテリの消耗を軽減し
、異常な取扱いの影響を防止してデータ保持の信頼性を
高めるようにしたものである。
脱自在に接続する可搬式ＣＭＯＳメモリ装置に関し、特
に、耐ノイズ性を強化し、内蔵バッテリの消耗を軽減し
、異常な取扱いの影響を防止してデータ保持の信頼性を
高めるようにしたものである。
例えば、旅館、ホテル等の客室の販売機で販売した商品
を記憶しておき、チェックアウト時に精算するようにし
たコインを使用しない自動販売システムにおいてキーホ
ルダ等に内蔵するなどして使用する可搬式のメモリ回路
装置においては、携帯可能な可搬式であるが故に、携帯
時の衝撃による記憶データ保持用内蔵バッテリの接続瞬
断、不測の外来ノイズの侵入、異常な取扱いの悪影響な
ど、可搬式メモリ回路に特有の障害に対処する手段を簡
単かつ安価に構威して備える必要がある。
を記憶しておき、チェックアウト時に精算するようにし
たコインを使用しない自動販売システムにおいてキーホ
ルダ等に内蔵するなどして使用する可搬式のメモリ回路
装置においては、携帯可能な可搬式であるが故に、携帯
時の衝撃による記憶データ保持用内蔵バッテリの接続瞬
断、不測の外来ノイズの侵入、異常な取扱いの悪影響な
ど、可搬式メモリ回路に特有の障害に対処する手段を簡
単かつ安価に構威して備える必要がある。
しかして、従来のこの種可搬式メモリ回路装置は、記憶
データの保持用に外部供給電源をバックアップする内蔵
バッテリの消耗を防ぐために電力消費の少ないＣＭＯＳ
メモリ素子ともって構威してあり、記憶すべきデータを
発生させる本体回路装置とは外部接続端子を介して接続
するように構威しであるがために、携帯する人の体に生
じた静電気が携帯時には遊離されている外部接続端子か
ら侵入してＣＭＯＳメモリ素子のゲート破壊を生ずるの
を阻止し得るように、各外部接続端子とＣＭＯＳメモリ
回路との間に多数のＣＲ回路素子を使用してあり、また
、メモリ回路の主体をなすＣＭＯＳシフトレジスタを常
時は出力モードにしておき、入力端から不所望のノイズ
が侵入して記憶データを破壊するのを防止するようにし
ており、したがっテ、シフトレジスタに記憶しているデ
ータの先頭ビットが“１゛である場合には、常時電流が
メモリ素子に流れることになり、記憶データ保持用の内
蔵バッテリの寿命を短縮することになるという欠点があ
った。
データの保持用に外部供給電源をバックアップする内蔵
バッテリの消耗を防ぐために電力消費の少ないＣＭＯＳ
メモリ素子ともって構威してあり、記憶すべきデータを
発生させる本体回路装置とは外部接続端子を介して接続
するように構威しであるがために、携帯する人の体に生
じた静電気が携帯時には遊離されている外部接続端子か
ら侵入してＣＭＯＳメモリ素子のゲート破壊を生ずるの
を阻止し得るように、各外部接続端子とＣＭＯＳメモリ
回路との間に多数のＣＲ回路素子を使用してあり、また
、メモリ回路の主体をなすＣＭＯＳシフトレジスタを常
時は出力モードにしておき、入力端から不所望のノイズ
が侵入して記憶データを破壊するのを防止するようにし
ており、したがっテ、シフトレジスタに記憶しているデ
ータの先頭ビットが“１゛である場合には、常時電流が
メモリ素子に流れることになり、記憶データ保持用の内
蔵バッテリの寿命を短縮することになるという欠点があ
った。
本考案の目的は、上述した従来の欠点を除去し、携帯時
に遊離した外部接続端子から侵入する静電気に対する耐
性を強化して従来必要としていた多数のＣＲ回路素子を
除去し得るようにし、データ保持用内蔵バッテリの衝撃
による接続瞬断の悪影響を防止するとともに消耗を軽減
して、信頼度の高い小型の可搬式ＣＭＯＳメモリ装置を
安価に提供することにある。
に遊離した外部接続端子から侵入する静電気に対する耐
性を強化して従来必要としていた多数のＣＲ回路素子を
除去し得るようにし、データ保持用内蔵バッテリの衝撃
による接続瞬断の悪影響を防止するとともに消耗を軽減
して、信頼度の高い小型の可搬式ＣＭＯＳメモリ装置を
安価に提供することにある。
すなわち、本考案は、ＣＭＯＳメモリ素子と、該ＣＭＯ
Ｓメモリ素子のバックアップ駆動用電池と、前記ＣＭＯ
Ｓメモリ素子および前記電池と並列に前記ＣＭＯＳメモ
リ素子に外部電源電圧を供給する電源線を本体回路装置
に対して着脱自在に接続する外部接続端子とを有する可
搬式ＣＭＯＳメモリ装置において、前記電池を装着する
端子間にコンデンサを接続し、前記電源線と前記ＣＭＯ
Ｓメモリ素子との間には前記電池からの電流流入を阻止
するダイオードを接続し、前記電源線と並列に抵抗を接
続し、前記ＣＭＯＳメモリ素子のデータ入力端子、デー
タ出力端子およびクロック入力端子と前記外部接続端子
との間に抵抗、積分回路および前記電源線より前記外部
電源電圧により駆動される差動増幅器を接続したことを
特徴とするものである。
Ｓメモリ素子のバックアップ駆動用電池と、前記ＣＭＯ
Ｓメモリ素子および前記電池と並列に前記ＣＭＯＳメモ
リ素子に外部電源電圧を供給する電源線を本体回路装置
に対して着脱自在に接続する外部接続端子とを有する可
搬式ＣＭＯＳメモリ装置において、前記電池を装着する
端子間にコンデンサを接続し、前記電源線と前記ＣＭＯ
Ｓメモリ素子との間には前記電池からの電流流入を阻止
するダイオードを接続し、前記電源線と並列に抵抗を接
続し、前記ＣＭＯＳメモリ素子のデータ入力端子、デー
タ出力端子およびクロック入力端子と前記外部接続端子
との間に抵抗、積分回路および前記電源線より前記外部
電源電圧により駆動される差動増幅器を接続したことを
特徴とするものである。
以下に図面を参照して実施例につき本考案を説明する。
本考案可搬式ＣＭＯＳメモリ装置の構成例を第１図に示
し、その各部信号波形を第２図に示す。
し、その各部信号波形を第２図に示す。
第１図に示す構成の可搬式ＣＭＯＳメモリ装置において
は、例えば、ホテルベンダシステムにおいて客室用扉開
閉式自動販売機に装着して商品販売データを記憶するた
めのキーホルダの形態にしたメモリ回路装置１を各外部
接続端子２−１〜２−５を介して自動販売機本体の制御
回路に接続する。
は、例えば、ホテルベンダシステムにおいて客室用扉開
閉式自動販売機に装着して商品販売データを記憶するた
めのキーホルダの形態にしたメモリ回路装置１を各外部
接続端子２−１〜２−５を介して自動販売機本体の制御
回路に接続する。
このメモリ回路装置１内には、メモリ素子として、記憶
すべき商品販売データの量に応じ適切な個数、例えば２
個のＣＭＯＳシリアルシフトレジスタ８，８′を直列に
接続にして用い、外部接続端子２−３からのクロックパ
ルスにより制御して、外部接続端子２−２からの商品販
売データを順次に歩進させて記憶し、また、順次に読出
して外部接続端子２−４から取出す。
すべき商品販売データの量に応じ適切な個数、例えば２
個のＣＭＯＳシリアルシフトレジスタ８，８′を直列に
接続にして用い、外部接続端子２−３からのクロックパ
ルスにより制御して、外部接続端子２−２からの商品販
売データを順次に歩進させて記憶し、また、順次に読出
して外部接続端子２−４から取出す。
シフトレジスタ８．８′におけるかかるデータ書込み読
出し時の駆動電源は、外部接続端子２−１を介して自動
販売機本体から供給するが、記憶データ保持のためのバ
ックアップ用として、内蔵のバッテリ１１を並列に接続
しであるが、外部電源と内蔵バッテリ１１との並列接続
における逆流防止のためにダイオード９と１０とをそれ
ぞれの供給線に介挿しである。
出し時の駆動電源は、外部接続端子２−１を介して自動
販売機本体から供給するが、記憶データ保持のためのバ
ックアップ用として、内蔵のバッテリ１１を並列に接続
しであるが、外部電源と内蔵バッテリ１１との並列接続
における逆流防止のためにダイオード９と１０とをそれ
ぞれの供給線に介挿しである。
内蔵バッテリ１１は、例えば水銀電池あるいは酸化銀電
池を、寿命経過時の交換の必要上、ばね接点つきホルダ
１２に装着して使用するが、かかるばね接点接続が、メ
モリ回路装置１の携帯時に受ける衝撃により瞬断すれば
、シフトレジスタ８． ８’のデータ保持が中断される
ので、その電源瞬断に備えて、ばね接点にコンデンサ１
３を接続しておき、記憶データ保持に要する数十ｍＡの
電流を、電源瞬断時にはそのコンデンサ１３から一時補
給し得るようにしである。
池を、寿命経過時の交換の必要上、ばね接点つきホルダ
１２に装着して使用するが、かかるばね接点接続が、メ
モリ回路装置１の携帯時に受ける衝撃により瞬断すれば
、シフトレジスタ８． ８’のデータ保持が中断される
ので、その電源瞬断に備えて、ばね接点にコンデンサ１
３を接続しておき、記憶データ保持に要する数十ｍＡの
電流を、電源瞬断時にはそのコンデンサ１３から一時補
給し得るようにしである。
なお、このコンデンサ１３は、常時は、シフトレジスタ
作動時に瞬間的に増大させるべき電流を供給してバッテ
リ１１を補助する作用も行なっている。
作動時に瞬間的に増大させるべき電流を供給してバッテ
リ１１を補助する作用も行なっている。
また、メモリ回路装置１の携行時に遊離している電源接
続端子２−１が外部の導電体等に接触して短絡が生じて
も、前述したダイオード９の介挿によりバッテリ１１は
保護されている。
続端子２−１が外部の導電体等に接触して短絡が生じて
も、前述したダイオード９の介挿によりバッテリ１１は
保護されている。
上述したように、可搬式メモリ回路装置１の携行時には
、各外部接続端子２−１〜２−５がすべて遊離した状態
となるので、外部から人体の静電気等が侵入して記憶デ
ータを破壊し、あるいは、メモリ素子８，８′自体を破
壊するおそれがある。
、各外部接続端子２−１〜２−５がすべて遊離した状態
となるので、外部から人体の静電気等が侵入して記憶デ
ータを破壊し、あるいは、メモリ素子８，８′自体を破
壊するおそれがある。
かかる外来の電気的障害を防止するために、データ入出
力端子２−２および２−４並びにクロック入力端子２−
３とシフトレジスタ８，８′との間には、外部インター
フェース素子として、差動入力式のＴＴＬ差動増幅素子
４および７並びに５および６をそれぞれ介挿して、外部
供給電源に駆動する。
力端子２−２および２−４並びにクロック入力端子２−
３とシフトレジスタ８，８′との間には、外部インター
フェース素子として、差動入力式のＴＴＬ差動増幅素子
４および７並びに５および６をそれぞれ介挿して、外部
供給電源に駆動する。
これらの差動入力式ＴＴＬ差動増幅素子４〜７は、入力
電流が極めて小さいので、シフトレジスタ８′の出力が
°“１゛の状態にあっても、記憶データ保持用にバッテ
リ１１から供給すべき電流が少なく、その消耗を防ぐこ
とができる。
電流が極めて小さいので、シフトレジスタ８′の出力が
°“１゛の状態にあっても、記憶データ保持用にバッテ
リ１１から供給すべき電流が少なく、その消耗を防ぐこ
とができる。
また、これら演算増幅素子４〜７は図示のように外部電
源により駆動するので、各外部接続端子が遊離している
場合には、電源を断たれて作動せず、したがって、本質
的に、外部から侵入する静電気等の電気的障害を遮断す
ることができる。
源により駆動するので、各外部接続端子が遊離している
場合には、電源を断たれて作動せず、したがって、本質
的に、外部から侵入する静電気等の電気的障害を遮断す
ることができる。
上述したような構成のメモリ回路装置１を自動販売機本
体の制御装置に着脱したときにおける各外部接続端子の
接続状況の例を第２図に示すと、電源端子２−１からは
装着期間を通じて一定の駆動電源電圧が供給され、共通
電位端子すなわちアース端子２−５は、遊離時には不定
の遊離電位にあるが、装着時には本体のアース電位に保
たれる。
体の制御装置に着脱したときにおける各外部接続端子の
接続状況の例を第２図に示すと、電源端子２−１からは
装着期間を通じて一定の駆動電源電圧が供給され、共通
電位端子すなわちアース端子２−５は、遊離時には不定
の遊離電位にあるが、装着時には本体のアース電位に保
たれる。
クロック端子２−３からは、データ書込み時およびデー
タ読出し時に、第２図に示すようにクロックパルス列が
供給され、データ入力端子２−２からは、例えば１１１
００１なるデータが供給され、データ出力端子２−４か
らは、この入力に応動して、出力データ１０１００１が
取り出される。
タ読出し時に、第２図に示すようにクロックパルス列が
供給され、データ入力端子２−２からは、例えば１１１
００１なるデータが供給され、データ出力端子２−４か
らは、この入力に応動して、出力データ１０１００１が
取り出される。
なお、第１図に示すように、データ入出力端子２−２．
２’−４およびクロック端子２−３には、外来ノイズを
除去するためのＣＲ積分回路がそれぞれ並列に接続され
ている。
２’−４およびクロック端子２−３には、外来ノイズを
除去するためのＣＲ積分回路がそれぞれ並列に接続され
ている。
しかして、アース端子２−５を除く各外部接続端子には
、上述した積分回路の抵抗Ｒ３’、 Ｒ３”。
、上述した積分回路の抵抗Ｒ３’、 Ｒ３”。
Ｒ３″′のほか、電源端子２−１にも抵抗Ｒ３が並列に
接続されており、メモリ回路装置１が自動販売機本体の
制御装置に装着されると、外部接続端子２−１．２−２
．２−３４：は、電源電圧ｖＣＣカ当該当該制御装置機
抗Ｒ１，Ｒ□′、Ｒ工″およびＲ２゜Ｒ２′、Ｒ２″を
順次に介して供給されるようにしてあり、また、データ
入出力端子２−２．２−４およびクロック端子２−３に
は、それぞれ直列に抵抗Ｒ１，Ｒ１’、 Ｒ４″を直列
に介挿して、メモリ回路装置１の制御装置からの遊離時
におけるこれらの端子のデッドショートに対してメモリ
回路装置１を保護しである。
接続されており、メモリ回路装置１が自動販売機本体の
制御装置に装着されると、外部接続端子２−１．２−２
．２−３４：は、電源電圧ｖＣＣカ当該当該制御装置機
抗Ｒ１，Ｒ□′、Ｒ工″およびＲ２゜Ｒ２′、Ｒ２″を
順次に介して供給されるようにしてあり、また、データ
入出力端子２−２．２−４およびクロック端子２−３に
は、それぞれ直列に抵抗Ｒ１，Ｒ１’、 Ｒ４″を直列
に介挿して、メモリ回路装置１の制御装置からの遊離時
におけるこれらの端子のデッドショートに対してメモリ
回路装置１を保護しである。
上述したような構成の各外部接続端子の装着時における
接触状態については、少なくともデータ書込み時に不可
欠の電源端子２−１、データ入力端子２−２およびクロ
ック端子２−３に関してはその接触状態を確認しておく
必要があるので、これらの端子が接続されたときに電源
電圧Ｖｃｃによって各抵抗回路Ｒ１，Ｒ２，Ｒ３； Ｒ
工’、 Ｒ２’、 Ｒ２゜Ｒ３’ ； Ｒ１”ｔ Ｒ２
”９ Ｒ４’？ Ｒ３″に流れる電流に基づき、各抵＃
ｔｔ Ｒ□′、Ｒ１″に生ずる電圧が各トランジスタＴ
ｒ、 Ｔｒ’、 Ｔｒ“のコレクタ・エミッタ間に印加
されるようにしである。
接触状態については、少なくともデータ書込み時に不可
欠の電源端子２−１、データ入力端子２−２およびクロ
ック端子２−３に関してはその接触状態を確認しておく
必要があるので、これらの端子が接続されたときに電源
電圧Ｖｃｃによって各抵抗回路Ｒ１，Ｒ２，Ｒ３； Ｒ
工’、 Ｒ２’、 Ｒ２゜Ｒ３’ ； Ｒ１”ｔ Ｒ２
”９ Ｒ４’？ Ｒ３″に流れる電流に基づき、各抵＃
ｔｔ Ｒ□′、Ｒ１″に生ずる電圧が各トランジスタＴ
ｒ、 Ｔｒ’、 Ｔｒ“のコレクタ・エミッタ間に印加
されるようにしである。
したがって、各接続端子が確実に接触した状態にあれば
、それらのトランジスタが導通状態になって、各トラン
ジスタのべ御名電極電位が電源電圧’Ｖｃｃから大幅に
低下することになる。
、それらのトランジスタが導通状態になって、各トラン
ジスタのべ御名電極電位が電源電圧’Ｖｃｃから大幅に
低下することになる。
かかるベース電極電位の大幅な変化を各検出回路３．３
’、３″により検出すれば、データ書込みに不可欠のこ
れらの接続端子の接触状態を確認することができるよう
にしである。
’、３″により検出すれば、データ書込みに不可欠のこ
れらの接続端子の接触状態を確認することができるよう
にしである。
以上の説明から明らかなように、本考案によれば、着脱
自在に装着して使用する可搬式ＣＭＯＳメモリ装置へ外
部から侵入する静電気、ノイズ等に対する耐性を著しく
強化し得るとともに、制御装置から取外されたメモリ回
路の外部接続端子の短絡障害を防止することができ、ま
た、記憶データ保持に必要な内蔵バッテリの衝撃による
接続の瞬断障害を防止し、バッテリの電力消費を少くす
ることができる。
自在に装着して使用する可搬式ＣＭＯＳメモリ装置へ外
部から侵入する静電気、ノイズ等に対する耐性を著しく
強化し得るとともに、制御装置から取外されたメモリ回
路の外部接続端子の短絡障害を防止することができ、ま
た、記憶データ保持に必要な内蔵バッテリの衝撃による
接続の瞬断障害を防止し、バッテリの電力消費を少くす
ることができる。
なお、上述したような顕著な効果は、本考案をコインを
使用しない自動販売システム以外の同様な可搬式メモリ
回路装置に適用した場合にも同様に得ることができる。
使用しない自動販売システム以外の同様な可搬式メモリ
回路装置に適用した場合にも同様に得ることができる。
第１図は本考案メモリ装置の構成例を示す回路図、第２
図は同じくその各部信号波形の例を示す波形図である。 １・・・・・・メモリ回路装置、２−１〜２−５・・・
・・・外部接続端子、３・・・・・・検出回路、４．５
．６．７・・・・・・差動増幅素子、８，８’・・・・
・・シフトレジスタ、９．１０・・・・・・ダイオード
、１１・・・・・・バッテリ、１２・・・・・・ホルダ
、１３・・・・・・コンデンサ。
図は同じくその各部信号波形の例を示す波形図である。 １・・・・・・メモリ回路装置、２−１〜２−５・・・
・・・外部接続端子、３・・・・・・検出回路、４．５
．６．７・・・・・・差動増幅素子、８，８’・・・・
・・シフトレジスタ、９．１０・・・・・・ダイオード
、１１・・・・・・バッテリ、１２・・・・・・ホルダ
、１３・・・・・・コンデンサ。
Claims (1)
- ＣＭＯＳメモリ素子と、該ＣＭＯＳメモリ素子のバック
アップ駆動用電池と、前記ＣＭＯＳメモリ素子および前
記電池と並列に前記ＣＭＯＳメモリ素子に外部電源電圧
を供給する電源線を本体回路装置に対して着脱自在に接
続する外部接続端子とを有する可搬式ＣＭＯＳメモリ装
置において、前記電池を装着する端子間にコンデンサを
接続し、前記電源線と前記ＣＭＯＳメモリ素子との間に
は前記電池からの電流流入を阻止するダイオードを接続
し、前記電源線と並列に抵抗を接続し、前記ＣＭＯＳメ
モリ素子のデータ入力端子、データ出力端子およびクロ
ック入力端子と前記外部接続端子との間に抵抗、積分回
路および前記電源線より前記外部電源電圧により駆動さ
れる差動増幅器を接続したことを特徴とする可搬式ＣＭ
ＯＳメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13342379U JPS6010000Y2 (ja) | 1979-09-28 | 1979-09-28 | 可搬式ｃｍｏｓメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13342379U JPS6010000Y2 (ja) | 1979-09-28 | 1979-09-28 | 可搬式ｃｍｏｓメモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5651196U JPS5651196U (ja) | 1981-05-07 |
| JPS6010000Y2 true JPS6010000Y2 (ja) | 1985-04-06 |
Family
ID=29365013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13342379U Expired JPS6010000Y2 (ja) | 1979-09-28 | 1979-09-28 | 可搬式ｃｍｏｓメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010000Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58151998U (ja) * | 1982-04-01 | 1983-10-12 | ソニー株式会社 | カ−ド |
-
1979
- 1979-09-28 JP JP13342379U patent/JPS6010000Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5651196U (ja) | 1981-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836214B2 (en) | Burglar alarm | |
| JPH01286046A (ja) | マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード | |
| JPS6010000Y2 (ja) | 可搬式ｃｍｏｓメモリ装置 | |
| US6903584B2 (en) | Circuit and method for detecting the state of a switch | |
| JPS58114B2 (ja) | メモリ装置 | |
| JPS5990279A (ja) | インタ−フエ−ス回路 | |
| JPH0429419Y2 (ja) | ||
| CN218122684U (zh) | 一种用于自助设备的柜体开门记录处理装置 | |
| JPS6117517Y2 (ja) | ||
| JPH05204776A (ja) | メモリカード | |
| JPH0491466A (ja) | 半導体記憶装置 | |
| JPS62282389A (ja) | 携帯可能記録媒体の読取・書込装置 | |
| JPH0612579A (ja) | 電子機器の取外し監視装置 | |
| JPH0514285B2 (ja) | ||
| JPS63261489A (ja) | Ｌｓｉカ−ドのセツト検出方法 | |
| US6047341A (en) | Disk-cartridge-type adapter including sensor and processor supplying power from power source to drive interface upon detecting rotation of magnet according to sensor output | |
| JPS63244289A (ja) | メモリ−カ−ド | |
| JPH0325542A (ja) | 記録装置 | |
| JPS63198181A (ja) | Ｉｃカ−ド | |
| JPH0816480A (ja) | メモリーカード | |
| JPS6142173Y2 (ja) | ||
| JPS60150288A (ja) | 半導体メモリのバツクアツプ装置 | |
| JP2748390B2 (ja) | メモリカード | |
| JP2530742B2 (ja) | メモリカ―ド | |
| JPS5813955B2 (ja) | カサイジユシンキ |