JPH0325542A - 記録装置 - Google Patents
記録装置Info
- Publication number
- JPH0325542A JPH0325542A JP1158325A JP15832589A JPH0325542A JP H0325542 A JPH0325542 A JP H0325542A JP 1158325 A JP1158325 A JP 1158325A JP 15832589 A JP15832589 A JP 15832589A JP H0325542 A JPH0325542 A JP H0325542A
- Authority
- JP
- Japan
- Prior art keywords
- write gate
- signal
- pull
- data
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims abstract description 6
- 230000007423 decrease Effects 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は，Ｆａ気ディスク等の記録媒体へ記録する記
録装置に係り、特にデータ消去防止回路を備えた記ｔａ
装置に関するものである．［従来の技術］ 本発明の一例として磁気記録装置について述べると、磁
気記録装置をシステム内蔵のドライブ電源と、そのトラ
イブ電源とは別電源である外部ドライブｉｓを外部割込
み接続（デージーチェーン）する場合において、システ
ム側からの信号等は抵抗によってプルアップされてＴＴ
Ｌ（トランジスタ・トランジスタ論理回路）・ＩＣ（集
積回路）もしくはＣ（相補形）−ＭＯＳ−ＩＣに入力さ
れるようになっている．そのためシステム側の電源か外
部電源の一方のみが電源ＯＦＦの場合、電源ＯＮされて
いるドライブが正常作動をしない場合がある。特に電源
かＯＮされている側から、磁気ディスクへの書込みを可
能にするライト・ゲート信号が低レベルであるとき、こ
の低レベルのライト・ゲート信号がプルアップ抵抗から
電源がＯＦＦされている側のプルアップ抵抗を介して電
源２．３に電流が流れ込み、電源かＯＮされている側の
ライト・ゲートのラインが高レベルとも低レベルともつ
かない不定のレベルになってしまい、その結果データ消
去が発生することかあった． ［発明が解決しようとする課題］ 上記のように従来の記録装置においては、別電源をデー
ジーチェーンした場合に、ライト・ゲート信号から、電
源かＯＦＦされている側のプルアップ信号を介して電流
か流出するためにライト・ゲート信号のレベルが低下し
てしまって、その結果データが消去してしまうという問
題があった。
録装置に係り、特にデータ消去防止回路を備えた記ｔａ
装置に関するものである．［従来の技術］ 本発明の一例として磁気記録装置について述べると、磁
気記録装置をシステム内蔵のドライブ電源と、そのトラ
イブ電源とは別電源である外部ドライブｉｓを外部割込
み接続（デージーチェーン）する場合において、システ
ム側からの信号等は抵抗によってプルアップされてＴＴ
Ｌ（トランジスタ・トランジスタ論理回路）・ＩＣ（集
積回路）もしくはＣ（相補形）−ＭＯＳ−ＩＣに入力さ
れるようになっている．そのためシステム側の電源か外
部電源の一方のみが電源ＯＦＦの場合、電源ＯＮされて
いるドライブが正常作動をしない場合がある。特に電源
かＯＮされている側から、磁気ディスクへの書込みを可
能にするライト・ゲート信号が低レベルであるとき、こ
の低レベルのライト・ゲート信号がプルアップ抵抗から
電源がＯＦＦされている側のプルアップ抵抗を介して電
源２．３に電流が流れ込み、電源かＯＮされている側の
ライト・ゲートのラインが高レベルとも低レベルともつ
かない不定のレベルになってしまい、その結果データ消
去が発生することかあった． ［発明が解決しようとする課題］ 上記のように従来の記録装置においては、別電源をデー
ジーチェーンした場合に、ライト・ゲート信号から、電
源かＯＦＦされている側のプルアップ信号を介して電流
か流出するためにライト・ゲート信号のレベルが低下し
てしまって、その結果データが消去してしまうという問
題があった。
この発明はかかる課題を解決するためになされたもので
，別電源をデージーチェーンした場合にも、誤ってデー
タを消去することのない記録装置を提供することを目的
とする． ［課題を解決するための手段］ 上記の目的を達或するために，この発明の記録装置は記
録媒体への書き込みを可能にするライト・ゲート信号に
対してプルアップ抵抗と直列にダイオードを付加したデ
ータ消去防止回路を具備したものである． ［作用］ 上記の回路を設けたことにより、ライト・ゲート信号の
レベルが電流の流出によって低下するのを、逆バイアス
されたダイオードによって阻止されるで、ライト・ゲー
ト信号は高いレベルに保つことができ、データの消去は
防止できる。
，別電源をデージーチェーンした場合にも、誤ってデー
タを消去することのない記録装置を提供することを目的
とする． ［課題を解決するための手段］ 上記の目的を達或するために，この発明の記録装置は記
録媒体への書き込みを可能にするライト・ゲート信号に
対してプルアップ抵抗と直列にダイオードを付加したデ
ータ消去防止回路を具備したものである． ［作用］ 上記の回路を設けたことにより、ライト・ゲート信号の
レベルが電流の流出によって低下するのを、逆バイアス
されたダイオードによって阻止されるで、ライト・ゲー
ト信号は高いレベルに保つことができ、データの消去は
防止できる。
［実施例］
第１図はこの発明のデータ消去防止回路の一実施例を示
す回路図である．第１図において，ｌはシステム側のト
ライブ電源、２．３はデージーチェーンされた外部ドラ
イブ電源、４はシステム側からのライトゲート信号、５
，６は外部のドライブ電源の電源インピーダンス、７，
８．９はダイオード、１０，１１．１２はプルアップ抵
抗、１３，１４．１５はＴＴＬ−ＩＣである．第１図の
回路において、システム側のドライブ電源ｌと外部のド
ライブ電源２．３が共にＯＮＬ／ている限りではライト
・ゲート４からの信号が高レベルを保っている場合、磁
気ディスクへの書き込みはなされない．しかし、外部の
ドライブ電源２．３が叶Ｆされた場合、ライト・ゲート
４からの信号はプルアップ抵抗１１．１２を通り小さい
インピーダンスである外部の電源インピーダンス５，６
を介してアース（ＧＮＤ）に電流が流れ込もうとするの
で、ライト・ゲート４からの信号の高レベルが低下する
怖れがある． ところが、このライト・ゲート４からの高レベルの信号
が低下しようとしても逆バイアスされたダイオード８，
９により電流の流れ込みを防止するのでライト・ゲート
４からの信号は高レベルに保つことができ、データの消
去されるのは防止できるようになった． また、システム側からのライト・ゲート信号が第１図の
実施例のようにシステム側ドライブ，外部側ドライブ内
のＴＴＬ−ＩＣ等に接続されている場合のほかに、Ｃ−
ＭＯＳ−ＩＣの入力構或部に例えばＰチャンネルＭＯＳ
（Ｐ−ＭＯＳ）によるプルアップがあったときも同様
にすればよい．即ち、外部電流がＯＦＦされた場合、Ｐ
−ＭＯＳによるプルアップは低インピーダンスとなりそ
こへライト・ゲート信号の電流が廻り込みライト・ゲー
ト信号の高レベルが低下することもあり、前記実施例の
変形としてＣ−ＭＯＳＩＣの入力端子の前に直列に抵抗
を挿入してデータ消去を防止することも考えられる． ［発明の効果］ 以上説明したとおり、この発明は従来の回路にダイオー
ド及び抵抗を付加したという簡単な構造で誤ったシステ
ム構或の使用に際しても誤ったデータ消去を防止するこ
とができる効果がある．
す回路図である．第１図において，ｌはシステム側のト
ライブ電源、２．３はデージーチェーンされた外部ドラ
イブ電源、４はシステム側からのライトゲート信号、５
，６は外部のドライブ電源の電源インピーダンス、７，
８．９はダイオード、１０，１１．１２はプルアップ抵
抗、１３，１４．１５はＴＴＬ−ＩＣである．第１図の
回路において、システム側のドライブ電源ｌと外部のド
ライブ電源２．３が共にＯＮＬ／ている限りではライト
・ゲート４からの信号が高レベルを保っている場合、磁
気ディスクへの書き込みはなされない．しかし、外部の
ドライブ電源２．３が叶Ｆされた場合、ライト・ゲート
４からの信号はプルアップ抵抗１１．１２を通り小さい
インピーダンスである外部の電源インピーダンス５，６
を介してアース（ＧＮＤ）に電流が流れ込もうとするの
で、ライト・ゲート４からの信号の高レベルが低下する
怖れがある． ところが、このライト・ゲート４からの高レベルの信号
が低下しようとしても逆バイアスされたダイオード８，
９により電流の流れ込みを防止するのでライト・ゲート
４からの信号は高レベルに保つことができ、データの消
去されるのは防止できるようになった． また、システム側からのライト・ゲート信号が第１図の
実施例のようにシステム側ドライブ，外部側ドライブ内
のＴＴＬ−ＩＣ等に接続されている場合のほかに、Ｃ−
ＭＯＳ−ＩＣの入力構或部に例えばＰチャンネルＭＯＳ
（Ｐ−ＭＯＳ）によるプルアップがあったときも同様
にすればよい．即ち、外部電流がＯＦＦされた場合、Ｐ
−ＭＯＳによるプルアップは低インピーダンスとなりそ
こへライト・ゲート信号の電流が廻り込みライト・ゲー
ト信号の高レベルが低下することもあり、前記実施例の
変形としてＣ−ＭＯＳＩＣの入力端子の前に直列に抵抗
を挿入してデータ消去を防止することも考えられる． ［発明の効果］ 以上説明したとおり、この発明は従来の回路にダイオー
ド及び抵抗を付加したという簡単な構造で誤ったシステ
ム構或の使用に際しても誤ったデータ消去を防止するこ
とができる効果がある．
第１図はこの出願のデータ消去防止回路の一実施例を示
す回路図である． 図中． １，２．３：電源 ４：ライト・ゲート信号 ５，６：電源インピーダンス ７，８，９：ダイオード ｔｏ， １１． １２：抵抗
す回路図である． 図中． １，２．３：電源 ４：ライト・ゲート信号 ５，６：電源インピーダンス ７，８，９：ダイオード ｔｏ， １１． １２：抵抗
Claims (1)
- 記録媒体への書き込みを可能にするライト・ゲート信号
に対してプルアップ抵抗と直列にダイオードを付加した
データ消去防止回路を具備したことを特徴とする記録装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158325A JPH0325542A (ja) | 1989-06-22 | 1989-06-22 | 記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158325A JPH0325542A (ja) | 1989-06-22 | 1989-06-22 | 記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325542A true JPH0325542A (ja) | 1991-02-04 |
Family
ID=15669175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1158325A Pending JPH0325542A (ja) | 1989-06-22 | 1989-06-22 | 記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662210B2 (en) | 2004-07-30 | 2010-02-16 | Posco | Apparatus for manufacturing molten irons by injecting fine coals into a melter-gasifier and the method using the same |
-
1989
- 1989-06-22 JP JP1158325A patent/JPH0325542A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662210B2 (en) | 2004-07-30 | 2010-02-16 | Posco | Apparatus for manufacturing molten irons by injecting fine coals into a melter-gasifier and the method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5799199A (en) | Memory device in which electrical power consumption of power circuit thereof is reduced during an idle state | |
| JPS6061951A (ja) | デイスク駆動装置 | |
| JP2004222248A (ja) | アナログ／デジタル入力モードを提供する入出力バッファ | |
| US4493000A (en) | Power on/off protect circuit | |
| KR100454118B1 (ko) | 반도체 메모리 장치 및 그것의 테스트 방법 | |
| US20030158990A1 (en) | Method and apparatus of disabling the pull-up on a USB type of data line | |
| JPH0325542A (ja) | 記録装置 | |
| US4980792A (en) | BiCMOS power transition circuit | |
| US4972375A (en) | Programmable semiconductor memory circuit | |
| US5586077A (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JPH0249463A (ja) | 半導体装置 | |
| US6236233B1 (en) | Method and system for translating TTL off-chip drive for integrated circuit with negative substrate bias | |
| JPS6160514B2 (ja) | ||
| JP3281127B2 (ja) | Ｏｔｐマイコン | |
| JPS6010000Y2 (ja) | 可搬式ｃｍｏｓメモリ装置 | |
| KR100588177B1 (ko) | 반도체장치 및 이를 사용한 디스크 구동장치 | |
| JPS5922287B2 (ja) | 情報記録装置 | |
| JPH0514285B2 (ja) | ||
| KR900005894Y1 (ko) | 전원오프시 램데이터 보호회로 | |
| JPH11356086A (ja) | 半導体装置及びこれを用いたディスク駆動装置 | |
| JP2004241043A (ja) | 磁気ディスクメモリ装置と書き込み方法 | |
| JPS6168567A (ja) | 装置間配線の断線検出方式 | |
| JPS6117476Y2 (ja) | ||
| JPS6373389A (ja) | メモリカ−ド | |
| JPH08255302A (ja) | 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 |