JPS6373389A - メモリカ−ド - Google Patents
メモリカ−ドInfo
- Publication number
- JPS6373389A JPS6373389A JP61217320A JP21732086A JPS6373389A JP S6373389 A JPS6373389 A JP S6373389A JP 61217320 A JP61217320 A JP 61217320A JP 21732086 A JP21732086 A JP 21732086A JP S6373389 A JPS6373389 A JP S6373389A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- terminal
- external power
- card
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005611 electricity Effects 0.000 abstract description 10
- 230000003068 static effect Effects 0.000 abstract description 10
- 230000006378 damage Effects 0.000 abstract description 7
- 230000000717 retained effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
外部電源端子およびカード端子をそなえ、該外部電源端
子に外部電源電圧が印加されていない場合に該カードに
搭載されたメモリを強制的に非書込状態となす回路手段
をそなえているメモリカードであって、該メモリカード
が外部電源（システム電源）から抜かれている時および
外部電源が切れている時に、仮に外界から静電気、ノイ
ズ信号等のストレスが加わったような場合にも、該メモ
リにおけるデータを確実に保持し、データ破壊を起す可
能性が完全に阻止されている。
子に外部電源電圧が印加されていない場合に該カードに
搭載されたメモリを強制的に非書込状態となす回路手段
をそなえているメモリカードであって、該メモリカード
が外部電源（システム電源）から抜かれている時および
外部電源が切れている時に、仮に外界から静電気、ノイ
ズ信号等のストレスが加わったような場合にも、該メモ
リにおけるデータを確実に保持し、データ破壊を起す可
能性が完全に阻止されている。
本発明はメモリカードに関し、特にキャッシュカード等
に使用され高速読出しを行わせるのに適したメモリカー
ドに関する。
に使用され高速読出しを行わせるのに適したメモリカー
ドに関する。
従来この種のメモリカードにおいて、内部電池によって
メモリの情報を保持させるには、該メモリを負論理で動
作させる場合、該メモリに設けられているチップセレク
ト信号用の端子（τ丁端子）の電位を所定のレベル以上
に維持しておくことが必要である。すなわちこの場合、
外部電源が切れて該メモリへの供給電源が内部電池側に
切り換ったとしても、該で丁端子のレベルが該所定値以
下に一時期でもなれば、そのとき該メモリがアクティブ
状態となり、内部電池から電流が消費されて電池寿命を
短縮し、またそのとき仮に該メモリにおけるライトイネ
ーブル信号用の端子（ＷＥ端子）の電位も該所定値以下
となっていれば、該メモリへの誤書込みが行われてデー
タ破壊を起す危険がある。
メモリの情報を保持させるには、該メモリを負論理で動
作させる場合、該メモリに設けられているチップセレク
ト信号用の端子（τ丁端子）の電位を所定のレベル以上
に維持しておくことが必要である。すなわちこの場合、
外部電源が切れて該メモリへの供給電源が内部電池側に
切り換ったとしても、該で丁端子のレベルが該所定値以
下に一時期でもなれば、そのとき該メモリがアクティブ
状態となり、内部電池から電流が消費されて電池寿命を
短縮し、またそのとき仮に該メモリにおけるライトイネ
ーブル信号用の端子（ＷＥ端子）の電位も該所定値以下
となっていれば、該メモリへの誤書込みが行われてデー
タ破壊を起す危険がある。
またメモリカードが外部電源（システム電源）から抜か
れている時に、該Ｃ８端子等は上述したように所定のレ
ベル以上に維持されてフローティングという不安定な状
態になっているので、外界から静電気、ノイズ信号等の
ストレスが加わった場合には、やはりデータ破壊を起す
可能性が大きいという問題点がある。
れている時に、該Ｃ８端子等は上述したように所定のレ
ベル以上に維持されてフローティングという不安定な状
態になっているので、外界から静電気、ノイズ信号等の
ストレスが加わった場合には、やはりデータ破壊を起す
可能性が大きいという問題点がある。
本発明はかかる問題点を解決するためになされたもので
、該メモリカードが外部電源（システム電源）から抜か
れている時、あるいは該外部電源が切れている時に、仮
に外界から静電気、ノイズ信号等のストレスが加わった
ような場合にも、該メモリにおけるデータを確実に保持
し、データ破壊を起す可能性が完全に阻止されている。
、該メモリカードが外部電源（システム電源）から抜か
れている時、あるいは該外部電源が切れている時に、仮
に外界から静電気、ノイズ信号等のストレスが加わった
ような場合にも、該メモリにおけるデータを確実に保持
し、データ破壊を起す可能性が完全に阻止されている。
かかる問題点を解決するために、本発明においては、外
部電源端子およびカード端子をそなえ、該外部電源端子
に外部電源電圧が印加されていない場合に該カードに搭
載されたメモリを強制的に非書込状態となす回路手段を
そなえているメモリカードが提供される。
部電源端子およびカード端子をそなえ、該外部電源端子
に外部電源電圧が印加されていない場合に該カードに搭
載されたメモリを強制的に非書込状態となす回路手段を
そなえているメモリカードが提供される。
上記構成によれば、該メモリカードが外部電源（システ
ム電源）から抜かれている時、あるいは該外部電源が切
れている時には、該カードに搭載されたメモリを強制的
に非書込状態すなわちスタンドバイ状態とし、したがっ
て仮に外界から静電気、ノイズ信号等のストレスが加わ
ったような場合にも、該メモリにおけるデータを確実に
保持し、データ破壊を起す可能性が完全に阻止される。
ム電源）から抜かれている時、あるいは該外部電源が切
れている時には、該カードに搭載されたメモリを強制的
に非書込状態すなわちスタンドバイ状態とし、したがっ
て仮に外界から静電気、ノイズ信号等のストレスが加わ
ったような場合にも、該メモリにおけるデータを確実に
保持し、データ破壊を起す可能性が完全に阻止される。
第１図は本発明の１実施例としてのメモリカードの構成
を示す回路図であって、Ｅは内部電池、Ｓは外部電源端
子、Ｉ、、１．はカード端子であって、該端子■１から
は例えばライトイネーブル信号ＷＥが入力されて該メモ
リＭの入力端子■＋。
を示す回路図であって、Ｅは内部電池、Ｓは外部電源端
子、Ｉ、、１．はカード端子であって、該端子■１から
は例えばライトイネーブル信号ＷＥが入力されて該メモ
リＭの入力端子■＋。
に供給され、該端子Ｉ、ｌからは例えばチップセレクト
信号Ｃ８が入力されて該メモリＭの入力端子Ｔ １１に
供給される。
信号Ｃ８が入力されて該メモリＭの入力端子Ｔ １１に
供給される。
Ｔｒ＋はベースとコレクタとが短絡されたトランジスタ
であってダイオードとして機能し、外部電源（システム
電源）が入っている場合に内部電池側がカットオフされ
る。またＴｒｚはベースとコレクタとが短絡されたトラ
ンジスタであってダイオードとして機能し、外部電源（
システム電源）が切れた場合に該外部電源側がカットオ
フされる。
であってダイオードとして機能し、外部電源（システム
電源）が入っている場合に内部電池側がカットオフされ
る。またＴｒｚはベースとコレクタとが短絡されたトラ
ンジスタであってダイオードとして機能し、外部電源（
システム電源）が切れた場合に該外部電源側がカットオ
フされる。
Ｃはノイズ防止用コンデンサである。
Ｎ１．Ｎ２はナンドゲートであって該各ナンドゲー）Ｎ
１．Ｎ２の一方の入力端子には外部電源端子Ｓから入力
される外部電源電圧が抵抗ＲＩ＋Ｒ２によって分圧され
、その分圧点■の電位が入力される。またナンドゲート
Ｎ１の他方の入力端子にはカード端子■、から入力され
るライトイネーブル信号ＷＥが抵抗Ｒ，ｌを介して入力
され、該ナンドゲートＮ＋への入力点■は抵抗Ｒ４を介
して接地される。一方、ナンドゲートＮ２の他方の入力
端子にはカード端子■７から入力されるチップセレクト
信号Ｃ８が抵抗Ｒ５を介して入力され、該ナンドゲー）
Ｎｚへの入力点０は抵抗Ｒ６を介して接地される。
１．Ｎ２の一方の入力端子には外部電源端子Ｓから入力
される外部電源電圧が抵抗ＲＩ＋Ｒ２によって分圧され
、その分圧点■の電位が入力される。またナンドゲート
Ｎ１の他方の入力端子にはカード端子■、から入力され
るライトイネーブル信号ＷＥが抵抗Ｒ，ｌを介して入力
され、該ナンドゲートＮ＋への入力点■は抵抗Ｒ４を介
して接地される。一方、ナンドゲートＮ２の他方の入力
端子にはカード端子■７から入力されるチップセレクト
信号Ｃ８が抵抗Ｒ５を介して入力され、該ナンドゲー）
Ｎｚへの入力点０は抵抗Ｒ６を介して接地される。
したがって外部電源電圧が外部電源端子Ｓに印加された
ときには、該の点の電位はハイレベルとされ、したがっ
てチップセレクト信号Ｃ８がハイレベルとなればナンド
ゲートＮ２の出力側かロウレベルとなって該メモリＭが
アクティブの状態となり、更にライトイネーブル信号Ｗ
ＥもハイレベルとなればナンドゲートＮ＋ の出力側も
ロウレベルとなって該メモリＭが書込状態となる。
ときには、該の点の電位はハイレベルとされ、したがっ
てチップセレクト信号Ｃ８がハイレベルとなればナンド
ゲートＮ２の出力側かロウレベルとなって該メモリＭが
アクティブの状態となり、更にライトイネーブル信号Ｗ
ＥもハイレベルとなればナンドゲートＮ＋ の出力側も
ロウレベルとなって該メモリＭが書込状態となる。
一方、該メモリカードが外部電源（システム電源）から
抜かれている時および該外部電源が切れた時には、該の
点の電位（ナンドゲートＮ＋、Ｎｚの一方の入力信号）
がロウレベルとなり、したがってカード端子１．．１．
から入力される各信号のレベル如何に拘らず、該ナンド
ゲートｈＬ、Ｎｚの出力側の電位すなわちメモリＭの入
力端子Ｉ゛１゜■”７に入力される信号レベルは強制的
にハイレベルとされ、該メモリＭをスタンドバイの状態
として、内部電池から流れる電流による電力消費を防ぐ
とともに、仮にハイレベルの静電気又はノイズ信号が該
カード端子から混入した場合にも、該メモリＭがスタン
ドバイの状態とされることによってメモリデータが確実
に保持されデータ破壊が確実に阻止される。
抜かれている時および該外部電源が切れた時には、該の
点の電位（ナンドゲートＮ＋、Ｎｚの一方の入力信号）
がロウレベルとなり、したがってカード端子１．．１．
から入力される各信号のレベル如何に拘らず、該ナンド
ゲートｈＬ、Ｎｚの出力側の電位すなわちメモリＭの入
力端子Ｉ゛１゜■”７に入力される信号レベルは強制的
にハイレベルとされ、該メモリＭをスタンドバイの状態
として、内部電池から流れる電流による電力消費を防ぐ
とともに、仮にハイレベルの静電気又はノイズ信号が該
カード端子から混入した場合にも、該メモリＭがスタン
ドバイの状態とされることによってメモリデータが確実
に保持されデータ破壊が確実に阻止される。
なお上述したナンドゲートＮ、、Ｎ２は通常ＣＭＯ３型
の集積回路で構成されているが、該外部電源端子Ｓおよ
び各カード端子１＋、Ｉｆｉから各ナンドゲートＮ、、
ＮＺに入力されるの、■および０点の電位は、それぞれ
１対の抵抗Ｒ，，Ｒ２゜Ｒ３、Ｒａ：およびＲ５、Ｒ６
による抵抗分割によってレベルダウンされているため、
該各ナンドゲートＮ Ｉ、 Ｎ ｚのラッチアップが防
止される。
の集積回路で構成されているが、該外部電源端子Ｓおよ
び各カード端子１＋、Ｉｆｉから各ナンドゲートＮ、、
ＮＺに入力されるの、■および０点の電位は、それぞれ
１対の抵抗Ｒ，，Ｒ２゜Ｒ３、Ｒａ：およびＲ５、Ｒ６
による抵抗分割によってレベルダウンされているため、
該各ナンドゲートＮ Ｉ、 Ｎ ｚのラッチアップが防
止される。
更に各カード端子１１＋Ｉｎから混入される静電気やノ
イズ信号は各抵抗Ｒｓ、Ｒｓによって抑制されるととも
に、各抵抗Ｒａ、Ｒｈを通してアース側に抜けるように
構成されており、かかる静電気やノイズ信号に対する一
層協力な保護が計られている。
イズ信号は各抵抗Ｒｓ、Ｒｓによって抑制されるととも
に、各抵抗Ｒａ、Ｒｈを通してアース側に抜けるように
構成されており、かかる静電気やノイズ信号に対する一
層協力な保護が計られている。
本発明によれば、メモリカードが外部電源から抜かれて
いる時、あるいは該外部電源が切れている時に、仮に外
界から静電気あるいはノイズ信号などがカード端子から
混入したとしても、これらの静電気やノイズ信号が該メ
モリ端子に侵入するのを確実にカントしてメモリデータ
の破壊を完全に阻止することができるとともに、該メモ
リの消費電力をも節約することができる。
いる時、あるいは該外部電源が切れている時に、仮に外
界から静電気あるいはノイズ信号などがカード端子から
混入したとしても、これらの静電気やノイズ信号が該メ
モリ端子に侵入するのを確実にカントしてメモリデータ
の破壊を完全に阻止することができるとともに、該メモ
リの消費電力をも節約することができる。
第１図は本発明の１実施例としてのメモリカードの構成
を示す回路図である。 （符号の説明） Ｅ：内部電池、 Ｓ：外部電源端子、Ｌ、Ｉ、：カ
ード端子、 １’ｌ＋Ｉ’ｌｌ：メモリ端子、 Ｎ、 、 Ｎ、 ：ナンドゲート。
を示す回路図である。 （符号の説明） Ｅ：内部電池、 Ｓ：外部電源端子、Ｌ、Ｉ、：カ
ード端子、 １’ｌ＋Ｉ’ｌｌ：メモリ端子、 Ｎ、 、 Ｎ、 ：ナンドゲート。
Claims (1)
- 【特許請求の範囲】 １、外部電源端子およびカード端子をそなえ、該外部電
源端子に外部電源電圧が印加されていない場合に、該カ
ードに搭載されたメモリを強制的に非書込状態となす回
路手段をそなえていることを特徴とするメモリカード。 ２、該非書込状態となす回路手段が、該外部電源端子か
ら供給される信号と該カード端子から供給される信号と
が入力されるナンドゲートであり、該ナンドゲートの出
力信号がメモリ端子に入力される、特許請求の範囲第１
項記載のメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217320A JPS6373389A (ja) | 1986-09-17 | 1986-09-17 | メモリカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217320A JPS6373389A (ja) | 1986-09-17 | 1986-09-17 | メモリカ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6373389A true JPS6373389A (ja) | 1988-04-02 |
| JPH0547874B2 JPH0547874B2 (ja) | 1993-07-19 |
Family
ID=16702321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61217320A Granted JPS6373389A (ja) | 1986-09-17 | 1986-09-17 | メモリカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373389A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302486A (ja) * | 1988-05-30 | 1989-12-06 | Toppan Printing Co Ltd | 情報カード |
| JPH02231695A (ja) * | 1989-01-27 | 1990-09-13 | Gemplus Card Internatl Sa | 集積回路のための安全装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168982A (ja) * | 1983-03-17 | 1984-09-22 | Toshiba Corp | デ−タ保護方式 |
| JPS61195480A (ja) * | 1985-02-26 | 1986-08-29 | Matsushita Electric Ind Co Ltd | Ｉｃカ−ド |
-
1986
- 1986-09-17 JP JP61217320A patent/JPS6373389A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168982A (ja) * | 1983-03-17 | 1984-09-22 | Toshiba Corp | デ−タ保護方式 |
| JPS61195480A (ja) * | 1985-02-26 | 1986-08-29 | Matsushita Electric Ind Co Ltd | Ｉｃカ−ド |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302486A (ja) * | 1988-05-30 | 1989-12-06 | Toppan Printing Co Ltd | 情報カード |
| JPH02231695A (ja) * | 1989-01-27 | 1990-09-13 | Gemplus Card Internatl Sa | 集積回路のための安全装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547874B2 (ja) | 1993-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587640A (en) | Cassette type semiconductor memory device | |
| US5245582A (en) | Memory card circuit with power-down control of access buffer | |
| JPH01100793A (ja) | Ｃｍｏｓ型半導体メモリ回路 | |
| JP2885607B2 (ja) | 半導体メモリ | |
| JPS6373389A (ja) | メモリカ−ド | |
| JPS5857838B2 (ja) | デコ−ド回路 | |
| US5384748A (en) | Memory card with two SRAM arrays with different data holding voltages and power back-up | |
| JPH0514285B2 (ja) | ||
| JPS5990276A (ja) | デ−タ保護方式 | |
| JPS58114B2 (ja) | メモリ装置 | |
| JPS5990279A (ja) | インタ−フエ−ス回路 | |
| JPH0718187Y2 (ja) | Ｃｍｏｓ回路を含む電子装置 | |
| JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
| JPH0454530Y2 (ja) | ||
| JPH0529898Y2 (ja) | ||
| JPH0830747A (ja) | メモリカード | |
| JPH0145156Y2 (ja) | ||
| JPH0514313B2 (ja) | ||
| JPS6160514B2 (ja) | ||
| JPS5990280A (ja) | インタ−フエ−ス回路 | |
| JPS5826390A (ja) | 不揮発性メモリ | |
| JP3060464B2 (ja) | 誤書込防止回路 | |
| JPS63286991A (ja) | メモリ−カ−ド | |
| RU1791849C (ru) | Элемент пам ти | |
| SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |