JPH01302486A

JPH01302486A - 情報カード

Info

Publication number: JPH01302486A
Application number: JP63134118A
Authority: JP
Inventors: Tadahito Suzuki; 鈴木　忠人; Giichi Yorimoto; 寄本　義一; Seiji Hirano; 誠治平野
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1988-05-30
Filing date: 1988-05-30
Publication date: 1989-12-06
Anticipated expiration: 2011-09-04
Also published as: JP2531389B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、外部機器との間で電力及び情報の授受を行う
情報カードに関し、特に、外乱による誤動作発生を防止
したものである。

〈従来の技術〉ＣＰＵやメモリ等を内蔵した情報カード（ＩＣカード）
は、外部機器である送受信機との間で情報及び電力の授
受を行うことにより利用に供せられる。

情報カードと送受信機との結合方式には、端子同士を接
続する接触方式の他に、結合用磁気コイル間の電磁誘導
を利用した非接触方式がある。

非接触方式で情報カードと送受信機との結合を行うもの
にあっては、送受信機には情報カードとの間で情報や電
力の授受を行うために送信用磁気コイル、受信用磁気コ
イル及び送電用磁気コイルといった３つの結合用磁気コ
イルが備えられている一方、情報カードには受信用磁気
コイル、送信用磁気コイル及び受電用磁気コイルが送受
信機側の送信用磁気コイル、受信用磁気コイル及び送電
用磁気コイルに対応して配設されている。従って、情報
カードを送受信機へ装着したときには、情報カード側の
結合用コイルと送受信機側の結合用コイルとが互いに対
向し、これらコイル間で情報および電力の授受を行う。

この非接触式の結合方式によれば、接触方式に較べて接
触不良による種々の障害を回避することができ、環境や
取扱が劣悪な使用にも耐え得る点で有利である。

〈発明が解決しようとする課題〉しかしながら、非接触式の結合方式をとる情報カードに
あっては、上記した利点とは裏腹に、外乱による影響を
受は易く情報の信頼性に欠けるという問題があった。す
なわち、情報カードを送受信機へ装着する際に位置ずれ
が生じてしまった場合や情報カードを装着した送受信機
に比較的激しい振動が加わる場合等に、情報カード側の
結合用コイルと送受信機側の結合用コイルとの位置関係
（コイル間距離）が変動し易い。このため、情報カード
への電力の供給や情報の授受が十分行われない事態が生
じ易く、情報カード内にあって情報処理を司る半導体装
置に誤動作が生じて、正確な情報処理をなし得ない事態
が生じ易い。

なお、接触式の情報カードにあっては送受信機に振動が
加わフても結合端子間の位置ずれが生じ難いが、送受信
機から情報カードへ供給する電源電力自体が変動してし
まっている場合には、上記と同様に半導体装置の該動作
が生じ情報の信頼性が低下してしまう事態となる。

本発明は上記従来の事情に鑑みなされたもので、外乱が
加わっても情報の信頼性を維持することができる情報カ
ードを提供することを目的とする。

く課題を解決するための手段〉上記目的を達成する本発明の情報カードは、外部機器か
ら電源電力が供給されると共に、外部機器との間で授受
する情報を処理する半導体装置を備えた情報カードにお
いて、外乱を検知して前記半導体装置の入出力を非活性
化し、当該半導体装置の誤動作を防止する非活性化手段
を備えたことを特徴とする。

く作用〉機械的振動が加わったり或は電源電力に変動が生じたり
して、情報カードに供給される電力が変動じた場合には
、非活性化手段がこの電力変動を検知して半導体装置の
入出力を非活性化し、半導体装置の誤動作を防止する。

なお、この入出力の非活性化は供給電力が正常な状態に
復帰するまでつづけられる。そして、正常状態に復帰し
た後は、外部機器から情報が再送され、再度情報処理が
実行される。

〈実施例〉本発明に係る情報カードを実施例に基づいて具体的に説
明する。

本発明の一実施例を表す第１図に示すように、情報カー
ドＸは外部機器である送受信機Ｙとにより情報カードシ
ステムを構成しており、情報カードＸと送受信機のイン
タフェースＹとの結合は非接触式となっている。

第２図に詳示するように、情報カードＸはカード本体２
０に３つの結合用磁気コイル１．２．３および半導体装
置Ａ、　　Ｂ、　　Ｃ，Ｄを備えて構成されている。

結合用磁気コイル１は送信用、結合用磁気コイル２は受
信用、結合用磁気コイル３は受電用にそれぞれ設定され
ており、送信用磁気コイル１は矩形のカード本体２０の
中心位置に配設され、受信用磁気コイル２と受電用磁気
コイル３とは送信用磁気コイル１を中心とした対称位置
に配設されている。尚、２３は導体から成るシールド板
であり、磁気コイルの周囲に配設されて磁気コイル１．
２．３の電磁波による障害を防止している。

第１図に示すように、半導体装ｉＡはＣＰＵ５およびＥ
ＥＰＲＯＭメモリ７を構成し、半導体装置Ｂはデータ再
生回路９を構成し、半導体装置Ｃは整流安定化回路１１
およびクロック信号再生回路１３を構成し、半導体装置
りはリセット信号発生回路１５、分周回路１７．１９、
データ送信回路２１を構成している。

一方、送受信機のインタフェースＹにはカード側磁気コ
イル１．２．３に対応して３つの結合用磁気コイル３１
．３２．３３が備えられている。

磁気コイル３１はカード側送信用磁気コイル１と結合す
る受信用のものであり、磁気コイル３２はカード側受信
用磁気コイル２と結合する送信用のものであり、磁気コ
イル３３はカード側受電用磁気コイル３と結合する送電
用のものである。

送受信機のインタフェースＹには受信用磁気コイル３１
に接続したデータ再生回路４１、送信用磁気コイル３２
に接続したデータ送信回路４２、送電用磁気コイル３３
に接続した電源供給回路４３、これら回路４１．４２．
４３に接続したデータ処理回路４４が備えられている。

従って、送受信機Ｙのデータ処理回路４４からの情報は
データ送信回路４２、磁気コイル３２．２、データ再生
回路９を介してＣＰＵ５へ入力信号ＲＸＤとして入力さ
れる一方、ＣＰＵ５からの出力信号ＴＸＤはデータ送信
回路２１、磁気コイル１．３１、データ再生回路４１を
介してデータ処理回路４４に入力される。

また、送受信機Ｙの電源供給回路４３からは磁気コイル
３３．３、整流安定化回路１１を介してＣＰＵ５へ電源
電圧ＶＣＣ＜本実施例では５Ｖ）が供給される。ここで
、電源電圧ＶＣＣはリセット信号発生回路１５へも供給
され、このリセット信号発生回路１５は、後述のように
外乱により電源電圧ｖＣＣの低下が生じたときには、ロ
ーレベルの時にＣＰＵ５の入出力ＲＸＤ、ＴＸＤを非活
性化させるリセット信号Ｒ５Ｔ　（オーバー・バー）を
発生する。

リセット信号発生回路１５は第３図に示すように構成さ
れている。すなわち、５ｖの電源電圧ＶＣＣは正側ＶＤ
Ｄと負側■ＳＳとの間に印加されるが、安定した電源電
圧ＶＣＣが供給されている状態では、電圧コンパレータ
５１からハイレベル出力がなされ、これがインバータ５
２で反転されてトランジスタ５３．５４．５５のゲート
電圧がローレベルとなる。この結果、トランジスタ５３
が閉成すると共にトランジスタ５４．５５が開成し、リ
セット信号発生回路１５から出力されるリセット信号Ｒ
９Ｔ　（オーバー・バー）をＶＤＤによってハイレベル
に保持する。なお、この時コンデンサ６６はＶＤＤとＶ
ＳＳの間の電源電圧ＶＣＣによって充電され、電源電圧
ＶＣＣにＣＰＵ５の誤動作が生じない程度の瞬時の低下
が生じた場合には、コンデンサ５６からの放電によりリ
セット信号ＲＳＴ　（オーバー・バー）をハイレベルに
保持する。一方、電源電圧■ＣＣがＣＰＵ５の誤動作が
生じてしまう程度に低下した場合には、検出基準電源５
７から極めて安定な電圧（５Ｖ）が印加されているーコ
ンパレータ５１の負相人力に較べ正相入力のＶＤＤが低
下することとなり、上記とは逆にコンパレータ５１から
ロゴレベル出力がなされ、インバータ５２による反転で
トランジスタ５３．５４．５５のゲート電圧がハイレベ
ルとなる。この結果、トランジスタ５３が開成すると共
にトランジスタ５４．５５が閉成し、ハイレベルのＶＤ
Ｄがダイオード５８、トランジスタ５４を介して接地さ
れ、リセット信号発生回路１５から出力されるリセット
信号Ｒ５Ｔ（オーバー・バー）をローレベルに保持する
。

従って、上記構成の情報カードによれば、送受信機Ｙに
情報カードＸが挿入されて送受信機Ｙ側の磁気コイル３
１．３２．３３と情報カードＸ側の磁気コイル１．２．
３とがそれぞれ対向すると、供給用直流電源とクロック
パルスとを合成して成る電波が給電用磁気コイル３３か
ら受電用磁気コイル３へ電磁誘導により伝達される。

このようにしてカード側受電用磁気コイル３に入力され
た電波は電源電力とクロックパルスとに検波され、検波
された電源電力ｖＣＣは整流安定化回路１１によって直
流５Ｖに整流されてＣＰＵ５及びリセット信号発生回路
１５に供給され、検波されたクロック信号はクロック再
生回路１３、分周回路１７．１９により再生、分周され
てＣＰＵ５及びデータ送信回路２１に供給される。

上記のように電源電力ｖＣＣが供給されたリセット信号
発生回路１５からは、第４図に示すように、ＣＰＵ５の
初期化のためにローレベルのリセット信号Ｒ５Ｔ　（オ
ーバー・バー）をＣＰＵ５へ自動的に所定時間（例えば
１００ｍ５）送出され、ＣＰＵ５の初期化に要する時間
（ＴＩ）の後にリセット信号ＲＳＴ　（オーバー・バー
）がハイレベルとなってＣＰＵ５と送受信機Ｙ及びメモ
リ７との通信が可能な状態となる。

ここで、外部からの振動により情報カードＸの位置ずれ
が生じてしまったり或は送受信機Ｙ側の電源電圧が変動
してしまって、情報カードＸに供給されている電源電圧
ＶＣＣが低下してしまった場合には、リセット信号発生
回路１５からＣＰＵ５ヘローレベルのリセット信号Ｒ９
Ｔ　（オーバー・バー）が送出される。この結果、ＣＰ
Ｕ５の情報入出力機能が非活性化され、ＣＰＵ５と送受
信機Ｙ及びメモリ７どの通信が不可能な状態となる。

このローレベルのリセット信号Ｒ８Ｔ（オーバー・バー
）は例えば電源電圧ｖＣＣが４Ｖ以下に低下したときに
発生し、低電圧下におけるＣＰＵ５の誤動作を防止でい
る。また、このローレベルのリセット信号Ｒ５Ｔ　（オ
ーバー・バー）は、電源電圧ＶＣＣが正常の５ｖに回復
し且つ再度の初期下がなされてＣＰＵ５の動作の安定化
がはかられる間（Ｔ２）３１続して発生しており、ＣＰ
Ｕ５が完全に正常な状態となフた後にＣＰＵ５と送受信
機Ｙ及びメモリ７との通信が可能な状態となる。すなわ
ち、第５図に示すように、ＣＰＵ５の制御ルーチンにお
いてローレベルのリセット信号Ｒ９Ｔ　（オーバー・バ
ー）が入力されると情報入出力機能を非活性化しくステ
ップＳｌ）、ローレベルのＲＳＴ（オーバー・バー）が
解除されるのを判断して（ステップＳ２）、これが解除
されたときには送受信機Ｙ若しくはメモリ７にデータの
再送を要求して（ステップＳ３）情報処理を再開する。

なお、本発明は送受信機との結合を接触式で行う情報カ
ードにも適用することができ、供給電源自体に変動が生
じてしまっても半導体装置の誤動作を回避することがで
きる。

更にまた、上記実施例に限定されるものではなく、実施
に際して例えば下記のような種々の変更を施すことがで
きる。すなわち、供給電力の低下を検知する代わりに、
情報カードへの入力情報信号の乱れを検知して、これに
基づいて半導体装置の入出力を非活性化するようにする
こともできる。また、上記実施例では半導体装置の誤動
作を防止するための信号としてＲＳＴ　（オーバー・バ
ー）を用いたが、他の割り込み処理を許容せずに上位で
人出力を非活性化し得るものであれば半導体装置の機種
に応じて種々設定することができる。

〈効果〉本発明の情報カードによれば、外乱を検知して半導体装
置の入出力を非活性化し、当該半導体装置の誤動作を防
止する非活性化手段を備えたため、外乱が加わっても情
報カード自身がその作動を正常な状態に維持することが
でき、情報カードにメモリされた情報の保護が図れると
共に情報カードからの情報の信頼性が飛躍的に向上する
。

【図面の簡単な説明】

第１図は本発明の一実施例に係る情報カードを用いたシ
ステムを示すブロック図、第２図はその情報カードの内
部構造を示す正面図、第３図はそのリセット信号発生回
路の構成図、第４図はその情報カードの作動を説明する
タイムチャート、第５図はその情報カードの作動を説明
するフローチャートである。１はカード側送信用磁気コイル、２はカード側受信用磁気コイル、３はカード側受電用磁気コイル、５はＣＰＵ。７はＥＥＰＲＯＭ、１１は整流安定化回路、１５はリセット信号発生回路、３１は送受信機側受信用磁気コイル、３２は送受信機側送信用磁気コイル、３３は送受信機側給電用磁気コイル、４３は電源供給回路、Ｘは情報カード、Ｙは送受信機である。特許出願人　　　　　凸版印刷株式会社代理人　　弁理
士　　桑　井　清　− 第２図第５図

Claims

【特許請求の範囲】

　外部機器から電源電力が供給されると共に、外部機器
との間で授受する情報を処理する半導体装置を備えた情
報カードにおいて、外乱を検知して前記半導体装置の入
出力を非活性化し、当該半導体装置の誤動作を防止する
非活性化手段を備えたことを特徴とする情報カード。